JP3349334B2 - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JP3349334B2 JP3349334B2 JP06838496A JP6838496A JP3349334B2 JP 3349334 B2 JP3349334 B2 JP 3349334B2 JP 06838496 A JP06838496 A JP 06838496A JP 6838496 A JP6838496 A JP 6838496A JP 3349334 B2 JP3349334 B2 JP 3349334B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- collector
- mirror circuit
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電流ミラー回路を
負荷とする差動増幅器に関するもので、特に差動増幅器
を構成する第１及び第２トランジスタのコレクタ電流が
等しくなるようにする差動増幅器に関する。
負荷とする差動増幅器に関するもので、特に差動増幅器
を構成する第１及び第２トランジスタのコレクタ電流が
等しくなるようにする差動増幅器に関する。
【０００２】
【従来の技術】電流ミラー回路は、電流ミラー回路を構
成するトランジスタのベース電流が起因して、入力端子
と出力端子に流れる電流に誤差が生じてしまう。通常
は、２ＩB（ＩBはトランジスタのベース電流）となる。
そのような電流ミラー回路を負荷とする差動増幅器で
は、オフセット電流が発生してしまう。そこで、そのよ
うなオフセット電流を低減させた差動増幅器として図３
の回路が知られている。
成するトランジスタのベース電流が起因して、入力端子
と出力端子に流れる電流に誤差が生じてしまう。通常
は、２ＩB（ＩBはトランジスタのベース電流）となる。
そのような電流ミラー回路を負荷とする差動増幅器で
は、オフセット電流が発生してしまう。そこで、そのよ
うなオフセット電流を低減させた差動増幅器として図３
の回路が知られている。
【０００３】図３のトランジスタ（１）のコレクタ電流
をＩc1、トランジスタ（２）のコレクタ電流をＩc2、電
流ミラー回路（３）を構成するトランジスタ（４）
（５）のベース電流をＩBとすると、出力端子（６）に
発生するオフセット電流ＩB0は、Ｉc1−Ｉc2＝ＩB0＝２
ＩB/hfe（但し、hfeはトランジスタの電流増幅率）とな
る。これは、低減させていない場合の電流２ＩBに比べ
て大幅に低減されている。
をＩc1、トランジスタ（２）のコレクタ電流をＩc2、電
流ミラー回路（３）を構成するトランジスタ（４）
（５）のベース電流をＩBとすると、出力端子（６）に
発生するオフセット電流ＩB0は、Ｉc1−Ｉc2＝ＩB0＝２
ＩB/hfe（但し、hfeはトランジスタの電流増幅率）とな
る。これは、低減させていない場合の電流２ＩBに比べ
て大幅に低減されている。
【０００４】しかしながら、図３の回路ではトランジス
タ（７）が必須となるので、トランジスタ（１）のコレ
クタ電圧をＶcc−２ＶBE（但し、Ｖccは電源電圧、ＶBE
はトランジスタの立ち上がり電圧）より高くすることが
できない。すると、トランジスタ（１）のベース電圧を
Ｖcc−ＶBE−ＶCE（但し、ＶCEはトランジスタのコレク
タエミッタ間飽和電圧）より上げることができなくなり
入力信号のダイナミックレンジが狭くなってしまうとい
う問題がある。
タ（７）が必須となるので、トランジスタ（１）のコレ
クタ電圧をＶcc−２ＶBE（但し、Ｖccは電源電圧、ＶBE
はトランジスタの立ち上がり電圧）より高くすることが
できない。すると、トランジスタ（１）のベース電圧を
Ｖcc−ＶBE−ＶCE（但し、ＶCEはトランジスタのコレク
タエミッタ間飽和電圧）より上げることができなくなり
入力信号のダイナミックレンジが狭くなってしまうとい
う問題がある。
【０００５】そこで、図４のような回路が考えられる。
図４ではトランジスタ（４）（５）のベース間に抵抗
（８）を設けている。該抵抗（８）には、トランジスタ
（４）のベース電流ＩBが流れ電圧降下が生ずる。この
電圧降下によりトランジスタ（４）のベース・エミッタ
間電圧がトランジスタ（４）のベース・エミッタ間電圧
より小さくなる。すると、トランジスタ（１）のコレク
タ電流Ｉc1がトランジスタ（２）のコレクタ電流Ｉc2よ
り僅かに小さくなる。
図４ではトランジスタ（４）（５）のベース間に抵抗
（８）を設けている。該抵抗（８）には、トランジスタ
（４）のベース電流ＩBが流れ電圧降下が生ずる。この
電圧降下によりトランジスタ（４）のベース・エミッタ
間電圧がトランジスタ（４）のベース・エミッタ間電圧
より小さくなる。すると、トランジスタ（１）のコレク
タ電流Ｉc1がトランジスタ（２）のコレクタ電流Ｉc2よ
り僅かに小さくなる。
【０００６】従って、図３の回路によれば、抵抗（８）
の値を調整することによりオフセット電流を低減できる
とともに入力信号のダイナミックレンジが広い、という
利点を有する。
の値を調整することによりオフセット電流を低減できる
とともに入力信号のダイナミックレンジが広い、という
利点を有する。
【０００７】
【発明が解決しようとする課題】しかしながら、図４の
回路をＩＣ化した際にトランジスタのｈｆｅや抵抗
（８）の値が変動すると、その影響を受けてトランジス
タ（４）（５）のコレクタ電流が変動し、その結果とし
てトランジスタ（１）のコレクタ電流Ｉc1とトランジス
タ（２）のコレクタ電流Ｉc2の値が変動してしまう、と
いう問題があった。
回路をＩＣ化した際にトランジスタのｈｆｅや抵抗
（８）の値が変動すると、その影響を受けてトランジス
タ（４）（５）のコレクタ電流が変動し、その結果とし
てトランジスタ（１）のコレクタ電流Ｉc1とトランジス
タ（２）のコレクタ電流Ｉc2の値が変動してしまう、と
いう問題があった。
【０００８】
【課題を解決するための手段】本発明は、上述の点に鑑
みなされたもので、エミッタが共通接続されて第１定電
流源に接続されるとともにベース間に印加される入力信
号を増幅してコレクタに出力する第１及び第２トランジ
スタと、入力端子が前記第１トランジスタのコレクタ
に、出力端子が前記第２トランジスタのコレクタに接続
され前記第１及び第２トランジスタの負荷となる第１電
流ミラー回路と、前記第１定電流源と電流ミラー関係に
接続され前記第１定電流源に流れる電流の１/２の電流
を流す第３トランジスタと、該第３トランジスタからの
電流がコレクタエミッタ路に流れそのベース電流が前記
第１電流ミラー回路を構成する２つのトランジスタの個
々のベース電流と等しい第４トランジスタと、入力端子
が前記第４トランジスタのベースに、出力端子が前記第
１トランジスタのコレクタに接続され前記入力端子と前
記出力端子との間の電流比が１対２であり前記第１電流
ミラー回路を構成する２つのトランジスタのベース電流
を吸入する第２電流ミラー回路とを備える。
みなされたもので、エミッタが共通接続されて第１定電
流源に接続されるとともにベース間に印加される入力信
号を増幅してコレクタに出力する第１及び第２トランジ
スタと、入力端子が前記第１トランジスタのコレクタ
に、出力端子が前記第２トランジスタのコレクタに接続
され前記第１及び第２トランジスタの負荷となる第１電
流ミラー回路と、前記第１定電流源と電流ミラー関係に
接続され前記第１定電流源に流れる電流の１/２の電流
を流す第３トランジスタと、該第３トランジスタからの
電流がコレクタエミッタ路に流れそのベース電流が前記
第１電流ミラー回路を構成する２つのトランジスタの個
々のベース電流と等しい第４トランジスタと、入力端子
が前記第４トランジスタのベースに、出力端子が前記第
１トランジスタのコレクタに接続され前記入力端子と前
記出力端子との間の電流比が１対２であり前記第１電流
ミラー回路を構成する２つのトランジスタのベース電流
を吸入する第２電流ミラー回路とを備える。
【０００９】
【発明の実施の形態】図１は、本発明の差動増幅器を示
すもので、（９）（１０）はエミッタが共通接続されて
第１定電流源（１１）に接続された第１及び第２トラン
ジスタ、（１２）は入力端子（１３）が前記第１トラン
ジスタ（９）のコレクタに、出力端子（１４）が前記第
２トランジスタ（１０）のコレクタに接続された第１電
流ミラー回路、（１５）は前記第１定電流源（１１）と
電流ミラー関係に接続された第３トランジスタ、（１
６）は第３トランジスタ（１５）からの電流がコレクタ
エミッタ路に流れる第４トランジスタ、（１７）は入力
端子（１８）が前記第４トランジスタ（１６）のベース
に、出力端子（１９）が前記第１トランジスタ（９）の
コレクタに接続され、入出力端子間の電流比が１対２に
設定される第２電流ミラー回路である。
すもので、（９）（１０）はエミッタが共通接続されて
第１定電流源（１１）に接続された第１及び第２トラン
ジスタ、（１２）は入力端子（１３）が前記第１トラン
ジスタ（９）のコレクタに、出力端子（１４）が前記第
２トランジスタ（１０）のコレクタに接続された第１電
流ミラー回路、（１５）は前記第１定電流源（１１）と
電流ミラー関係に接続された第３トランジスタ、（１
６）は第３トランジスタ（１５）からの電流がコレクタ
エミッタ路に流れる第４トランジスタ、（１７）は入力
端子（１８）が前記第４トランジスタ（１６）のベース
に、出力端子（１９）が前記第１トランジスタ（９）の
コレクタに接続され、入出力端子間の電流比が１対２に
設定される第２電流ミラー回路である。
【００１０】図１において、第１定電流源（１１）を構
成するトランジスタと、第２電流ミラー回路（１７）を
構成するトランジスタ（２０）は、エミッタ面積が他の
トランジスタのそれに比べて２倍となっている。その
為、第３トランジスタ（１５）のコレクタ電流をＩ0と
すると、第１定電流源（１１）にはその２倍の電流２Ｉ
0が流れようとする。すると、第１及び第２トランジス
タ（９）（１０）のコレクタ電流は、Ｉ0になろうとす
る。
成するトランジスタと、第２電流ミラー回路（１７）を
構成するトランジスタ（２０）は、エミッタ面積が他の
トランジスタのそれに比べて２倍となっている。その
為、第３トランジスタ（１５）のコレクタ電流をＩ0と
すると、第１定電流源（１１）にはその２倍の電流２Ｉ
0が流れようとする。すると、第１及び第２トランジス
タ（９）（１０）のコレクタ電流は、Ｉ0になろうとす
る。
【００１１】一方、第１電流ミラー回路（１２）を構成
するトランジスタ（２１）（２２）のベースに各々電流
ＩBが流れるとすると、入力端子（１３）には電流Ｉ0と
電流２ＩBの和の電流が流れる。そこで、本発明では第
２電流ミラー回路（１７）により、電流２ＩBを吸入し
てしまう。それにより、入力端子（１３）と出力端子
（１４）に流れる電流がともに等しくＩ0となるので、
出力端子（６）には電流の入出がない。
するトランジスタ（２１）（２２）のベースに各々電流
ＩBが流れるとすると、入力端子（１３）には電流Ｉ0と
電流２ＩBの和の電流が流れる。そこで、本発明では第
２電流ミラー回路（１７）により、電流２ＩBを吸入し
てしまう。それにより、入力端子（１３）と出力端子
（１４）に流れる電流がともに等しくＩ0となるので、
出力端子（６）には電流の入出がない。
【００１２】次に第２電流ミラー回路（１７）の動作に
ついて説明する。第３トランジスタ（１５）のコレクタ
電流Ｉ0は、第４トランジスタ（１６）のコレクタ・エ
ミッタ路を流れる。すると、第４トランジスタ（１６）
のベース電流は、第１電流ミラー回路（１２）を構成す
るトランジスタ（２１）（２２）のベース電流ＩBと等
しくなる。ベース電流ＩBは、第２電流ミラー回路（１
７）の入力端子（１８）に流れ、その２倍の電流２ＩB
が出力端子（１９）に流れる。
ついて説明する。第３トランジスタ（１５）のコレクタ
電流Ｉ0は、第４トランジスタ（１６）のコレクタ・エ
ミッタ路を流れる。すると、第４トランジスタ（１６）
のベース電流は、第１電流ミラー回路（１２）を構成す
るトランジスタ（２１）（２２）のベース電流ＩBと等
しくなる。ベース電流ＩBは、第２電流ミラー回路（１
７）の入力端子（１８）に流れ、その２倍の電流２ＩB
が出力端子（１９）に流れる。
【００１３】従って、第２電流ミラー回路（１７）によ
り、電流２ＩBを吸入できる。図１の第１トランジスタ
（９）は、そのコレクタ電圧がＶcc−ＶBEあれば十分に
動作するので、入力信号のダイナミックレンジを広くで
きる。又、第３トランジスタ（１５）と、第１定電流源
（１１）は電流ミラー関係に接続されるのでトランジス
タのｈｆｅや抵抗の抵抗値が変動しても、電流２ＩBの
補償関係は乱れることがない。
り、電流２ＩBを吸入できる。図１の第１トランジスタ
（９）は、そのコレクタ電圧がＶcc−ＶBEあれば十分に
動作するので、入力信号のダイナミックレンジを広くで
きる。又、第３トランジスタ（１５）と、第１定電流源
（１１）は電流ミラー関係に接続されるのでトランジス
タのｈｆｅや抵抗の抵抗値が変動しても、電流２ＩBの
補償関係は乱れることがない。
【００１４】図２は、図１の第１及び第２トランジスタ
（９）（１０）をＰＮＰトランジスタで構成した場合を
示す。図２の動作は、図１の動作と基本的に同一である
ので説明を省略する。
（９）（１０）をＰＮＰトランジスタで構成した場合を
示す。図２の動作は、図１の動作と基本的に同一である
ので説明を省略する。
【００１５】
【発明の効果】以上述べた如く、本発明によれば、差動
増幅器を構成する第１及び第２トランジスタのコレクタ
電流が等しくなる差動増幅器を提供できる。特に、本発
明によれば、入力信号のダイナミックレンジを広くでき
るという利点を有する。
増幅器を構成する第１及び第２トランジスタのコレクタ
電流が等しくなる差動増幅器を提供できる。特に、本発
明によれば、入力信号のダイナミックレンジを広くでき
るという利点を有する。
【００１６】更に、本発明によれば、ＩＣ化した際にト
ランジスタのｈｆｅや抵抗の値が変動しても、その影響
を受けずにオフセットを防止できる、という利点を有す
る。
ランジスタのｈｆｅや抵抗の値が変動しても、その影響
を受けずにオフセットを防止できる、という利点を有す
る。
【図１】本発明の差動増幅器を示す回路図である。
【図２】本発明の別の差動増幅器を示す回路図である。
【図３】従来の差動増幅器説明を説明するための回路図
である。
である。
【図４】従来の差動増幅器説明を説明するための回路図
である。
である。
（９） 第１トランジスタ （１０） 第２トランジスタ （１２） 第１電流ミラー回路 （１７） 第２電流ミラー回路
Claims (1)
- 【請求項１】 エミッタが共通接続されて第１定電流源
に接続されるとともにベース間に印加される入力信号を
増幅してコレクタに出力する第１及び第２トランジスタ
と、 入力端子が前記第１トランジスタのコレクタに、出力端
子が前記第２トランジスタのコレクタに接続され前記第
１及び第２トランジスタの負荷となる第１電流ミラー回
路と、前記第１定電流源と電流ミラー関係に接続され前記第１
定電流源に流れる電流の１/２の電流を流す第３トラン
ジスタと、 該第３トランジスタからの電流がコレクタエミッタ路に
流れそのベース電流が前記第１電流ミラー回路を構成す
る２つのトランジスタの個々のベース電流と等しい第４
トランジスタと、 入力端子が前記第４トランジスタのベースに、出力端子
が前記第１トランジスタのコレクタに接続され前記入力
端子と前記出力端子との間の電流比が１対２であり前記
第１電流ミラー回路を構成する２つのトランジスタのベ
ース電流を吸入する第２電流ミラー回路とを備えること
を特徴とする差動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06838496A JP3349334B2 (ja) | 1996-03-25 | 1996-03-25 | 差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06838496A JP3349334B2 (ja) | 1996-03-25 | 1996-03-25 | 差動増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09260971A JPH09260971A (ja) | 1997-10-03 |
| JP3349334B2 true JP3349334B2 (ja) | 2002-11-25 |
Family
ID=13372187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06838496A Expired - Fee Related JP3349334B2 (ja) | 1996-03-25 | 1996-03-25 | 差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3349334B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4325360B2 (ja) | 2003-02-12 | 2009-09-02 | 株式会社デンソー | 演算増幅回路 |
-
1996
- 1996-03-25 JP JP06838496A patent/JP3349334B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09260971A (ja) | 1997-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2869664B2 (ja) | 電流増幅器 | |
| US5162751A (en) | Amplifier arrangement | |
| JPH05206751A (ja) | クラスａ増幅器用動的バイアス | |
| US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
| JP3349334B2 (ja) | 差動増幅器 | |
| JP3273813B2 (ja) | 増幅器 | |
| JPS63214009A (ja) | 複合トランジスタ | |
| JP2644191B2 (ja) | バッファアンプ | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| JP2776318B2 (ja) | 演算増幅回路 | |
| JP3427482B2 (ja) | 演算増幅器 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3441356B2 (ja) | 増幅回路 | |
| JP3255226B2 (ja) | 電圧制御増幅器 | |
| JP3116595B2 (ja) | 演算増幅回路 | |
| WO2003065571A1 (en) | Output stage with stable quiescent current | |
| JPH0629756A (ja) | 増幅回路 | |
| JPH0786843A (ja) | 増幅回路 | |
| JPH10341119A (ja) | 差動増幅回路 | |
| JPH04208709A (ja) | 電圧比較用半導体装置 | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| JPH09260969A (ja) | 信号増幅回路 | |
| JPH11136105A (ja) | 電圧比較回路 | |
| JPH0312487B2 (ja) | ||
| JPS6133007A (ja) | 利得制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070913 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100913 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100913 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110913 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120913 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |