KR930017307A - 고속 집적 회로용 기준 회로 - Google Patents

Abstract

직접 회로 내의 고속 논리 소자에 공급하는 기준 회로는 회로 온도가 증가되고 전원 전압이 일정하게 유지될 때보다 작은 전류를 공급한다. 상기 기준 회로는 전원 전압이 증가하고 회로 온도가 일정하게 유지될 때보다 작은 전류를 공급한다. 온도 계수, 즉 몇가지 실시예에서 음의 온도 계수를 갖는 저항은 온도가 감소할 때 출력상의 제1레그내에 흐르는 전류를 감소시키기 위해 사용된다. 귀환 회로는 출력 전류상의 공통 제어 노드상에 전압 변화를 감지함으로써 상기 귀환 회로가 전원 전압의 증가를 감지하는 경우 상기 출력 전류상의 제1레그내에 흐르는 전류를 감소시키기위해 사용된다. 상기 기준 회로는 논리 게이트, 입력/출력 버퍼 및 감지 증폭기에 전류를 공급하는 많은 응용 분야에 사용된다.

Description

고속 집접 회로용 기준 회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제3도는 본 발명에 따른 기준 회로의 제1실시예의 회로도, 제4도는 본 발명에 따른 기준 회로의 전원 전압이 변화할때 출력 전류의 변화를 나타내는 그래프도, 제5도는 본 발명에 따른 기준 회로의 온도가 변화할 때 출력 전류의 변화를 나타내는 그래프도.

Claims (26)

1. 제1전류 경로 및 제2전류 경로를 구비하며, 제1전류는 상기 제1전류 경로내에 흐르고, 출력 전류는 상기 제2전류 경로내에 흐르며, 상기 제1전류의 크기는 상기 출력 전류의 크기와 관련되어, 상기 출력 전류를 공급하는 수단과, 온도가 증가할때 상기 제1전류의 크기를 증가시키는 수단과, 전원 전압이 증가할 때 상기 제1전류의 크기를 감소시키는 수단을 구비하는 것을 특징으로 하는 기준 회로.
2. 제1항에 있어서, 상기 출력 전류를 공급하는 수단은 전류상을 구비하며, 상기 전류상은 제1트랜지스터 및 제2트랜지스터를 구비하는 것을 특징으로 하는 기준 회로.
3. 제1항에 있어서, 상기 제1전류의 크기를 증가시키는 수단은 대역 간극 기준회로를 구비하는 것을 특징으로 하는 기준 회로.
4. 제1항에 있어서, 상기 제1전류의 크기를 증가시키는 수단은 제1트랜지스터, 제2트랜지스터, 제3트랜지스터, 제1임피던스 소자 및 제2임피던스 소자를 구비하며, 상기 제1트랜지스터의 베이스는 상기 제2트랜지스터의 베이스에 접속되고, 상기 제2트랜지스터의 베이스는 상기 제2트랜지스터의 컬렉터에 접속되며, 상기 제1임피던스 소자는 상기 제1트랜지스터의 에미터와 상기 제2트랜지스터의 에미터 사이에 접속되고, 상기 제3트랜지스터의 베이스는 상기 제1트랜지스터의 컬렉터에 접속되며, 상기 제1임피던스 소자는 상기 제3트랜지스터의 에미터와 상기 제1트랜지스터의 에미터 사이에 접속되고, 상기 제2임피던스 소자는 상기 제3트랜지스터의 베이스에 접속되어 있는 것을 특징으로 하는 기준 회로.
5. 제1항에 있어서, 상기 제1전류의 크기를 증가시키는 수단은 음의 온도 계수를 갖는 임피던스 소자를 구비하는 것을 특징으로 하는 기준 회로.
6. 제1항에 있어서, 상기 제1전류의크기를 감소시키는 수단은 출력 전압의 크기에 의해 접지에 션트 전류를 제어하는 회로를 구비하는 것을 특징으로 하는 기준 회로.
7. 제6항에 있어서, 상기 제1전류의 크기를 증가시키는 수단은 기준 전류 경로를 구비하고, 기준 전류는 상기 기준 전류 경로내에 흐르며, 상기 제1전류는 최소한의 부분내에 상기 기준 전류 및 상기 션트 전류를 구비하는 것을 특징으로 하는 기준 회로.
8. 제7항에 있어서, 상기 출력 전압은 상기 출력 전류를 공급하는 수단의 출력 노드의 전압인 것을 특징으로 하는 기준 회로.
9. 제8항에 있어서, 상기 출력 전류를 공급하는 수단은 준류상을 구비하며, 상기 전류상은 제1트랜지스터 및 제2트랜지스터를 구비하고, 상기 제1트랜지스터의 출력단자 및 상기 제2트랜지스터의 제어단자를 함께 접속되는 것을 특징으로 하는 기준 회로.
10. 제1전류경로 및 제2전류경로를 구비하며, 제1전류는 상기 제1전류 경로 내에 흐르고, 출력전류는 상기 제2전류 경로 내에 흐르며, 상기 제2전류의 크기는 상기 출력 전류의 크기와 관련되고, 제1트랜지스터 및 제2트랜지스터를 구비하며, 상기 제1트랜지스터의 제어 전극은 상기 제2트랜진스터의 제어 전극에 접속되어, 상기 출력전류를 공급하는 수단과, 제1트랜지스터, 제2트랜지스터, 제3트랜지스터, 제1온도 감지 임피던스 소자 및 제2임피던스 소자를 구비하며, 상기 제1트랜지스터의 베이스는 상기 제2트랜지스터의 베이스에 접속되고, 상기 제2트랜지스터의 베이스는 상기 제2트랜지스터의 컬렉터에 접속되며, 상기 제1온도 감지 인피던스 소자는 상기 제1트랜지스터의 에미터와 상기 제2트랜지스터의 에미터 사이에 접속되고, 상기 제3트랜지스터의 베이스는 상기 제1트랜지스터의 컬렉터에 접속되며, 상기 제1온도 감지 임피던스 소자는 상기 제3트랜지스터에 에미터와 상기 제1트랜지스터의 에미터 사이에 접속되고, 상기 제2임피던스 소자는 상기 제3트랜지스터의 베이스에 접속되어, 온도가 증가할 때 상기 제1전류의 크기를 증가시키는 수단과, 전류를 전도하는수단을 구비하며, 상기 전도 수단의 제1단자는 상기 제1전류의 크기를 증가시키는 수단의 상기 제3트랜지스터의 베이스에 결합되고, 상기 전도 수단의 제2단자는 상기 제1전류의 크기를 증가시키는 수단의 상기 제3트랜지스터의 에미터에 결합되며, 상기 전도수단의 제3제어 단자는 상기 출력 전류 공급수단의 상기 제2트랜지스터의 상기 제어 전극에 결합되어, 전원 전압이 증가 할 때 상기 제1전류의 크기를 감소시키는 수단을 구비하는 것을 특징으로 하는 기준 회로.
11. 출력 전류를 제어하는 방법에 있어서, 온도가 증가하고, 전원 전압이 일정할 때 출력 전류의 크기를 증가시키는 위해 온도 감지 임피던스 소자를 사용하는 단계와, 전원 전압이 증가하고, 온도가 일정할 때 상기 출력 전류의 크기를 감소시키기 위해 귀환 회로를 사용하는 단계를 포함하는 것을 특징으로 하는 출력 전류 제어 방법.
12. 제11항에 있어서, 상기 온도 감지 임피던스 소자는 박막 저항인 것을 특징으로 하는 출력 전류 제어 방법.
13. 제11항에 있어서, 상기 귀환 회로는 출력 전압을 검출하고, 상기 출력 전압은 제1트랜지스터의 제어단자 및 제2트랜지스터의 제어단자 상에 나타나는 것을 특징으로 하는 출력 전류 제어 방법.
14. 기준 전류 입력, 데이타 입력 및 데이타 출력을 갖는 Bi-CMOS 버피단과, 상기 Bi-CMOS 버퍼의 상기 기준 전류 입력에 결합되는 출력을 가지며, 온도가 증가하고 전원 전압이 일정할 때 증가하는 크기를 갖고, 전원 전압이 증가하고 온도가 일정할 때 감소하는 크기를 갖는 기준 전류를 발생시키는 수단을 구비하는 것을 특징으로 하는 회로
15. 제14항에 있어서, 상기 Bi-CMOS 버퍼단은 제1트랜지스터, 제2트랜지스터 및 제3트랜지스터를 구비하고, 상기 제1트랜지스터의 제어 전극은 상기 Bi-CMOS 버퍼의 상기 기준 전류 및 상기 제2트랜지스터의 제1전극에 접속되며, 상기 제2트랜지스터의 제어 전극은 상기 제3트랜지스터의 제어 전극 및 상기 Bi-CMOS 버퍼단의 데이타 입력에 접속되고, 상기 제3트랜지스터의 제1전극은 상기 제1트랜지스터의 제3전극 및 상기 Bi-CMOS 버퍼단의 데이타 출력에 접속되는 것을 특징으로 하는 회로.
16. 제15항에 있어서, 제4트랜지스터를 추가로 구비하고, 상기 제4트랜지스터의 제어 전극 및 상기 제4트랜지스터의 제1전극은 상기 Bi-CMOS 버퍼단의 출력에 접속되고, 상기 제4트랜지스터의 제2전극은 상기 제1트랜지스터의 상기 제어 전극에 접속되는 것을 특징으로 하는 회로.
17. 제15항에 있어서, 상기 제1트랜지스터는 NPN 바이폴과 트랜지스터이고, 상기 제2및 제3트랜지스터는 N형 채널 전계 효과 트랜지스터인 것을 특징으로 하는 회로.
18. 제1항에 있어서, 입력 버퍼, 출력 버퍼, NADN 게이트, AND 게이트, NOR 게이트, OR 게이트 및 인버터의 그룹으로 구성된 논리 소자를 추가로 구비하고, 상기 논리 소자는 기준 전류 입력을 가지며, 상기 기준 회로의 출력 전류는 상기 논리 소자의 기준 전류 입력에 공급되는 것을 특징으로 하는 회로.
19. 제18항에 있어서, 상기 논리 소자는 CMOS 논리 소자인 것을 특징으로 하는 회로.
20. 제18항에 있어서, 상기 논리 소자는 Bi-CMOS 논리 소자인 것을 특징으로 하는 회로.
21. 기준 회로, 부하 및 감지 증폭기를 구비한 회로에 있어서, 상기 기준 회로는 제1전류 경로 및 제2전류 경로를 구비하며, 제1전류가 상기 제1전류 경로 내에 흐르고, 기준 전류가 상기 제2전류 경로내에 흐르며, 상기 제1전류의 크기가 상기 기준 전류의 크기와 관련되어, 기준 전류 출력 단자로부터 상기 기준 전류를 공급하는 수단과, 온도가 증가할 때 상기 제1전류의 크기를 증가시키는 수단과, 전원 전압이 증가할 때 상기 제1전류의 크기를 감소시키는 수단을 구비하고, 상기 부하는 제1단자, 제2단자 및 게이트를 갖는 전계 효과 트랜지스터를 구비하며, 상기 부하의 제1단자는 상기 기준회로의 상기 기준 전류 출력 단자에 접속되고, 상기 감지 증폭기는 하나의 에미터 접속쌍과, 제1단자, 제2단자 및 게이트를 갖는 전계 효과 트랜지스터를 구비하며, 상기 감지 증폭기의 전계 효과 트랜지스터의 게이트는 상기 부하의 전계 효과 트랜지스터의 게이트에 접속되고, 상기 감지 증폭기의 전계 효과 트랜지스터의 제1단자를 상기 에미터 접속쌍에 접속되는 것을 특징으로 하는 회로.
22. 제21항에 있어서, 상기 부하는 전류 흐름을 방해하는 제1수단을 추가로 구비하고, 상기 제1저항 수단은 상기 부하의 전계 효과 트랜지스터의 제2단자 및 접지 사이에 결합돠고, 상기 감지 증폭기는 전류 흐름을 방해하는 제2수단을 추가로 구비하고, 상기 제2저항 수단은 상기 감지 증폭기의 전계 효과 트랜지스터의 제2단자 및 접지 사이에 결합되는 것을 특징으로 하는 회로.
23. 제22항에 있어서, 상기 제1저항성 수단은 전계 효과 트랜지스터를 구비하고, 상기 제1저항성 수단의 전계 효과 트랜지스터는 전원 전압에 접속되는 게이트를 갖는 것을 특징으로 하는 회로.
24. 제23항에 있어서, 상기 제2저항성 수단은 전계 효과 트랜지스터를 구비하고, 상기 제2저항성 수단의 전계 효과 트랜지스터는 감지 증폭기 인에이블 신호를 수신하는 게이트를 갖는 것을 특징으로 하는 회로.
25. 제21항에 있어서, 상기 부하의 전계 효과트랜지스터는 상기 감지 증폭기의 전계 효과 트랜지스터의 길이 대폭비로 연속적으로 정합되는 길이대폭비를 갖는 것을 특징으로 하는 회로.
26. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.