KR950002231A - 단일 단부 입력 논리 게이트를 가진 집적 논리 회로 - Google Patents

단일 단부 입력 논리 게이트를 가진 집적 논리 회로 Download PDF

Info

Publication number
KR950002231A
KR950002231A KR1019940013856A KR19940013856A KR950002231A KR 950002231 A KR950002231 A KR 950002231A KR 1019940013856 A KR1019940013856 A KR 1019940013856A KR 19940013856 A KR19940013856 A KR 19940013856A KR 950002231 A KR950002231 A KR 950002231A
Authority
KR
South Korea
Prior art keywords
input
transistor
logic
differential pair
control electrode
Prior art date
Application number
KR1019940013856A
Other languages
English (en)
Other versions
KR100332847B1 (ko
Inventor
에이. 블라우스차일드 로버트
제이. 라인바거 다니엘
Original Assignee
에프. 제이. 스미트
필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에프. 제이. 스미트, 필립스 일렉트로닉스 엔.브이. filed Critical 에프. 제이. 스미트
Publication of KR950002231A publication Critical patent/KR950002231A/ko
Application granted granted Critical
Publication of KR100332847B1 publication Critical patent/KR100332847B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/086—Emitter coupled logic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

새로운 논리 장치는 CML 논리 게이트보다 더 빠른 속도를 가진다. 이 새로운 논리 장치는 다수 입력의 각각의 입력 트랜지스터에 대해 트랜지스터의 차동쌍을 사용하여 다수의 입력과 단일 논리 레벨로 작동한다. 상기 새로운 논리 장치는 더 낮은 작동 전류와 종래 기술보다 현저하게 증가된 전력-지연의 향상으로 종래 기술보다 고속 작동 또는 더 바른 속도를 가능케 한다.

Description

단일 단부 입력 논리 게이트를 가진 집적 논리 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 새로운 논리 소자에 대한 회로도, 제4도는 본 발명의 새로운 논리 소자의 확장 버젼 도시도.

Claims (8)

  1. 기준 트랜지스터 수단과 최소한 두개의 입력 트랜지스터의 각각의 제어 전극에 결합된 적어도 두개의 논리 입력과 상기 기준 트랜지스터 수단의 주전류 채널과, 전압 공급 단자와 전류원 사이에서 서로 병렬로 연결된 입력 트랜지스터를 포함하는 단일 단부 입력 논리 게이트를 가진 집적 논리 회로에 있어서, 상기 논리 입력의 적어도 하나는 차동 증폭기 수단의 입력에 논리적 보상 신호를 공급하기 위해 입력의 차동쌍의 부분으로 되어 있으며 상기 차동 증폭기는 입력의 차동쌍에서 검출되는 바에 따라 상기 제어 전극 수단의 전압 레벨을 논리 입력에서의 전압 레벨의 변화에 반대되는 방향으로 변화시키기 위해 상기 기준 트랜지스터 수단의 제어 전극 수단에 접속된 출력을 가지는 것을 특징으로 하는 단일 단부 입력 논리 게이트를 가진 집적 논리 회로.
  2. 제1항에 있어서, 상기 각각의 논리 입력은 논리적 보상 신호를 상기 각각의 차동 증폭기 수단의 입력에 공급하기 위해 각각의 입력의 차동쌍의 부분으로 되어 있으며, 상기 각각의 차동 증폭기 수단의 출력은 상기 각각의 차동 증폭기 수단의 입력의 차동쌍에서 검출되는 바에 따라 상기 제어 전극 수단의 전압 레벨을 논리 입력에서의 전압 레벨의 변화에 반대되는 방향으로 변화시키기 위해 제어 전극 수단에 결합되는 것을 특징으로 하는 단일 단부 입력 논리 게이트를 가진 집적 논리 회로.
  3. 제1 또는 2항에 있어서, 상기 차동 증폭기 수단은 제1주전극과 상호 접속된 트랜지스터의 차동쌍과, 상기 트랜지스터 차동쌍의 각각의 트랜지스터의 제어 전극에 결합된 차동쌍의 입력 접속과, 상기 제어 전극 수단에 결합되어 있는 단일 단부 입력 논리 게이트의 입력에 결합된 트랜지스터 차동쌍의 트랜지스터의 제2주전극을 포함하는 것을 특징으로 하는 단일 단부 입력 논리 게이트를 가진 집적 논리 회로.
  4. 제3항에 있어서, 트랜지스터의 차동쌍이 포화되는 것을 방지하기 위해 상기 제어 전극 수단에서의 전압 레벨 변화량을 제한하도록 제어 전극 수단에 접속된 제한 수단을 포함하는 것을 특징으로 하는 단일 단부 입력 논리 게이트를 가진 집적 논리 회로.
  5. 제4항에 있어서, 상기 제한 수단은 상기 제어 전극 수단과 전압 공급 단자 사이의 저항에 병렬로 연결된 쇼트키 다이오드를 포함하는 것을 특징으로 하는 단일 단부 입력 논리 게이트를 가진 집적 논리 회로.
  6. 제1항 내지 5항중 어느 한 항에 있어서, 상기 기준 트랜지스터 수단의 주전류 채널은 제1저항을 거쳐 전압 공급 단자에 결합되며, 기준 트랜지스터의 주전류 채널과 제1저항 사이의 제1모드는 단일 단부 입력 논리 게이트의 제1입력을 형성하는 것을 특징으로 하는 단일 단부입력 논리 게이트를 가진 집적 논리 회로.
  7. 제6항에 있어서, 입력 트랜지스터의 주전류 채널은 제2저항을 거쳐 전압 공급 단자에 결합되며, 입력 트랜지스터의 주전류 채널과 제2저항 사이의 제2노드는 단일 단부 입력 논리 게이트의 제2출력을 형성하며, 제1항 내지 제6항중 어느 한 항에 따라 접속된 다른 차동 증폭기 수단과 함께 제1출력과 제2출력은 다른 단일 단부 입력 논리 게이트 회로의 입력의 차동쌍을 형성하는 것을 특징으로 하는 단일 단부 입력 논리 게이트를 가진 집적 논리 회로.
  8. 제1항 내지 7항중 어느 한 항에 있어서, 상기 트랜지스터는 바이폴라 트랜지스터인 것을 특징으로 하는 단일 단부 입력 논리 게이트를 가진 집적 논리 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940013856A 1993-06-16 1994-06-16 단일단부입력논리게이트를가진집적논리회로 KR100332847B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US7871993A 1993-06-16 1993-06-16
US078.719 1993-06-16
US078719 1993-06-16

Publications (2)

Publication Number Publication Date
KR950002231A true KR950002231A (ko) 1995-01-04
KR100332847B1 KR100332847B1 (ko) 2002-11-13

Family

ID=22145818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940013856A KR100332847B1 (ko) 1993-06-16 1994-06-16 단일단부입력논리게이트를가진집적논리회로

Country Status (5)

Country Link
US (1) US5610539A (ko)
EP (1) EP0630113B1 (ko)
JP (1) JP3530582B2 (ko)
KR (1) KR100332847B1 (ko)
DE (1) DE69426713T2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100387920B1 (ko) * 2000-08-22 2003-06-18 김대진 도자기용 유약의 제조 및 도포방법
KR100387919B1 (ko) * 2000-08-22 2003-06-18 김대진 도자기용 유약의 제조 및 도포방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3507621B2 (ja) * 1996-05-28 2004-03-15 株式会社東芝 半導体集積回路
KR100275948B1 (ko) 1998-04-14 2000-12-15 김영환 차동모드낸드/노어게이트
US6137310A (en) * 1999-02-19 2000-10-24 Teradyne, Inc. Serial switch driver architecture for automatic test equipment
US6215330B1 (en) 1999-06-11 2001-04-10 Trw Inc. Differential diode transistor logic (DDTL) circuit enhancements
US6380794B1 (en) 2000-03-24 2002-04-30 Sige Microsystems Inc. Hybrid circuit having current source controlled by a comparator
US6489811B2 (en) * 2001-03-08 2002-12-03 Hiband Semiconductor, Inc. Logic gate with symmetrical propagation delay from any input to any output and a controlled output pulse width
US10256998B1 (en) * 2018-05-03 2019-04-09 Micron Technology, Inc. Reducing supply noise in current mode logic transmitters

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3509362A (en) * 1966-08-19 1970-04-28 Rca Corp Switching circuit
BE755245A (fr) 1969-08-25 1971-02-25 Siemens Ag Circuit de porte logique realise selon la technique des circuits logiques a emetteur couple (ecl)
JPS56123128A (en) * 1980-03-04 1981-09-28 Nec Corp Logic circuit
JPS56156026A (en) * 1980-05-02 1981-12-02 Hitachi Ltd Composite logical circuit
US4408134A (en) * 1981-01-19 1983-10-04 Advanced Micro Devices, Inc. Unitary exclusive or-and logic circuit
US4390848A (en) * 1981-02-12 1983-06-28 Signetics Linear transconductance amplifier
JPS5945706A (ja) * 1982-09-09 1984-03-14 Nippon Shiguneteitsukusu Kk 差動増幅回路
JPS5981921A (ja) * 1982-11-01 1984-05-11 Hitachi Ltd 高速論理回路
US4542305A (en) * 1983-02-22 1985-09-17 Signetics Corporation Impedance buffer with reduced settling time
US4754173A (en) * 1985-06-13 1988-06-28 Digital Equipment Corporation Emitter coupled logic latch with boolean logic input gating network
JPS62105528A (ja) * 1985-11-01 1987-05-16 Hitachi Ltd 動作マ−ジンを拡大させた高速論理回路
US4677315A (en) * 1986-07-28 1987-06-30 Signetics Corporation Switching circuit with hysteresis
US4792706A (en) * 1986-12-16 1988-12-20 Texas Instruments Incorporated ECL gates using diode-clamped loads and Schottky clamped reference bias
US4857771A (en) * 1986-12-16 1989-08-15 Texas Instruments Incorporated Method of making an ECL logic circuit having diode-clamped loads and reference bias
JPS63302621A (ja) * 1987-06-02 1988-12-09 Fujitsu Ltd 半導体集積回路
JP2824780B2 (ja) * 1989-04-18 1998-11-18 科学技術振興事業団 論理回路
US5111074A (en) * 1990-07-26 1992-05-05 Regents Of The University Of Minnesota Multi-input compound function complementary noise-immune logic
US5115206A (en) * 1990-11-08 1992-05-19 North American Philips Corp., Signetics Division Merged differential amplifier and current source
US5206547A (en) * 1992-01-06 1993-04-27 Motorola, Inc. High-speed programmable state counter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100387920B1 (ko) * 2000-08-22 2003-06-18 김대진 도자기용 유약의 제조 및 도포방법
KR100387919B1 (ko) * 2000-08-22 2003-06-18 김대진 도자기용 유약의 제조 및 도포방법

Also Published As

Publication number Publication date
JP3530582B2 (ja) 2004-05-24
DE69426713D1 (de) 2001-03-29
JPH0738414A (ja) 1995-02-07
EP0630113B1 (en) 2001-02-21
KR100332847B1 (ko) 2002-11-13
DE69426713T2 (de) 2001-09-06
EP0630113A3 (en) 1996-03-06
EP0630113A2 (en) 1994-12-21
US5610539A (en) 1997-03-11

Similar Documents

Publication Publication Date Title
KR880001113A (ko) 스위칭 가능한 부하 임피던스를 지닌 ecl 게이트
US5909127A (en) Circuits with dynamically biased active loads
US6275073B1 (en) Differential input circuit
KR950004709A (ko) 모스(mos) 차동 전압-전류 변환 회로
KR940017155A (ko) 기준 전압 발생기
KR930003522A (ko) 슬루우레이트 스피드엎 회로
KR950022053A (ko) 차동 입력 회로(differential input circuit)
KR970031344A (ko) 반도체 회로 및 래치 회로(Latch circuit for receiving small amplitude signals)
KR950022127A (ko) 트랜지스터 회로
KR970018996A (ko) 전류미러회로(a current mirror circuit)
KR860007783A (ko) 개선된 출력특성을 갖는 비교기 회로
KR950002231A (ko) 단일 단부 입력 논리 게이트를 가진 집적 논리 회로
KR970008836A (ko) 고속에서 저전류 소모로 저진폭 입력 신호의 증폭이 가능한 입력 버퍼 회로를 포함하는 반도체 소자
KR19990028799A (ko) 상호 컨덕턴스가 제어 가능한 축퇴 차동 쌍
KR940008262A (ko) 시모스(cmos)입력단
KR900001026A (ko) 반도체회로 및 그것을 사용한 신호처리 시스템
KR920010237B1 (ko) 증폭회로
KR100301151B1 (ko) 논리증폭기
KR940020692A (ko) 집적 회로 증폭 장치(integrated circuit amplifier arrangements)
JP3249608B2 (ja) 集積コンパレータ回路
KR950010006A (ko) 내잡음 코드 설정회로
KR940020669A (ko) 바이어스 회로(bias circuit)
GB2250149A (en) Low power output gate
KR910017735A (ko) 증폭기 장치
KR970060248A (ko) 신호 발생기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee