KR940008262A - 시모스(cmos)입력단 - Google Patents

시모스(cmos)입력단 Download PDF

Info

Publication number
KR940008262A
KR940008262A KR1019930020537A KR930020537A KR940008262A KR 940008262 A KR940008262 A KR 940008262A KR 1019930020537 A KR1019930020537 A KR 1019930020537A KR 930020537 A KR930020537 A KR 930020537A KR 940008262 A KR940008262 A KR 940008262A
Authority
KR
South Korea
Prior art keywords
terminal
load
supply voltage
additional
gate terminal
Prior art date
Application number
KR1019930020537A
Other languages
English (en)
Inventor
디이터 좀머
도미니끄 사비냑
Original Assignee
발도르프, 피켄셔
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 발도르프, 피켄셔, 지멘스 악티엔게젤샤프트 filed Critical 발도르프, 피켄셔
Publication of KR940008262A publication Critical patent/KR940008262A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0021—Modifications of threshold
    • H03K19/0027—Modifications of threshold in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

제1값 또는 더 높은 제2값을 선택적으로 가지는 공급 전압에 의해 동작하기 위한 시모스 입력단은, 동작동안 공급 전압 제1값 또는 제2값을 선택적으로 수신하고 공급 전압단자, 기준 전위단자 및 입력단자를 포함한다. 제1도통형의 제1에프이티는 부하 통로 및 게이트 단자를 가지며 제2도통형의 제2에프이티는 부하통로 및 게이트 단자를 가진다. 상기 제1및 제2의 에프이티의 부하 통로들은 공급전압 단자와 기준 전위 단자간에 직렬로 접속된다. 에프이티의 게이트 단자와 입력 단자에 접속된다. 제어장치는 공급전압에서 선택된 특정 값의 함수로서 상기 제1및 제2에프이티 중 적어도 하나의 부하 통로의 저항을 조절한다.

Description

시모스(CMOS)입력단
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 n-채널 기술에서 가역 드레쉬홀드를 갖는, 본 발명에 따른 제1실시예의 개략적 회로도.
제2도는 n-채널 기술에서 가역 드레쉬홀드를 갖는, 본 발명에 따른 제2실시예의 개략적 회로도.

Claims (6)

  1. 제1값 또는 더 높은 제2값을 선택적으로 가지는 공급 전압에 의해 동작하기 위한 시모스 입력단에 있어서, 동작동안 공급전압의 제1값 또는 제2값을 선택적으로 수신하는 공급전압 단자, 기준 전위 단자 및 입력단자와, 부하 통로 및 게이트 단자를 가지는 제1도통형의 제1에프이티와 부하통로 및 게이트 단자를 가지는 제2도통형의 제2에프이티와, 상기 공급 전압 단자와 상기 기준 단자간에 직렬로 연결된 상기 제1및 제2에프이티의 부하 통로들과, 상기 입력단자에 접속된 상기 제2및 제2에프이티의 게이트 단자들과, 공급 전압에서 선택된 특정값의 함수로서 상기 제1및 제2에스이티중 적어도 하나의 부하 통로의 저항을 근절하기 위한 제어수단을 포함하는 것을 특징으로 하는 시모스 입력단.
  2. 제1항에 있어서, 임계 반전 신호에 대한 연결단자와, 부하 통로나 게이트 단자를 가지는 제2조정형의 추가로 2개의 에프이티를 구비하는 상기 제어 수단과, 상기 제2에프이티의 부하 통로와 병렬 접속된 직렬회로에 접속된 상기 추가 에프이티들의 부하 통로들과, 상기 입력단자에 접속된 한 추가 에프이티의 게이트 단자와, 임계 반전 신호에 대한 연결단자에 접속된 상기 다른 추가 에프이티의 게이트 단자를 포함하는 것을 특징으로 하는 시모스 입력단.
  3. 제1항에 있어서, 임계 반전 신호에 대한 연결 단자와, 로드 경로와 게이트 단자를 가지는 제1도통형의 추가로 2개의 에프이티를 구비하고 상기 제어수단과, 병렬 접속되며 상기 공급 전압 단자와 제1 및 제2에프이티의 부하 통로의 직렬 접속 간의 공급 전압측에 접속되는 상기 추가 에프이티의 부하 통로와, 상기 입력단자와 접속된 한 추가 에프이티의 게이트 단자와, 임계 반전 신호에 대한 연결 단자에 접속된 다른 추가 에프이티 게이트 단자를 포함하는 것을 특징으로 하는 시모스 입력단.
  4. 시모스 버퍼단에 있어서, 동작동안 공급 전압의 제1값 또는 제2값을 선택적으로 수시하고 공급 전압단과, 기준 전위단자 및 입력단자와, 로드 경로 및 게이트 단자를 제1도통형의 제1에프이티와 부하 통로 및 게이트 단자를 가지고 제2도통형의 제2에프이티와, 상기 공급 전압단자와 상기 기준 전위단자 간에 직렬로 연결된 상기 제1및 제2에프이티의 로드 경로들과, 상기 입력 단자에 접속된 상기 제1및 제2에프이티의 게이트 단자들과, 공급 전압에서 선택된 특정값의 함수로서 상기 제1및 제2에프이티중 적어도 하나의 부하 통로의 저항을 조절하기 위한 제어 수단을 포함하는 제1값 또는 더 높은 제2값을 선택적으로 가지는 공급 전압에 의해 동작하기 위한 시모스 입력단과 상기 시모스 입력단의 출력 전압측의 다운 스트림과 접속된 입력은 가지며 출력을 가지는 인버터와, 상기 제1에프이티의 부하 통로의 병렬 접속된 부하 통로를 구비하며 상기 인버터의 출력과 접속된 게이트 단자를 구비하고 홀딩(Holding)에프이티를 포함하는 것을 특징으로 하는 시모스 버퍼단.
  5. 제4항에 있어서, 상기 시모스 입력단은 임계 반전 신호에 대한 연결단자와 부하 통로와 게이트 단자를 가지는 제2도통형의 추가로 2개의 에피이트를 구비하고 상기 제어수단과, 상기 제2에프이티의 부하 통로와 병렬 접속된 직렬회로에 접속된 상기 추가 에프이티들의 부하 통로들과, 상기 입력단자에 접속된 한 추가 에프이티의 게이트 단자와, 임계 반전 신호에 대한 접속단자에 상기 다른 추가 에프이티의게이트 단자를 포함하는 것을 특징으로 하는 시모스 버퍼단.
  6. 제4항에 있어서, 상기 시모스 입력단은, 임계 반전 신호에 대한 연결 단자와, 부하 통로와 게이트 단자를 가지는 제1도통형의 추가로 두개의 에프이티를 구비하는 상기 제어수단과, 병렬 접속되며 상기 공급 전압 단자와 제1및 제2에프이티의 부하 통로의 직렬 접속간의 공급 전압측에 접속되고 상기 추가 에프이티 부하 통로와, 상기 입력단자에 접속된 한 추가에프이티의 게이트 단자와, 임계 반전 신호에 대한 연결단자에 접속된 상기 다른 추가 에프이티의 게이트 단자를 포함하는 것을 특징으로 하는 시모스 버퍼단.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930020537A 1992-09-29 1993-09-27 시모스(cmos)입력단 KR940008262A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP92116654.2 1992-09-29
EP92116654 1992-09-29

Publications (1)

Publication Number Publication Date
KR940008262A true KR940008262A (ko) 1994-04-29

Family

ID=8210075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930020537A KR940008262A (ko) 1992-09-29 1993-09-27 시모스(cmos)입력단

Country Status (4)

Country Link
US (1) US5444392A (ko)
JP (1) JPH06209252A (ko)
KR (1) KR940008262A (ko)
TW (1) TW235384B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3205185B2 (ja) * 1994-08-16 2001-09-04 株式会社 沖マイクロデザイン レベル変換回路
US6060905A (en) * 1996-02-07 2000-05-09 International Business Machines Corporation Variable voltage, variable impedance CMOS off-chip driver and receiver interface and circuits
US5933026A (en) * 1997-04-11 1999-08-03 Intel Corporation Self-configuring interface architecture on flash memories
US5958026A (en) * 1997-04-11 1999-09-28 Xilinx, Inc. Input/output buffer supporting multiple I/O standards
US5896338A (en) * 1997-04-11 1999-04-20 Intel Corporation Input/output power supply detection scheme for flash memory
US5903500A (en) * 1997-04-11 1999-05-11 Intel Corporation 1.8 volt output buffer on flash memories
US5877632A (en) * 1997-04-11 1999-03-02 Xilinx, Inc. FPGA with a plurality of I/O voltage levels
US6628552B1 (en) 1997-04-11 2003-09-30 Intel Corporation Self-configuring input buffer on flash memories
US6362652B1 (en) 1999-12-20 2002-03-26 Fujitsu Microelectronics, Inc. High voltage buffer for submicron CMOS
GB2373115B8 (en) * 2001-03-08 2008-07-24 Micron Technology Inc Adaptive threshold logic circuit
US6940304B2 (en) * 2001-03-14 2005-09-06 Micron Technology, Inc. Adaptive threshold logic circuit
JP2003037499A (ja) * 2001-07-23 2003-02-07 Murata Mfg Co Ltd 周波数シンセサイザ、周波数シンセサイザと基準信号発振器の接続方法およびそれらを用いた通信装置
US20080013389A1 (en) * 2006-07-11 2008-01-17 Jaehee Kim Random access memory including test circuit
DE112008000041B4 (de) * 2007-01-16 2023-11-16 Atmel Corp. Integrierter Schaltkreis
US8698546B1 (en) * 2012-09-24 2014-04-15 Texas Instruments Incorporated Switch architecture at low supply voltages

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5474353A (en) * 1977-11-25 1979-06-14 Sanyo Electric Co Ltd Hysteresis circuit
JPS6052112A (ja) * 1983-08-31 1985-03-25 Toshiba Corp 論理回路
US4555642A (en) * 1983-09-22 1985-11-26 Standard Microsystems Corporation Low power CMOS input buffer circuit
US5059835A (en) * 1987-06-04 1991-10-22 Ncr Corporation Cmos circuit with programmable input threshold
KR900001817B1 (ko) * 1987-08-01 1990-03-24 삼성전자 주식회사 저항 수단을 이용한 씨 모스 티티엘 인푸트 버퍼
JPH01236220A (ja) * 1988-03-17 1989-09-21 Matsushita Refrig Co Ltd 発泡断熱材
US4937476A (en) * 1988-06-16 1990-06-26 Intel Corporation Self-biased, high-gain differential amplifier with feedback
KR910005609B1 (ko) * 1988-07-19 1991-07-31 삼성전자 주식회사 복수전압 ic용 입력신호 로직 판별회로
DE4011937A1 (de) * 1989-04-17 1990-10-18 Mitsubishi Electric Corp Eingangspufferschaltkreis fuer integrierte halbleiterschaltkreise
US4999529A (en) * 1989-06-30 1991-03-12 At&T Bell Laboratories Programmable logic level input buffer
IT1243676B (it) * 1990-07-19 1994-06-21 Sgs Thomson Microelectronics Stadio d'ingresso pluricompatibile particolarmente per porte logiche in circuiti integrati
JPH04109712A (ja) * 1990-08-29 1992-04-10 Nec Ic Microcomput Syst Ltd 入力バッファ回路
US5313118A (en) * 1992-07-06 1994-05-17 Digital Equipment Corporation High-speed, low-noise, CMOS output driver

Also Published As

Publication number Publication date
TW235384B (ko) 1994-12-01
JPH06209252A (ja) 1994-07-26
US5444392A (en) 1995-08-22

Similar Documents

Publication Publication Date Title
US4110641A (en) CMOS voltage comparator with internal hysteresis
KR880006848A (ko) 집적회로 및 이 회로에 사용하기 적합한 제어수단
KR940008262A (ko) 시모스(cmos)입력단
KR910006732A (ko) 전류검출회로
KR870006701A (ko) 출력제한 전류비를 제공하는 출력버퍼 및 제어회로
KR930015345A (ko) 상보 입력 버퍼가 있는 집적 회로
KR890016759A (ko) 파워 전계 효과 트랜지스터 구동회로
KR880001108A (ko) Cmos 입력회로
KR860007783A (ko) 개선된 출력특성을 갖는 비교기 회로
KR940010521A (ko) 스위칭회로 및 스위칭회로 작동방법
KR880002324A (ko) 스위칭 회로
KR880001109A (ko) 집적논리회로
KR860007753A (ko) 반도체 집전회로
KR970017150A (ko) 액정 디스플레이 드라이버 및 전압 신호 제공 방법
KR940023060A (ko) 입력회로
KR840005946A (ko) 차동증폭 회로
KR870002596A (ko) 바이어스 전압 발생기를 포함하는 반도체 메모리 회로
KR950023885A (ko) 복수의 입력을 받아 그 중의 하나를 선택적으로 출력하는 전압 선택장치
KR850005057A (ko) 게이트 회로장치
KR940017217A (ko) 티티엘(ttl) 레벨의 입력 신호를 수신하는 입력 회로
KR900013718A (ko) 수직 퓨즈 어레이용 고속 ecl입력 버퍼
KR880004564A (ko) 반도체 집적회로
KR910017734A (ko) 전자기기장치
KR950002231A (ko) 단일 단부 입력 논리 게이트를 가진 집적 논리 회로
KR890001325A (ko) 제어된 사다리꼴 회전율을 갖는 버스 전송기

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid