JPS62105528A - 動作マ−ジンを拡大させた高速論理回路 - Google Patents
動作マ−ジンを拡大させた高速論理回路Info
- Publication number
- JPS62105528A JPS62105528A JP24390885A JP24390885A JPS62105528A JP S62105528 A JPS62105528 A JP S62105528A JP 24390885 A JP24390885 A JP 24390885A JP 24390885 A JP24390885 A JP 24390885A JP S62105528 A JPS62105528 A JP S62105528A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reference voltage
- input signal
- emitter follower
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ディジタル論理回路に係り、特に大型計算機
等に用いられる超高速ＬＳＩに用いて好適な動作マージ
ンを拡大させた高速論理回路に関する。
等に用いられる超高速ＬＳＩに用いて好適な動作マージ
ンを拡大させた高速論理回路に関する。
大型計算機等の超高速処理装置で必要とされる超高速の
ディジタル論理回路として、本出願人は先に特開昭５９
−８１９２１ ｒ高速論理回路」および特開昭６０−
９１７２１ ｒ高速論理回路」を出願した。そこでは
、回路の動作マージンを確保するために、参照電圧発生
用の帰還回路に定電流源を設け、電源電圧や温度の変動
に対して変化しない一定電流を流す回路構成が開示され
ている。しかし、さらに動作マージンを拡大させる上で
は、単に電流を一定にすることは必らずしも得策でない
。たとえば、第１図の回路では、出力信号ＶＮＯＲ−又
はＶＯＲは、エミッタフォロワ用ｆｌｌ ｇ Ｖ ｒ
ｔが変動すると、抵抗ＲＬＮ又はＲＬＯに流れる電流が
変化するため、トランジスタＱ４又はＱ６のベース・エ
ミッタ間電圧もわずかながら変化する。この変化につい
ては、定電流源１，２の電流を電源電圧ＶＥＥ。
ディジタル論理回路として、本出願人は先に特開昭５９
−８１９２１ ｒ高速論理回路」および特開昭６０−
９１７２１ ｒ高速論理回路」を出願した。そこでは
、回路の動作マージンを確保するために、参照電圧発生
用の帰還回路に定電流源を設け、電源電圧や温度の変動
に対して変化しない一定電流を流す回路構成が開示され
ている。しかし、さらに動作マージンを拡大させる上で
は、単に電流を一定にすることは必らずしも得策でない
。たとえば、第１図の回路では、出力信号ＶＮＯＲ−又
はＶＯＲは、エミッタフォロワ用ｆｌｌ ｇ Ｖ ｒ
ｔが変動すると、抵抗ＲＬＮ又はＲＬＯに流れる電流が
変化するため、トランジスタＱ４又はＱ６のベース・エ
ミッタ間電圧もわずかながら変化する。この変化につい
ては、定電流源１，２の電流を電源電圧ＶＥＥ。
ＶＴＴの変動に対して一定にすることによっては。
除去できず動作マージンの減少に結びつく。
本発明の目的は、上記のような従来の欠点を解消し、動
作マージンの大きな高速論理回路を提供することにある
。
作マージンの大きな高速論理回路を提供することにある
。
上記目的を達成するため、本発明による高速論理回路は
、帰還回路の電流を、エミッタフォロワ用電源Ｖｔｒの
変動に依存させることにより、回路の入力信号に対する
参照電圧（閾値電圧）を変化させる。こうすることによ
って、たとえば、ＩＶＴＴＩが減少しエミッタフォロワ
電流も減少して、出力信号（ＶＮＯＲ又はＶＯＲ）が上
がった場合。
、帰還回路の電流を、エミッタフォロワ用電源Ｖｔｒの
変動に依存させることにより、回路の入力信号に対する
参照電圧（閾値電圧）を変化させる。こうすることによ
って、たとえば、ＩＶＴＴＩが減少しエミッタフォロワ
電流も減少して、出力信号（ＶＮＯＲ又はＶＯＲ）が上
がった場合。
参照電圧も上がるため動作マージンは減少しない。
以下１本発明の一実施例を第１図により説明する。第１
図では、上述の特開昭５９−８１９２１および特開昭６
０−９１７２１に比較し、定電流源２の構成が異なって
いる。回路の基本的な動作については、上記出願に詳し
く述べられているのでここでは詳細は省略し、発明の内
容を中心に説明する。説明を分かりやすくするため、第
１図の論理回路の伝達特性を示した第２図をも参照しな
がら説明する。
図では、上述の特開昭５９−８１９２１および特開昭６
０−９１７２１に比較し、定電流源２の構成が異なって
いる。回路の基本的な動作については、上記出願に詳し
く述べられているのでここでは詳細は省略し、発明の内
容を中心に説明する。説明を分かりやすくするため、第
１図の論理回路の伝達特性を示した第２図をも参照しな
がら説明する。
第１図の入力信号ＶｒＮは、参照電圧ＶＢＢ’ と比較
されて、出力信号Ｖ ＮＯＲ又はＶＯＲとして出力され
る。参照電圧ＶＢＢ’は、論理的には入力信号とは同相
の信号として、コレクタ負荷抵抗ＲｃｏｘとＲｃｏｚの
接続点からエミッタフォロワ・トランジスタＱ８とレベ
ルシフト用抵抗ＲＦＢによってレベルシフトされて得ら
れる。レベルシフト量は、定電流源２の電流によって決
定される。このＶＢＢ’は入力トランジスタＱ１＾＋
Ｑｚｓ＊ ＱＩＣとはエミッタが共通に接続されたトラ
ンジスタＱ２のベースに印加される。
されて、出力信号Ｖ ＮＯＲ又はＶＯＲとして出力され
る。参照電圧ＶＢＢ’は、論理的には入力信号とは同相
の信号として、コレクタ負荷抵抗ＲｃｏｘとＲｃｏｚの
接続点からエミッタフォロワ・トランジスタＱ８とレベ
ルシフト用抵抗ＲＦＢによってレベルシフトされて得ら
れる。レベルシフト量は、定電流源２の電流によって決
定される。このＶＢＢ’は入力トランジスタＱ１＾＋
Ｑｚｓ＊ ＱＩＣとはエミッタが共通に接続されたトラ
ンジスタＱ２のベースに印加される。
第２図に具体的な特性を一例を示す。この図には、 Ｖ
ＮＯＲは示していないが、ここでの説明に関しＶＯＲと
異なるところはない。第２図ではＶＯＦＩとＶｔ１ａ’
のそれぞれについて３本の曲線を示しである。これは、
エミッタフォロワ用ｆｔ ｉＩ Ｖ ｔｔの変動に対し
てＶＯＲとＶａｎ’がどう変化するかを表わしたもので
ある。ＶＴＴが中心値のときに実線のような特性になる
のに対し、ＶＴＴが上がる（ＩＶＴＴＩが減少する）と
一点ａｌｌ＆のように実線に対しＶＯＲの信号レベルが
全体的に上がる。たとえば、 ＶＴＴの中心値を−１，
８ｖとしＩＶＴＴＩが１０％減少すると、ＶＯＲの信号
レベルは約３０ｍＶ上昇する。
ＮＯＲは示していないが、ここでの説明に関しＶＯＲと
異なるところはない。第２図ではＶＯＦＩとＶｔ１ａ’
のそれぞれについて３本の曲線を示しである。これは、
エミッタフォロワ用ｆｔ ｉＩ Ｖ ｔｔの変動に対し
てＶＯＲとＶａｎ’がどう変化するかを表わしたもので
ある。ＶＴＴが中心値のときに実線のような特性になる
のに対し、ＶＴＴが上がる（ＩＶＴＴＩが減少する）と
一点ａｌｌ＆のように実線に対しＶＯＲの信号レベルが
全体的に上がる。たとえば、 ＶＴＴの中心値を−１，
８ｖとしＩＶＴＴＩが１０％減少すると、ＶＯＲの信号
レベルは約３０ｍＶ上昇する。
このような特性に対し、Ｖｔｔの変動により定電流源２
の電流を変化させると、参照電圧Ｖａｎ’もＶ囲と同様
にＶＴＴに対して依存性を持ち、たとえば、ＩＶＴＴＩ
の減少でＶａａ’ が一点鎖線のように上昇させること
ができる。したがって、ＶＯＲとＶａａ’の電位差は、
ＶＴＴの変動によって減少しないのでこの論理回路の動
作マージンは減少することはない。
の電流を変化させると、参照電圧Ｖａｎ’もＶ囲と同様
にＶＴＴに対して依存性を持ち、たとえば、ＩＶＴＴＩ
の減少でＶａａ’ が一点鎖線のように上昇させること
ができる。したがって、ＶＯＲとＶａａ’の電位差は、
ＶＴＴの変動によって減少しないのでこの論理回路の動
作マージンは減少することはない。
上の説明では、ＶＴＴが上がった場合を述べたが、当然
下がった場合でも同様である。
下がった場合でも同様である。
さて、Ｖａｓ’に関して上記のようなＶＴＴに対する依
存性を持たせることについて述べる。第１図で定電流源
２の電源をＶａａ’ と表記したが。
存性を持たせることについて述べる。第１図で定電流源
２の電源をＶａａ’ と表記したが。
ｖＥε′はＶＥＥと同一であってもよいし、ＶＴＴと同
一であってもよいし、またはＶＥＥとＶＴＴの両電源を
使ってもよい、また、ＶｑｐやＶＴ丁以外の別電源であ
ってもよい。ただし、抵抗ＲＦＢに流れる電流（ＩＦＩ
Ｉと表記することにする）は、ＶＴＴに対して次のよう
な依存性をもつようにする。つまり、ΔＶｏＲｄ −Ｒ
ＦＲ・ΔＩＦＢ ・・ｉＬ）を満たすように
設計する。ここで、ＶＴＴに対するｖＯＲＩ ＩＦＢ
の変化分をそれぞれΔＶＯＲＩ ΔＩＦＢと表記した。
一であってもよいし、またはＶＥＥとＶＴＴの両電源を
使ってもよい、また、ＶｑｐやＶＴ丁以外の別電源であ
ってもよい。ただし、抵抗ＲＦＢに流れる電流（ＩＦＩ
Ｉと表記することにする）は、ＶＴＴに対して次のよう
な依存性をもつようにする。つまり、ΔＶｏＲｄ −Ｒ
ＦＲ・ΔＩＦＢ ・・ｉＬ）を満たすように
設計する。ここで、ＶＴＴに対するｖＯＲＩ ＩＦＢ
の変化分をそれぞれΔＶＯＲＩ ΔＩＦＢと表記した。
ただし、この式は近似式であり、正確には、ΔＶＯＲは
ＶＯＲが論理Ｈｉｇｈ レベルにあるときと論理Ｌｏｗ
レベルにあるときで若干具なるし、また、Ｉｐｓの変化
によってトランジスタＱ３のベース・エミッタ間電圧が
若干変化するので、正確には上式にそれらの条件を考慮
する必要があるが、実用上は上式で充分である。
ＶＯＲが論理Ｈｉｇｈ レベルにあるときと論理Ｌｏｗ
レベルにあるときで若干具なるし、また、Ｉｐｓの変化
によってトランジスタＱ３のベース・エミッタ間電圧が
若干変化するので、正確には上式にそれらの条件を考慮
する必要があるが、実用上は上式で充分である。
以上の実施例をさらに詳しく説明したのが第３図である
。ここでは、ＩＦＢは、トランジスタＱ７から電源ＶＥ
Ｅへ流れる分（ＩＦＢ’ とする）と、抵抗ＲＦＬから
電源ｖＴＴへ流れる分（ＩＦＢ’とする）から成る＠Ｉ
ＦＢ’は、トランジスタＱ７のベースがトランジスタＱ
ｓのベースと同様にバイアスＶｃｓが印加されており、
Ｖｃｓが電源Ｖｌ！Ｅと全く同様に変化するようになっ
ているため、ＩＦＢ’は、トランジスタＱＢに流れる電
流と同様に電源ＶＥ！Ｂの変動の影響は受けない。また
、Ｖｃｓの発生には通常電源ＶＴＴを使わないため、Ｖ
ｔｔの変動も関係しない、一方、ＩＰ８′は、電源ＶＴ
Ｔへ流れるため、ＶＴＴが上がる（ｌＶｔｔｌが減少す
ル）トＩｐａ’が減少しＶａａ’の電位が上がって第２
図の特性が実現される。
。ここでは、ＩＦＢは、トランジスタＱ７から電源ＶＥ
Ｅへ流れる分（ＩＦＢ’ とする）と、抵抗ＲＦＬから
電源ｖＴＴへ流れる分（ＩＦＢ’とする）から成る＠Ｉ
ＦＢ’は、トランジスタＱ７のベースがトランジスタＱ
ｓのベースと同様にバイアスＶｃｓが印加されており、
Ｖｃｓが電源Ｖｌ！Ｅと全く同様に変化するようになっ
ているため、ＩＦＢ’は、トランジスタＱＢに流れる電
流と同様に電源ＶＥ！Ｂの変動の影響は受けない。また
、Ｖｃｓの発生には通常電源ＶＴＴを使わないため、Ｖ
ｔｔの変動も関係しない、一方、ＩＰ８′は、電源ＶＴ
Ｔへ流れるため、ＶＴＴが上がる（ｌＶｔｔｌが減少す
ル）トＩｐａ’が減少しＶａａ’の電位が上がって第２
図の特性が実現される。
さらに別の具体例を第４図に示す、ここでは、ＩＦＢは
、トランジスタＱ７とバイアスＶｃｓ’等で構成される
定電流源回路によって流される。ただし、定電流源回路
の負側電源はＶＦ！ｐであるため。
、トランジスタＱ７とバイアスＶｃｓ’等で構成される
定電流源回路によって流される。ただし、定電流源回路
の負側電源はＶＦ！ｐであるため。
バイアスＶｃｓ’ には、■電源ｖＩｌ！Ｅの変動に対
しては、全く同様に変化する（Ｖｃｓ’ −ＶＥＥが一
定となるように）、■電源ＶＴＴの変動に対しては適当
な依存性を持たせ（１）式が満足するようにする、こと
が設計条件となる。
しては、全く同様に変化する（Ｖｃｓ’ −ＶＥＥが一
定となるように）、■電源ＶＴＴの変動に対しては適当
な依存性を持たせ（１）式が満足するようにする、こと
が設計条件となる。
上記のようなＶｃｓ’ を発生させるバイアス回路につ
き、説明する。第５図は、Ｖｃｓ’発生回路の一例を示
したものである。この回路は２つの部分から成る。部分
回路５００は、本出願人らが先に出顆している特開昭５
８−２０４６２４ ｒ定電流源のバイアス回路」で開示
されている回路（第１１図）とほとんど同じである。異
なる点は３つある。第１に先願の第１１図の抵抗５６は
、回路５００にはない、これは回路５００の回路設計で
はたまたま不必要であったためであり、バイアス回路の
基本的な動作には全く関係しない、第２に、第１１図の
抵抗６４はＶｃｓの温度係数の設計に自由度を持たせる
ためのものであるが、回路５００では同じ役割を抵抗Ｒ
ｇに持たせている。これについてもバイアス回路の基本
的な動作には全く関係がない。
き、説明する。第５図は、Ｖｃｓ’発生回路の一例を示
したものである。この回路は２つの部分から成る。部分
回路５００は、本出願人らが先に出顆している特開昭５
８−２０４６２４ ｒ定電流源のバイアス回路」で開示
されている回路（第１１図）とほとんど同じである。異
なる点は３つある。第１に先願の第１１図の抵抗５６は
、回路５００にはない、これは回路５００の回路設計で
はたまたま不必要であったためであり、バイアス回路の
基本的な動作には全く関係しない、第２に、第１１図の
抵抗６４はＶｃｓの温度係数の設計に自由度を持たせる
ためのものであるが、回路５００では同じ役割を抵抗Ｒ
ｇに持たせている。これについてもバイアス回路の基本
的な動作には全く関係がない。
第３に、第１１図の抵抗１５は、回路５００の中では、
抵抗ＲＸとＲｖに分割されている。これは。
抵抗ＲＸとＲｖに分割されている。これは。
後に述べるように電源Ｖ Ｆ！！！ ｅ Ｖ ｔｔ、温
度の変動に依存しない電圧を得るためのものであり、回
路５００の動作には影響しない。
度の変動に依存しない電圧を得るためのものであり、回
路５００の動作には影響しない。
さて、回路５０１がＶｃｓ’ を発生させるためのもの
であり、回路５０２と５０４から成る０回路５０４は、
回路５００の中の５０３とほとんど同じであり、電源Ｖ
ｔｔが中心値のときには、ＶｃｓとＶｃｓ’ が電＠Ｖ
ｅｅの変動や温度変動に対して全く同様のふるまいをす
るようになっている。そのための条件は、 式（２） 〜（４）は、Ｉａが中心値のときにＶｃｓと
Ｖｃｓ’ が同じであるための条件であり、また。
であり、回路５０２と５０４から成る０回路５０４は、
回路５００の中の５０３とほとんど同じであり、電源Ｖ
ｔｔが中心値のときには、ＶｃｓとＶｃｓ’ が電＠Ｖ
ｅｅの変動や温度変動に対して全く同様のふるまいをす
るようになっている。そのための条件は、 式（２） 〜（４）は、Ｉａが中心値のときにＶｃｓと
Ｖｃｓ’ が同じであるための条件であり、また。
式（４）は、電源ＶＥＸ！の変動に対するＶｃｓとｖｃ
ｓ′の変化係数を同じにするための条件である。
ｓ′の変化係数を同じにするための条件である。
回路５０２は、Ｖｃｓ’に電源ＶＴＴへの依存性を持た
せるためのものである。ｖｃｓ’のＶＴＴの変化ΔｖＴ
Ｔに対する変化分をΔＶｃｓ’ とすると、Ｒｏ
Ｒ４ の条件を満たすように抵抗値Ｒｔ、 Ｒ４１Ｒ１１ｌ
ＲＢを設計すればよい、ただし、ここでトランジスタＱ
ｃのベースには、 ＶＥＥ、 ＶＴＴ、温度の変動に依
存しないようなバイアスを加える必要があるが、これは
回路５００の中の抵抗Ｒｘ＋ Ｒｖの分割点から得るこ
とができる。
せるためのものである。ｖｃｓ’のＶＴＴの変化ΔｖＴ
Ｔに対する変化分をΔＶｃｓ’ とすると、Ｒｏ
Ｒ４ の条件を満たすように抵抗値Ｒｔ、 Ｒ４１Ｒ１１ｌ
ＲＢを設計すればよい、ただし、ここでトランジスタＱ
ｃのベースには、 ＶＥＥ、 ＶＴＴ、温度の変動に依
存しないようなバイアスを加える必要があるが、これは
回路５００の中の抵抗Ｒｘ＋ Ｒｖの分割点から得るこ
とができる。
本発明のさらに他の実施例を第６図に示す。ここでは、
ＩＦＢはトランジスタＱ７とバイアスＶｃｓ’等で構成
される定電流源回路によって流される。ただし、定電流
源回路の負側電源がＶｐεでなくＶＴＴであるところが
第４図と異なる。
ＩＦＢはトランジスタＱ７とバイアスＶｃｓ’等で構成
される定電流源回路によって流される。ただし、定電流
源回路の負側電源がＶｐεでなくＶＴＴであるところが
第４図と異なる。
以上説明したように、本発明によれば、エミッタフォロ
ワ用電源ｖＴ丁の変動によって動作マージンの減少する
ことのない高速論理回路を実現することができる。
ワ用電源ｖＴ丁の変動によって動作マージンの減少する
ことのない高速論理回路を実現することができる。
第１図は本発明の実施例を示す図、第２図は、本発明の
実施例の入出力伝達特性を示す図、第３゜４．６図は、
本発明の他の実施例を示す図、第５１； 図は、第４図の実施例を使用するためのバイアス回路の
一例を示すための図である。 Ｑｌ＾ｔ Ｑｘａ＊ ＱＩＣ・・・入力用トランジスタ
、Ｑｚ・・・参照電圧入力用トランジスタ、Ｑａ・・・
レベルシフト用トランジスタ、Ｑａ、Ｑ５・・・エミッ
タフォロワ・トランジスタ、Ｑａ、 Ｑ７・・・定電流
源用トランジスタ。
）、ｆ 。
実施例の入出力伝達特性を示す図、第３゜４．６図は、
本発明の他の実施例を示す図、第５１； 図は、第４図の実施例を使用するためのバイアス回路の
一例を示すための図である。 Ｑｌ＾ｔ Ｑｘａ＊ ＱＩＣ・・・入力用トランジスタ
、Ｑｚ・・・参照電圧入力用トランジスタ、Ｑａ・・・
レベルシフト用トランジスタ、Ｑａ、Ｑ５・・・エミッ
タフォロワ・トランジスタ、Ｑａ、 Ｑ７・・・定電流
源用トランジスタ。
）、ｆ 。
Claims (1)
- 入力信号と基準電位を比較する差動トランジスタ回路と
、該入力信号と論理的に同相である該差動トランジスタ
回路の出力信号を入力とし、出力信号を該差動トランジ
スタ回路の基準電位として供給するところの帰還回路と
、該差動トランジスタ回路の出力を受け他の論理回路へ
出力するためのエミツタフオロワ回路を含んだ高速論理
回路において、該帰還回路が、該帰還回路への入力信号
を第１のトランジスタのベースで受け、第１のトランジ
スタのエミツタに一端がつながつた第１の抵抗の他端か
ら信号を出力し、第１の抵抗の他端と負側電源の間に第
１の抵抗に流れる電流を制御する回路が構成され、該エ
ミツタフオロワ回路の負側電源の変動による該エミツタ
フオロワ回路の出力信号レベルの変化量と同じ変化量を
第１の抵抗の他端の電位に持たせられるよう該電流を制
御する手段を設けたことを特徴とする動作マージンを拡
大させた高速論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24390885A JPS62105528A (ja) | 1985-11-01 | 1985-11-01 | 動作マ−ジンを拡大させた高速論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24390885A JPS62105528A (ja) | 1985-11-01 | 1985-11-01 | 動作マ−ジンを拡大させた高速論理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62105528A true JPS62105528A (ja) | 1987-05-16 |
Family
ID=17110791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24390885A Pending JPS62105528A (ja) | 1985-11-01 | 1985-11-01 | 動作マ−ジンを拡大させた高速論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62105528A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5018000A (en) * | 1988-06-24 | 1991-05-21 | Hitachi, Ltd. | Semiconductor device using MIS capacitor |
| KR100332847B1 (ko) * | 1993-06-16 | 2002-11-13 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 단일단부입력논리게이트를가진집적논리회로 |
-
1985
- 1985-11-01 JP JP24390885A patent/JPS62105528A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5018000A (en) * | 1988-06-24 | 1991-05-21 | Hitachi, Ltd. | Semiconductor device using MIS capacitor |
| KR100332847B1 (ko) * | 1993-06-16 | 2002-11-13 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 단일단부입력논리게이트를가진집적논리회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6292031B1 (en) | Level shift circuit with common mode level control | |
| JPS58205335A (ja) | 論理レベル変換回路 | |
| US5563534A (en) | Hysteresis comparator circuit for operation with a low voltage power supply | |
| JPH02168722A (ja) | Ｔｔｌからｅｃｌへの入力変換器／ドライバ回路 | |
| ATE62093T1 (de) | Logische schaltung. | |
| JPH0531850B2 (ja) | ||
| US4587444A (en) | Variable-threshold-type differential signal receiver | |
| JPS62105528A (ja) | 動作マ−ジンを拡大させた高速論理回路 | |
| JPS61127226A (ja) | エミツタ結合ロジツク回路 | |
| JP2911494B2 (ja) | 加速切換入力回路 | |
| GB2095435A (en) | Electronic speed regulator for a dc motor | |
| KR20010074941A (ko) | 전자 회로 | |
| JPH0252892B2 (ja) | ||
| JP4175163B2 (ja) | パルス幅変調回路 | |
| US3946253A (en) | Pulse train generator | |
| JPH09162721A (ja) | 電流切換型論理回路 | |
| JPS6331214A (ja) | 可変遅延回路 | |
| JPH067377Y2 (ja) | 電流源装置 | |
| JP2729071B2 (ja) | 定電流回路 | |
| JPH0328603Y2 (ja) | ||
| JPH0793567B2 (ja) | 電流切換型論理回路の定電流源制御用電源回路 | |
| JPH0583040A (ja) | 位相比較器 | |
| JPH0799802B2 (ja) | レベルシフト回路 | |
| JPH0320086B2 (ja) | ||
| SU1169133A1 (ru) | Балансный модулятор |