JPH0583040A - 位相比較器 - Google Patents
位相比較器Info
- Publication number
- JPH0583040A JPH0583040A JP24342391A JP24342391A JPH0583040A JP H0583040 A JPH0583040 A JP H0583040A JP 24342391 A JP24342391 A JP 24342391A JP 24342391 A JP24342391 A JP 24342391A JP H0583040 A JPH0583040 A JP H0583040A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- compared
- transistors
- bases
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】電位レベルが同一の信号の位相比較を行うこと
ができて、比較されるべき信号のレベルシフトの必要を
なくした位相比較器を提供すること。 【構成】トランジスタＱ１およびＱ２からなる動増幅回
路Ｄ１と、トランジスタＱ１に並列接続したトランジス
タＱ３と、コレクタ負荷Ｒ２をトランジスタＱ１と共通
にしたトランジスタＱ４およびコレクタ負荷Ｒ１をトラ
ンジスタＱ２と共通にしたトランジスタＱ５からなる差
動増幅回路Ｄ２と、トランジスタＱ５に並列接続したト
ランジスタＱ６とを備え、トランジスタＱ２およびＱ５
のベースに閾値電圧を印加し、トランジスタＱ１および
Ｑ４のベースに比較すべき一方の信号を印加し、トラン
ジスタＱ３およびＱ６のベースに比較すべき他方の信号
を印加するようにした。
ができて、比較されるべき信号のレベルシフトの必要を
なくした位相比較器を提供すること。 【構成】トランジスタＱ１およびＱ２からなる動増幅回
路Ｄ１と、トランジスタＱ１に並列接続したトランジス
タＱ３と、コレクタ負荷Ｒ２をトランジスタＱ１と共通
にしたトランジスタＱ４およびコレクタ負荷Ｒ１をトラ
ンジスタＱ２と共通にしたトランジスタＱ５からなる差
動増幅回路Ｄ２と、トランジスタＱ５に並列接続したト
ランジスタＱ６とを備え、トランジスタＱ２およびＱ５
のベースに閾値電圧を印加し、トランジスタＱ１および
Ｑ４のベースに比較すべき一方の信号を印加し、トラン
ジスタＱ３およびＱ６のベースに比較すべき他方の信号
を印加するようにした。
Description
【０００１】
【産業上の利用分野】本発明はＰＬＬ回路などに用いら
れる位相比較器に関する。
れる位相比較器に関する。
【０００２】
【従来の技術】従来の位相比較器は図３に示すように、
トランジスタＱ１１〜Ｑ１６からなる２重平衡形のマル
チプレクサによるスイッチングタイプで構成されてい
た。この位相比較器において、比較すべき一方の信号Ｂ
はトランジスタＱ１５およびＱ１６のベースに印加さ
れ、比較すべき他方の信号ＡはトランジスタＱ１１およ
びＱ１４のベースに印加され、トランジスタＱ１１〜Ｑ
１４は信号Ａによってスイッチング動作をさせて、比較
すべき両信号の位相差に比例した電流をコレクタ負荷に
流して、コレクタ電圧によって位相比較出力を得てい
る。
トランジスタＱ１１〜Ｑ１６からなる２重平衡形のマル
チプレクサによるスイッチングタイプで構成されてい
た。この位相比較器において、比較すべき一方の信号Ｂ
はトランジスタＱ１５およびＱ１６のベースに印加さ
れ、比較すべき他方の信号ＡはトランジスタＱ１１およ
びＱ１４のベースに印加され、トランジスタＱ１１〜Ｑ
１４は信号Ａによってスイッチング動作をさせて、比較
すべき両信号の位相差に比例した電流をコレクタ負荷に
流して、コレクタ電圧によって位相比較出力を得てい
る。
【０００３】上記した従来例の位相比較器は、図４
（ａ）および図４（ｂ）にそれぞれ示す比較すべきそれ
ぞれの信号Ａ、Ｂ間の位相差に基づいて発生する出力Ｖ
ｏｕｔは、図４（ｃ）に示す如くである。
（ａ）および図４（ｂ）にそれぞれ示す比較すべきそれ
ぞれの信号Ａ、Ｂ間の位相差に基づいて発生する出力Ｖ
ｏｕｔは、図４（ｃ）に示す如くである。
【０００４】
【発明が解決しようとする課題】しかし、上記した従来
の位相比較器によるときは、比較すべきそれぞれの信号
ＡおよびＢにおいて、信号Ａは回路上段のトランジスタ
にＱ１１〜Ｑ１４のベースに、信号Ｂは回路下段のトラ
ンジスタＱ１５およびＱ１６のベースに印加するため、
信号Ｂは信号Ａに対して電位レベルを下げなければなら
ないという問題点があった。
の位相比較器によるときは、比較すべきそれぞれの信号
ＡおよびＢにおいて、信号Ａは回路上段のトランジスタ
にＱ１１〜Ｑ１４のベースに、信号Ｂは回路下段のトラ
ンジスタＱ１５およびＱ１６のベースに印加するため、
信号Ｂは信号Ａに対して電位レベルを下げなければなら
ないという問題点があった。
【０００５】また、このために信号Ｂを入力する際にレ
ベルシフトさせることが行われるが、このレベルシフト
によって信号Ｂの位相が変化してしまって、正確な位相
比較ができないという問題点があった。
ベルシフトさせることが行われるが、このレベルシフト
によって信号Ｂの位相が変化してしまって、正確な位相
比較ができないという問題点があった。
【０００６】本発明は、電位レベルが同一の信号の位相
比較を行うことができて、比較されるべき信号のレベル
シフトの必要をなくした位相比較器を提供することを目
的とする。
比較を行うことができて、比較されるべき信号のレベル
シフトの必要をなくした位相比較器を提供することを目
的とする。
【０００７】
【課題を解決するための手段】本発明の位相比較器は、
第１および第２のトランジスタとからなる第１の差動増
幅回路と、第１のトランジスタに並列接続した第３のト
ランジスタと、コレクタ負荷を第１のトランジスタと共
通にした第４およびコレクタ負荷を第２のトランジスタ
と共通にした第５のトランジスタとからなる第２の差動
増幅回路と、第５のトランジスタに並列接続した第６の
トランジスタとを備え、第２および第５のトランジスタ
のベースに閾値電圧を印加し、第１および第４のトラン
ジスタのベースに比較すべき一方の信号を印加し、第３
および第６のトランジスタのベースに比較すべき他方の
信号を印加することを特徴とする。
第１および第２のトランジスタとからなる第１の差動増
幅回路と、第１のトランジスタに並列接続した第３のト
ランジスタと、コレクタ負荷を第１のトランジスタと共
通にした第４およびコレクタ負荷を第２のトランジスタ
と共通にした第５のトランジスタとからなる第２の差動
増幅回路と、第５のトランジスタに並列接続した第６の
トランジスタとを備え、第２および第５のトランジスタ
のベースに閾値電圧を印加し、第１および第４のトラン
ジスタのベースに比較すべき一方の信号を印加し、第３
および第６のトランジスタのベースに比較すべき他方の
信号を印加することを特徴とする。
【０００８】
【作用】本発明の位相比較器によれば、比較すべき一方
の信号および他方の信号の閾値電圧に対するレベルに基
づいて第１、第３、第４および第６のトランジスタが動
作し、比較すべき２つの信号間の位相差に対応した出力
を発生して位相比較動作をする。また、この場合、比較
すべき２つの信号は同レベルで入力できるため、レベル
シフトを必要とせず、レベルシフトのために位相が変化
してしまうようなことは無くなる。
の信号および他方の信号の閾値電圧に対するレベルに基
づいて第１、第３、第４および第６のトランジスタが動
作し、比較すべき２つの信号間の位相差に対応した出力
を発生して位相比較動作をする。また、この場合、比較
すべき２つの信号は同レベルで入力できるため、レベル
シフトを必要とせず、レベルシフトのために位相が変化
してしまうようなことは無くなる。
【０００９】
【実施例】以下本発明を実施例により説明する。
【００１０】図１は本発明の一実施例の構成を示す回路
図である。
図である。
【００１１】本実施例は、コレクタ負荷抵抗Ｒ１および
Ｒ２、トランジスタＱ１およびＱ２、電流源Ｉ１で差動
増幅回路Ｄ１を構成し、トランジスタＱ１にトランジス
タＱ３を並列接続し、コレクタ負荷抵抗Ｒ２をコレクタ
負荷とするトランジスタＱ４およびコレクタ負荷Ｒ１を
コレクタ負荷とするトランジスタＱ５、電流源Ｉ２で差
動増幅回路Ｄ２を構成し、さらにトランジスタＱ４にト
ランジスタＱ６を並列接続して構成してあり、トランジ
スタＱ１のコレクタ出力を位相比較出力として取り出し
てある。
Ｒ２、トランジスタＱ１およびＱ２、電流源Ｉ１で差動
増幅回路Ｄ１を構成し、トランジスタＱ１にトランジス
タＱ３を並列接続し、コレクタ負荷抵抗Ｒ２をコレクタ
負荷とするトランジスタＱ４およびコレクタ負荷Ｒ１を
コレクタ負荷とするトランジスタＱ５、電流源Ｉ２で差
動増幅回路Ｄ２を構成し、さらにトランジスタＱ４にト
ランジスタＱ６を並列接続して構成してあり、トランジ
スタＱ１のコレクタ出力を位相比較出力として取り出し
てある。
【００１２】上記のように構成した本実施例において、
トランジスタＱ１のベースおよびトランジスタＱ４のベ
ースに比較するべき一方の信号Ａおよび
トランジスタＱ１のベースおよびトランジスタＱ４のベ
ースに比較するべき一方の信号Ａおよび
【００１３】
【数１】
【００１４】をそれぞれ各別に印加し、トランジスタＱ
３のベースおよびトランジスタＱ６のベースに比較する
べき他方の信号Ｂおよび
３のベースおよびトランジスタＱ６のベースに比較する
べき他方の信号Ｂおよび
【００１５】
【数２】
【００１６】をそれぞれ各別に印加し、トランジスタＱ
２のベースおよびＱ５のベースには電圧源Ｖｔｈの出力
電圧が印加してある。電圧源Ｖｔｈの出力電圧は
２のベースおよびＱ５のベースには電圧源Ｖｔｈの出力
電圧が印加してある。電圧源Ｖｔｈの出力電圧は
【００１７】
【数３】
【００１８】に設定してある。
【００１９】上記のように構成した本実施例において、
信号ＡおよびＢが共に電圧源Ｖｔｈの出力電圧より低い
ときは、トランジスタＱ１はオフ状態に、トランジスタ
Ｑ３はオン状態に、トランジスタＱ４はオン状態、トラ
ンジスタＱ６はオフ状態に制御される。
信号ＡおよびＢが共に電圧源Ｖｔｈの出力電圧より低い
ときは、トランジスタＱ１はオフ状態に、トランジスタ
Ｑ３はオン状態に、トランジスタＱ４はオン状態、トラ
ンジスタＱ６はオフ状態に制御される。
【００２０】したがって、電流源Ｉ１およびＩ２の出力
電流をＩとしたとき、コレクタ負荷抵抗Ｒ２に流れる電
流ｉ２は、 ｉ２＝２×Ｉ 電源電圧をＶｃｃとしたとき、出力電圧Ｖｏｕｔは、 Ｖｏｕｔ＝Ｖｃｃ−２×Ｉ×Ｒ２ そこで出力電圧Ｖｏｕｔは低電位となる。
電流をＩとしたとき、コレクタ負荷抵抗Ｒ２に流れる電
流ｉ２は、 ｉ２＝２×Ｉ 電源電圧をＶｃｃとしたとき、出力電圧Ｖｏｕｔは、 Ｖｏｕｔ＝Ｖｃｃ−２×Ｉ×Ｒ２ そこで出力電圧Ｖｏｕｔは低電位となる。
【００２１】信号Ａが電圧源Ｖｔｈの出力電圧より高
く、信号Ｂが電圧源Ｖｔｈの出力電圧より低いときは、
トランジスタＱ１はオン状態に、トランジスタＱ３はオ
ン状態に、トランジスタＱ４はオフ状態、トランジスタ
Ｑ６はオフ状態に制御される。
く、信号Ｂが電圧源Ｖｔｈの出力電圧より低いときは、
トランジスタＱ１はオン状態に、トランジスタＱ３はオ
ン状態に、トランジスタＱ４はオフ状態、トランジスタ
Ｑ６はオフ状態に制御される。
【００２２】したがって、コレクタ負荷抵抗Ｒ２に流れ
る電流ｉ２は、 ｉ２＝Ｉ 出力電圧Ｖｏｕｔは、 Ｖｏｕｔ＝Ｖｃｃ−Ｉ×Ｒ２ そこで出力電圧Ｖｏｕｔは高電位となる。
る電流ｉ２は、 ｉ２＝Ｉ 出力電圧Ｖｏｕｔは、 Ｖｏｕｔ＝Ｖｃｃ−Ｉ×Ｒ２ そこで出力電圧Ｖｏｕｔは高電位となる。
【００２３】信号ＡおよびＢが共に電圧源Ｖｔｈの出力
電圧より高いときは、トランジスタＱ１はオン状態に、
トランジスタＱ３はオフ状態に、トランジスタＱ４はオ
フ状態、トランジスタＱ６はオン状態に制御される。
電圧より高いときは、トランジスタＱ１はオン状態に、
トランジスタＱ３はオフ状態に、トランジスタＱ４はオ
フ状態、トランジスタＱ６はオン状態に制御される。
【００２４】したがって、コレクタ負荷抵抗Ｒ２に流れ
る電流ｉ２は、 ｉ２＝２×Ｉ 出力電圧Ｖｏｕｔは、 Ｖｏｕｔ＝Ｖｃｃ−２×Ｉ×Ｒ２ そこで出力電圧Ｖｏｕｔは低電位となる。
る電流ｉ２は、 ｉ２＝２×Ｉ 出力電圧Ｖｏｕｔは、 Ｖｏｕｔ＝Ｖｃｃ−２×Ｉ×Ｒ２ そこで出力電圧Ｖｏｕｔは低電位となる。
【００２５】信号Ａが電圧源Ｖｔｈの出力電圧より低
く、信号Ｂが電圧源Ｖｔｈの出力電圧より高いときは、
トランジスタＱ１はオフ状態に、トランジスタＱ３はオ
フ状態に、トランジスタＱ４はオン状態、トランジスタ
Ｑ６はオン状態に制御される。
く、信号Ｂが電圧源Ｖｔｈの出力電圧より高いときは、
トランジスタＱ１はオフ状態に、トランジスタＱ３はオ
フ状態に、トランジスタＱ４はオン状態、トランジスタ
Ｑ６はオン状態に制御される。
【００２６】したがって、コレクタ負荷抵抗Ｒ２に流れ
る電流ｉ２は、 ｉ２＝Ｉ 出力電圧Ｖｏｕｔは、 Ｖｏｕｔ＝Ｖｃｃ−Ｉ×Ｒ２ そこで出力電圧Ｖｏｕｔは高電位となる。
る電流ｉ２は、 ｉ２＝Ｉ 出力電圧Ｖｏｕｔは、 Ｖｏｕｔ＝Ｖｃｃ−Ｉ×Ｒ２ そこで出力電圧Ｖｏｕｔは高電位となる。
【００２７】そこで、上記の各状態を図示すれば、図２
に示す如くになる。図２において、（ａ）は信号Ａに状
態を、（ｂ）は信号Ｂの状態を、（ｃ）は出力の状態を
それぞれ示しており、図４と比較すれば明らかなよう
に、図２は図４と同様の入出力関係であり、本実施例の
入出力関係は２重平衡形のマルチプレクサによる場合と
同一であって、二重平衡形のマルチプレクサによる位相
比較器と同じ位相比較が行える。
に示す如くになる。図２において、（ａ）は信号Ａに状
態を、（ｂ）は信号Ｂの状態を、（ｃ）は出力の状態を
それぞれ示しており、図４と比較すれば明らかなよう
に、図２は図４と同様の入出力関係であり、本実施例の
入出力関係は２重平衡形のマルチプレクサによる場合と
同一であって、二重平衡形のマルチプレクサによる位相
比較器と同じ位相比較が行える。
【００２８】さらに本実施例において、信号Ａおよび信
号Ｂは電位レベルは同一でよく、信号のレベルシフトを
行う必要はなく、レベルシフトのために位相が変化する
ようなことは生ぜず、正確な位相比較を行うことができ
る。
号Ｂは電位レベルは同一でよく、信号のレベルシフトを
行う必要はなく、レベルシフトのために位相が変化する
ようなことは生ぜず、正確な位相比較を行うことができ
る。
【００２９】
【発明の効果】以上説明した如く本発明の位相比較器に
よれば、コレクタ負荷抵抗を共通にした２つの差動増幅
回路を構成し、２つの差動増幅回路中において共通のコ
レクタ負荷抵抗に接続されたそれぞれ一方のトランジス
タに、各別にトランジスタを並列接続して構成したため
に、比較されるべき２つの信号の電位レベルは同一でよ
く、信号のレベルシフトを行う必要はなく、レベルシフ
トのために位相が変化するようなことは生ぜず、正確な
位相比較を行うことができる効果がある。
よれば、コレクタ負荷抵抗を共通にした２つの差動増幅
回路を構成し、２つの差動増幅回路中において共通のコ
レクタ負荷抵抗に接続されたそれぞれ一方のトランジス
タに、各別にトランジスタを並列接続して構成したため
に、比較されるべき２つの信号の電位レベルは同一でよ
く、信号のレベルシフトを行う必要はなく、レベルシフ
トのために位相が変化するようなことは生ぜず、正確な
位相比較を行うことができる効果がある。
【図１】本発明の一実施例の構成を示す回路図である。
【図２】本発明の一実施例の作用の説明に供する入出力
波形図である。
波形図である。
【図３】従来例の構成を示す回路図である。
【図４】従来例の作用の説明に供する入出力波形図であ
る。
る。
Ｑ１〜Ｑ６…トランジスタ Ｒ１、Ｒ２…コレクタ負荷抵抗 Ｉ１、Ｉ２…電流源 Ｖｔｈ…電圧源
Claims (1)
- 【請求項１】第１および第２のトランジスタとからなる
第１の差動増幅回路と、第１のトランジスタに並列接続
した第３のトランジスタと、コレクタ負荷を第１のトラ
ンジスタと共通にした第４およびコレクタ負荷を第２の
トランジスタと共通にした第５のトランジスタとからな
る第２の差動増幅回路と、第５のトランジスタに並列接
続した第６のトランジスタとを備え、第２および第５の
トランジスタのベースに閾値電圧を印加し、第１および
第４のトランジスタのベースに比較すべき一方の信号を
印加し、第３および第６のトランジスタのベースに比較
すべき他方の信号を印加することを特徴とする位相比較
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24342391A JPH0583040A (ja) | 1991-09-24 | 1991-09-24 | 位相比較器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24342391A JPH0583040A (ja) | 1991-09-24 | 1991-09-24 | 位相比較器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0583040A true JPH0583040A (ja) | 1993-04-02 |
Family
ID=17103652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24342391A Pending JPH0583040A (ja) | 1991-09-24 | 1991-09-24 | 位相比較器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0583040A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6213315A (ja) * | 1985-07-11 | 1987-01-22 | Shizuoka Pref Gov | 芯材入り合成樹脂製品の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56162176A (en) * | 1980-04-14 | 1981-12-12 | Sony Corp | Multiplying circuit |
| JPS5995705A (ja) * | 1982-11-24 | 1984-06-01 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ回路 |
-
1991
- 1991-09-24 JP JP24342391A patent/JPH0583040A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56162176A (en) * | 1980-04-14 | 1981-12-12 | Sony Corp | Multiplying circuit |
| JPS5995705A (ja) * | 1982-11-24 | 1984-06-01 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6213315A (ja) * | 1985-07-11 | 1987-01-22 | Shizuoka Pref Gov | 芯材入り合成樹脂製品の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0773205B2 (ja) | レベル変換回路 | |
| KR100188821B1 (ko) | 정전압발생회로 | |
| JP2008544714A (ja) | 低電圧ｖｃｃを供給される差動トランジスタ対電流スイッチ | |
| JPH03106215A (ja) | スイツチングヒステリシスを有するトリガ回路 | |
| JP2990785B2 (ja) | 論理回路 | |
| JPS5938773B2 (ja) | レベルシフト回路 | |
| JPH042295A (ja) | 非対称信号生成回路 | |
| JP2911494B2 (ja) | 加速切換入力回路 | |
| JPH0583040A (ja) | 位相比較器 | |
| JP2779388B2 (ja) | 定電圧発生回路 | |
| JP3225527B2 (ja) | 遅延回路 | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JPH03214808A (ja) | 電圧比較回路 | |
| JPH09162721A (ja) | 電流切換型論理回路 | |
| JPS6331214A (ja) | 可変遅延回路 | |
| US20010013794A1 (en) | Buffer circuit | |
| JPH08139531A (ja) | 差動アンプ | |
| JPH05259841A (ja) | 電圧比較回路 | |
| JPH04334120A (ja) | Ｅｃｌ出力回路 | |
| JPH05235709A (ja) | シュミット回路 | |
| JP3016152B2 (ja) | クリップ回路 | |
| JPH07105710B2 (ja) | 論理回路 | |
| JPS6143018A (ja) | 信号切換回路 | |
| JPS5916311B2 (ja) | 比較回路 | |
| JPH06260925A (ja) | レベルシフト回路 |