JP3016152B2 - クリップ回路 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はクリップ回路に関し、特にクリップ電圧付近
の歪の改善、入力信号対出力信号の直流オフセット電圧
を低減する回路技術に関する。

［従来の技術］ クリップ回路は、入力波形のあるレベル以上、又はあ
るレベル以下の波形を作り出す回路として、例えばビデ
オ機器においては、ダーククリップ、ホワイトクリッ
プ、ブランキング等の処理に用いられている。

第８図はnpnトランジスタにより構成した低レベルク
リップ回路を例示しており、第９図はその特性を示して
いる。

即ち、トランジスタQ21、Q22は差動対に接続され、ト
ランジスタQ21のベースに入力信号Vinが、トランジスタ
Q22のベースにクリップ電圧Vrがそれぞれ印加される。
そして、出力信号Voは、共通接続された両トランジスタ
Q21、Q22のエミッタから得られる。このようなクリップ
回路において、トランジスタQ21、Q22の各コレクタ電流
をIc21、Ic22、定電流回路CS21を流れる電流をIeとする
と、 Ic21＋Ic22＝Ie ……（１） の関係がある。

出力信号Voについては、 Vin−Vt・ln（Ic21/Is）＋Vt・ln（Ic22/Is）＝Vr ……（２） 但し、前記（２）式においてVt＝kT/qであり、ｑは電
荷、ｋはボルツマン定数、Ｔは絶対温度、IsはQ21、Q22
の飽和電流である。

Vo＝Vin−Vt・ln（Ic21/Is） ……（３） の関係が成立ち、前記（１）〜（３）式より出力信号V₀
を求めると、 Vo＝Vr−VBE＋Vt・ln〔１＋ｅ^Vin−Vb/Vt〕 ……（４） 但し、前記（４）式において、ＶBEはトランジスタのベ
ース・エミッタ間電圧であり、ＶBE＝Vt・ln（Ie/Is）
である。

第９図は前記（４）式をグラフ化したものである。こ
の特性図から解るように、入力信号Vinがクリップ電圧V
rの近傍では、上下約50mV程度の領域に歪を生じる。こ
れは、クリップ電圧Vr付近におけるトランジスタQ21、Q
22の切り換わり領域（ダイナミックレンジ）の特性が影
響するためである。

第10図はこの様子を時間軸上の波形で示したものであ
り、第10図（ａ）に示すような入力波形が印加される
と、同図（ｂ）に示すようにクリップ電圧付近で歪んだ
波形となって表れる。

［発明が解決しようとする課題］ 一般に、この程度の歪については許容される場合があ
る。しかし、カラービデオ回路において、例えば低レベ
ルクリップを行うダーククリップやブランキング等で
は、映像信号の基準線（黒レベル）近くの画面出力をつ
ぶすことになり、その結果、コントラストを弱める。

このため、実際には第11図に示すように、黒レベルＡ
より５〜10％白レベルＣ側によった位置Ｂを黒レベルの
セットアップレベルとして、この歪による影響を回避し
ている。

又、このような基準線近くのずれは、ブランキング信
号の処理においても同様である。

一方、高レベルクリップにおいても、クリップ特性の
問題は前記同様に生じ、特にカラービデオカメラから出
力されるＲ、Ｇ、Ｂの色信号に対してホワイトクリップ
をかけた場合に、色感度の差異により各色毎のクリップ
レベルに違いを生じて、高輝度の信号に対する色バラン
スが崩れ、色付きを生じる。

もし、これらの難点に対してクリップ特性に歪が無
く、クリップ電圧付近で急峻に切り換わるクリップ回路
であれば、前述のようなセットアップレベルの設定や、
色のバラツキを無くすことができる。

このような観点から、本発明者は第12図に示すような
クリップ回路を検討した。即ち、入力信号Vinと出力信
号Voutとの比較出力をトランジスタQ21のベースに印加
する比較増幅器21と、クリップ電圧Vbと出力信号Voutと
の比較出力をトランジスタQ22のベースに印加する比較
増幅器22とを設けたものである。

この構成によれば、出力信号Voutの帰還作用によりト
ランジスタQ21、Q22の切り換わりが高速化され、前記ク
リップ歪を低減することができる。

しかし、回路構成が複雑であるため素子数が多く、消
費電力も大になってしまう。そして、比較増幅器を用い
ているので、周波数帯域を安定に広げることが難しい、
等の問題がある。

本発明は、前記問題点を解消すべくなされたものであ
り、その目的は回路構成が簡単である上に、クリップ電
圧付近の歪を改善し、更に入力対出力の直流オフセット
電圧を低減できるクリップ回路を提供することにある。

［課題を解決するための手段］ 本発明に係る差動対に接続されたトランジスタにより
構成されて入力信号とクリップ電圧とをそれぞれ印加し
て比較し、その共通接続された端子より比較出力が出力
される差動回路と、該差動回路の、前記入力信号とクリ
ップ電圧との比較出力を基準電位として流れる電流に応
じた出力信号を得る出力回路と、前記入力信号とクリッ
プ電圧との電位差に対応して前記差動回路から得られる
差動出力電流のうち大きい方の電流を選択的に前記出力
回路に伝達する能動負荷とにより構成したクリップ回路
によって達成される。

［作用］ 前記構成のクリップ回路によれば、差動回路と能動負
荷との組合せにより高利得で入力信号とクリップ電圧の
比較が可能になり、この高感度な比較出力を基準電位と
して出力回路に伝達するので、クリップ電圧付近の歪を
改善し得るとともに、入力対出力の直流オフセツト電圧
を低減することができる。更に、帰還回路等が不要であ
るため回路構成を簡略化することができ、IC化に適して
いる上に周波数特性が良好になる。

［実施例−１］ 以下、第１図〜第４図を参照して本発明を適用したク
リップ回路の第１実施例を説明する。尚、第１図はクリ
ップ回路の回路図、第２図は入力対出力特性図、第３図
及び第４図は動作を説明するために簡略化した回路図で
ある。

第１図を参照して回路構成を説明する。

npnトランジスタQ1、Q3は入力信号Vinとクリップ電圧
Vbとの比較を行なう差動回路を構成し、ダイオード接続
されたnpnトランジスタQ2は、出力信号Voutを得るため
の出力回路を構成する。pnpトランジスタQ4、Q5、Q6、Q
7、Q8は、トランジスタQ1〜Q3の能動負荷として作用す
る。

pnpトランジスタQ9、Q10は、トランジスタQ6のコレク
タ電流I6及びトランジスタQ8のコレクタ電流I8の吸い込
みを適宜行うものであり、この電流吸い込み作用はトラ
ンジスタQ1、Q3の動作状態に対応して行われる。

抵抗Ｒ、ダイオード接続されたトランジスタQ11、Q1
2、定電流回路CS2は、トランジスタQ9、Q10のバイアス
電圧を設定する。

次に、回路動作を説明するが、回路動作は入力信号Vi
nとクリップ電圧Vbとの電圧差によって下記のように異
なる。

（ａ）Vin＜＜Vbの場合について。

この場合はトランジスタQ1はオフになり、電流I1の電
流経路が形成されず、トランジスタQ4のベース電流の経
路も形成されないためオフになる。

しかし、トランジスタQ3はオンになり、電流I3の電流
経路が形成されてトランジスタQ5もオンになる。この結
果、トランジスタQ2、Q3を入力差動対とし、トランジス
タQ5、Q7、Q8からなるウイルソン型カレントミラーを能
動負荷とする差動増幅器が構成される。

ここで各電流についてみると、各トランジスタQ6〜Q8
はコレクタ電流（以下において単に電流という）I6〜I8
を発生する。電流I6〜I8のうち電流I7は、トランジスタ
Q6、Q8のベース電流分だけ電流I6、I8より多いのである
が、前記ベース電流が微小電流であるので電流差を無視
すると、I6＝I7＝I8の関係に設定されている。電流I6
は、トランジスタQ1がオンであれば電流I1となるが、ト
ランジスタQ1がオフであるため電流I1の経路が形成され
ない。故に電流I6は、トランジスタQ10を介してGNDに流
される。

従って、Vin＜＜Vbの場合、入力信号Vinが出力信号Vo
utに作用することはなく、第１図に示したクリップ回路
は第３図に示したような回路構成になる。電流I7はトラ
ンジスタQ5を介してトランジスタQ2を流れる電流I2にな
り、電流I8はトランジスタQ3を介して流れる電流I3にな
る。従って、電流I2、I3についてもI2＝I3の関係にな
り、トランジスタQ2、Q3にはIo/2の同一電流が流れるの
であるから、クリップ電圧Vbと出力信号VoutとはVb＝Vo
utの関係になり、高精度のバッファアンプとして動作す
る。この場合、入力対出力特性は第２図の範囲Ａに示す
ようになる。

（ｂ）VinVbの場合について。

この場合トランジスタQ3はオンになり、トランジスタ
Q1は完全にオフにならない。各電流についてはI6＝I7＝
I8の関係にあり、電流I3、I8についてはQ9のオフ又はオ
ンに対応してI3＝I8又はI3＜I8、即ちI3≦I8の関係にな
る。そして、電流I1、I3等についてはVinとVbとの電圧
差に対応してI1＜I3の関係になるから、I1＜I3≦I8＝I6
の関係が成り立つことになる。即ち、電流I1よりI6は大
きくなるためトランジスタQ10はオンしてI6−I1の電流
が流れる。トランジスタQ10がオンすると、トランジス
タQ4のベース電位は上昇してQ4をオフに至らしめ電流I7
はトランジスタQ5を介して流れ電流I2となる。一方、ト
ランジスタQ5がオンしていると、トランジスタQ9には、
オンが至らしめるベース、エミッタ間電圧が印加されな
いため電流I8はすべてトランジスタQ3を介して流れるこ
とになる。従ってI3＝I2の関係が成り立ち、基本的には
前記（ａ）項と同様の回路動作が行われ、Vout＝Vbの出
力信号を得るバッファアンプが構成される。この場合の
入力対出力特性は、第２図にＢで示すようになる。

（ｃ）VinVbの場合について。

この場合トランジスタQ1はオンになり、トランジスタ
Q3はVin、Vbの電圧差に対応して電流I3を微小に流す程
度に動作するか、オフになる。電流I3が微小に流れる場
合、電流I1、I3についてはI1＞I3の関係になる。各電流
については、I6＝I7＝I8の関係は変化しないが、I1、I6
及びI3、I8の関係が前記（ｂ）項と逆になる。

この結果、トランジスタQ4がオンになり、トランジス
タQ5がオフになるので、電流I7はトランジスタQ4を介し
てトランジスタQ2に流れるようになり、I7＝I2の関係は
変わらない。そして、I3＜I8の関係になり、トランジス
タQ9がオンになってI8−I3の電流をGNDに流すようにな
る。トランジスタQ10はオフとなってI1＝I6となる。

従って、電流I1＝I2の関係が成り立ち、Vout＝Vinの
出力信号を得るバッファアンプが構成される。

さらにVinが大きくなり電流I1０となると第１図に
示したクリップ回路は第４図に示した回路構成に書き代
えることができ、前記（ａ）項における動作とは逆にVi
nを入力とするバッファアンプが構成され、Vout＝Vinの
出力信号が得られる。そして、出力信号Voutのレベル
は、第２図にCDで示すように入力信号Vinのレベル変化
に対応して変化する。

以上に本発明の一実施例を説明したが、ここでトラン
ジスタQ4、Q5について更に説明する。

本実施例に示したように、Vout＝Vb、Vout＝Vinの連
続した出力信号を一の出力回路、換言すればトランジス
タQ2から同一条件で共通に得ようとすれば、クリップ電
圧VbをトランジスタQ2に伝達するとともに、総和でIoに
なる電流を定電流回路CS1に流し、且つレベル変化する
入力信号VinをトランジスタQ2に伝達するとともに総和
でIoとなる電流を定電流回路CS1に流すためのスイッチ
回路が必要になる。

そして、本実施例ではトランジスタQ4、Q5によって前
記スイッチ回路が構成され、入力信号Vinに対応した出
力信号Voutを得る場合は、トランジスタQ4がオン状態に
動作する結果、トランジスタQ4、Q6、Q7によるウイルソ
ン型のカレントミラーが能動負荷として構成されること
になる。又、クリップ電圧Vbに対応した出力信号Voutを
得る場合は、トランジスタQ5がオン状態に動作する結
果、トランジスタQ5、Q7、Q8によるウイルソン型のカレ
ントミラーが能動負荷として構成されることになる。

尚、クリップ回路はIC化されるので、能動負荷を構成
する各pnpトランジスタQ4〜Q8は同一デバイスプロセス
にて形成され、各トランジスタQ4〜Q8の特性が均一にな
る。又、npnトランジスタQ1〜Q3についても同一デバイ
スプロセスにて形成されるため、ベース・エミッタ電圧
ＶBE等の特性にばらつきがない。従って、差動増幅器の
高速応答と相まってクリップ電圧精度の向上と直流オフ
セット電圧の低減とを図ることができる。

［実施例−２］ 次に、第５図を参照して本発明の第２実施例を説明す
る。本実施例と前記第１実施例との相違点は、トランジ
スタQ9、Q10のバイアス回路を削除して回路構成を簡略
化したことにあり、同一の回路動作をなす部品について
は同一の符号を付して説明を省略する。

即ち、入力信号とクリップ電圧とが前記（ａ）（ｂ）
項で説明した関係にある場合は、トランジスタQ4、Q9が
オフになるが、トランジスタQ5、Q10はオンになる。従
って、I6−I1の電流は、トランジスタQ10を介してGNDに
流れるようになる。

一方、前記（ｃ）項で説明した場合は、トランジスタ
Q4、Q9がオンになり、トランジスタ５、Q10がオフにな
る。従って、I8−I3の電流はトランジスタQ9を介してGN
Dに流される。尚、クリップ動作については、前記
（ａ）〜（ｃ）項で説明したように行われる。本実施例
の場合、クリップ電圧精度の向上、直流オフセット電圧
の低減については前記同様の効果が得られる上に、回路
構成を大幅に簡略化することができる。

［実施例−３］ 次に、第６図及び第７図を参照して本発明の第３実施
例を説明する。本実施例に示すクリップ回路は、入力信
号Vinがクリップ電圧Vbに対しハイレベルのときクリッ
プ動作を行うように構成したものであり、ビデオ機器の
ホワイトクリップ回路等に好適である。

本実施例は、前記第２実施例を援用した構成である。
即ち、前記npnトランジスタQ1〜Q3をpnpトランジスタに
変更して構成した差動増幅器を電源Vcc側に設けるとと
もにクリップ電圧Vbをハイレベルに設定し、pnpトラン
ジスタQ4〜Q10をnpnトランジスタに変更して構成した能
動負荷を前記差動増幅器とグラウンドGNDとの間に設け
たものである。

次に、回路動作を説明する。

入力信号Vinとクリップ電圧Vbとが前記（ａ）の関係
にある場合は、トランジスタQ1〜Q3がpnpであるから、
トランジスタQ1がオンになり、トランジスタQ3がオフに
なる。トランジスタQ1のコレクタ電流I1によりトランジ
スタQ9、Q4がオンになる。そして、トランジスタQ9によ
りトランジスタQ8に電流I8が供給され、トランジスタQ4
により電流I2、I7の電流経路が形成される。

一方、トランジスタQ3がオフすることにより、トラン
ジスタQ10、Q5にベース電流が供給されず、これらはオ
フになる。従って、出力信号Voutと入力信号VinとはVou
t＝Vinの関係になり、第７図のＡに示すように入力信号
Vinのレベル変化に対応して出力信号Voutがレベル変化
することになる。

入力信号Vinとクリップ電圧Vbとが前記（ｂ）の関係
にあるときは、トランジスタQ3が微小な電流I3を流す程
度にオンするものの、基本的には前記同様の回路動作が
行われ、入力対出力特性は第７図にＢで示すようにな
る。

これに対し、前記（ｃ）の関係に変化した場合は、電
流I1＜I3の関係になるから、トランジスタQ9、Q4がオフ
になり、トランジスタQ10、Q5がオンになる。電流I6は
トランジスタQ10を介して供給されるようになり、トラ
ンジスタQ5がオンすることによって電流I2、I7の電流経
路が形成される。従って、前記実施例同様にVout＝Vbの
関係になり、入力対出力特性は第７図にＣ〜Ｄで示した
ようにハイレベルでクリップされる。

本実施例で示したクリップ回路においても、クリップ
電圧精度の向上、直流オフセット電圧の低減は前記各実
施例同様に得られる。そして、各実施例に共通して回路
構成が簡単であり、特に抵抗を殆ど使用しないので回路
設計が容易であり、IC化に際し回路規模、面積が小にな
り集積度向上を図ることができる。

又、全体の回路電流は1.5Ioで決定され、低消費電力
になすことができる。ちなみに、ビデオ機器のように高
速動作を必要とする場合であつても100μＡ程度の微小
電流であり、低速駆動の場合は更に低減させることがで
きる。更に、フィードバックループが小さいので、周波
数帯域が広くなる、等の利点もある。

以上に本発明の実施例を説明したが、本発明は種々変
形することができる。例えば、前記実施例ではバイポー
ラトランジスタにより回路を構成しているが、MOSトラ
ンジスタにより構成してもよい。又、バイポーラとMOS
の混在ICに形成することもできる。

［発明の効果］ 以上に説明したように、本発明に係るクリップ回路
は、入力信号とクリップ電圧とがそれぞ印加されたトラ
ンジスタにより構成される差動回路より比較し、該差動
回路の差動出力電流を前記入力信号とクリップ電圧との
電圧差に応じて選択される能動負荷を介して一つの出力
回路に伝達するように構成した。

故に、比較出力及びクリップ電圧を高利得かつ高速応
答で出力回路に伝達することができ、クリップ電圧付近
の歪の改善、入力対出力間の直流オフセット電圧を低減
することができる。しかも、回路構成が簡単であるた
め、IC化に際し回路設計が容易になる上に、集積度の向
上を図ることができる。

【図面の簡単な説明】

第１図〜第４図は本発明を適用したクリップ回路の第１
実施例を示すものであって、 第１図は回路図、 第２図は入力対出力特性図、 第３図及び第４図は回路動作を説明する要部の回路図、 第５図は本発明の第２実施例を示す回路図、 第６図は本発明の第３実施例を示す回路図、 第７図は入力対出力特性図、 第８図は従来のクリツプ回路図、 第９図は第８図の出力特性図、 第10図は入力波形図とクリップ波形図、 第11図は本発明に先立って検討したクリップ回路の回路
図 第12図は従来例の回路図である。 図中の符号 Q1〜Q12……トランジスタ CS1、CS2……定電流回路 Vb……クリップ電圧 Vin……入力信号 Vout……出力信号 I1〜I8……電流。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】差動対に接続されたトランジスタにより構
   成されて入力信号とクリップ電圧とをそれぞれ印加して
   比較し、その共通接続された端子より比較出力が出力さ
   れる差動回路と、該差動回路の、前記入力信号とクリッ
   プ電圧との比較出力を基準電位として流れる電流に応じ
   た出力信号を得る出力回路と、前記入力信号とクリツプ
   電圧との電位差に対応して前記差動回路から得られる差
   動出力電流のうち大きい方の電流を選択的に前記出力回
   路に伝達する能動負荷とにより構成したことを特徴とす
   るクリップ回路。