JPH067377Y2 - 電流源装置 - Google Patents
電流源装置Info
- Publication number
- JPH067377Y2 JPH067377Y2 JP11448487U JP11448487U JPH067377Y2 JP H067377 Y2 JPH067377 Y2 JP H067377Y2 JP 11448487 U JP11448487 U JP 11448487U JP 11448487 U JP11448487 U JP 11448487U JP H067377 Y2 JPH067377 Y2 JP H067377Y2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- mirror circuit
- current mirror
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【考案の詳細な説明】 ［考案の目的］ （産業上の利用分野） この考案は所要の電流値を得ることのできる電流源装置
に関するものである。
に関するものである。
（従来の技術） 従来の電流源装置としては、第９図に示されるように、
カレントミラー回路10の入力側にコレクタが接続された
第１のトランジスタＱ２と出力側に抵抗Ｒ１を介してコ
レクタが接続された第２のトランジスタＱ１とを具備
し、外部にスタータが備えられたものが知られている。
トランジスタＱ２のベースとトランジスタＱ１のコレク
タとが接続され、トランジスタＱ２，Ｑ１のエミッタが
相互に接続されている。また、トランジスタＱ１のベー
スはカレントミラー回路10の出力側に接続されるととも
に、スタータを構成するトランジスタＱ５のベースに接
続されている。Ｑ４はスタータを構成するトランジスタ
であって、そのエミッタは抵抗Ｒ４を介して図示せぬ電
圧源に接続されるとともにトランジスタＱ５のコレクタ
に接続されている。また、トランジスタＱ４のベースは
カレントミラー回路10内のトランジスタのベースに接続
されるとともに、トランジスタＱ４のコレクタはカレン
トミラー回路10の出力側に接続されている。更に、トラ
ンジスタＱ５のエミッタはトランジスタＱ１，Ｑ２のエ
ミッタに接続されている。かかる構成の電流源装置によ
ると、動作の初期においてトランジスタＱ４，Ｑ５がオ
ン状態となって電流Ｉ１に対し影響を与えるものの、抵
抗Ｒ２間の電位差によって定常状態時にはトランジスタ
Ｑ４，Ｑ５がオフ状態となり、電流Ｉ１に影響を及ぼさ
なくなる。
カレントミラー回路10の入力側にコレクタが接続された
第１のトランジスタＱ２と出力側に抵抗Ｒ１を介してコ
レクタが接続された第２のトランジスタＱ１とを具備
し、外部にスタータが備えられたものが知られている。
トランジスタＱ２のベースとトランジスタＱ１のコレク
タとが接続され、トランジスタＱ２，Ｑ１のエミッタが
相互に接続されている。また、トランジスタＱ１のベー
スはカレントミラー回路10の出力側に接続されるととも
に、スタータを構成するトランジスタＱ５のベースに接
続されている。Ｑ４はスタータを構成するトランジスタ
であって、そのエミッタは抵抗Ｒ４を介して図示せぬ電
圧源に接続されるとともにトランジスタＱ５のコレクタ
に接続されている。また、トランジスタＱ４のベースは
カレントミラー回路10内のトランジスタのベースに接続
されるとともに、トランジスタＱ４のコレクタはカレン
トミラー回路10の出力側に接続されている。更に、トラ
ンジスタＱ５のエミッタはトランジスタＱ１，Ｑ２のエ
ミッタに接続されている。かかる構成の電流源装置によ
ると、動作の初期においてトランジスタＱ４，Ｑ５がオ
ン状態となって電流Ｉ１に対し影響を与えるものの、抵
抗Ｒ２間の電位差によって定常状態時にはトランジスタ
Ｑ４，Ｑ５がオフ状態となり、電流Ｉ１に影響を及ぼさ
なくなる。
ここで、ベース電流信号振幅、アーリー効果、スタータ
の影響が無いものとして、電流値の計算を行うと以下の
ようになる。尚、 ＢBE；ベースエミッタ間電圧 ＩＳ；ベースエミッタ間の逆方向飽和電流 ＶＴ；サーマルボルテージ Ｎ；エミッタ数 とする。まず、求める回路方程式は ＶBE(Q1)＝Ｒ１×Ｉ１＋ＶBE(Q2)…(1) 次に条件は、 Ｉ１＝Ｉ２ …(2) ＩS(Q2)＝Ｎ×ＩS(Q1)…(3) ＶBE(Q1)＝ＶＴｌｎ（Ｉ１／ＩS(Q1)）…(4) ＶBE(Q2)＝ＶＴｌｎ（Ｉ２／ＩS(Q2)）＝ＶＴｌｎ（Ｉ
２／Ｎ×ＩS(Q2)）…(5) である。ここで、(1)式に、(2)、(4)、(5)式を代入すれ
ば、 ＶＴｌｎ（Ｉ１／ＩS(Q1)）＝Ｒ１×Ｉ１＋ ＶＴｌｎ（Ｉ１／Ｎ×ＩS(Q1)） ＶＴ＝ＫＴ／ｑ＝26ｍＶ 27℃ Ｎ＝４、Ｒ１＝360Ωの時 なる。
の影響が無いものとして、電流値の計算を行うと以下の
ようになる。尚、 ＢBE；ベースエミッタ間電圧 ＩＳ；ベースエミッタ間の逆方向飽和電流 ＶＴ；サーマルボルテージ Ｎ；エミッタ数 とする。まず、求める回路方程式は ＶBE(Q1)＝Ｒ１×Ｉ１＋ＶBE(Q2)…(1) 次に条件は、 Ｉ１＝Ｉ２ …(2) ＩS(Q2)＝Ｎ×ＩS(Q1)…(3) ＶBE(Q1)＝ＶＴｌｎ（Ｉ１／ＩS(Q1)）…(4) ＶBE(Q2)＝ＶＴｌｎ（Ｉ２／ＩS(Q2)）＝ＶＴｌｎ（Ｉ
２／Ｎ×ＩS(Q2)）…(5) である。ここで、(1)式に、(2)、(4)、(5)式を代入すれ
ば、 ＶＴｌｎ（Ｉ１／ＩS(Q1)）＝Ｒ１×Ｉ１＋ ＶＴｌｎ（Ｉ１／Ｎ×ＩS(Q1)） ＶＴ＝ＫＴ／ｑ＝26ｍＶ 27℃ Ｎ＝４、Ｒ１＝360Ωの時 なる。
第10図には、第９図のトランジスタによるスタータに代
えて、抵抗Ｒ３を電圧源とカレントミラー回路10の出力
側との間に設けてカレントミラー回路10の出力に比して
無視し得る微小電流を流すスタータとしたものが示され
ている。この例の場合、カレントミラー回路10のベース
電流補償用として、カレントミラー回路10内の２つのト
ランジスタのベース間を抵抗Ｒ２で接続するようにして
いる。これによれば、抵抗Ｒ２の値によって電流のβ依
存性を制御することが可能である。
えて、抵抗Ｒ３を電圧源とカレントミラー回路10の出力
側との間に設けてカレントミラー回路10の出力に比して
無視し得る微小電流を流すスタータとしたものが示され
ている。この例の場合、カレントミラー回路10のベース
電流補償用として、カレントミラー回路10内の２つのト
ランジスタのベース間を抵抗Ｒ２で接続するようにして
いる。これによれば、抵抗Ｒ２の値によって電流のβ依
存性を制御することが可能である。
しかしながら、設定電流値は第９図に示した装置と同様
に、(6)式によって決定され、この式から明らかなよう
に電流はＲ１とＮだけによって決定されており、自由な
電流設計ができず、又特定パラメータ補正電流源にでき
ないという問題点があった。
に、(6)式によって決定され、この式から明らかなよう
に電流はＲ１とＮだけによって決定されており、自由な
電流設計ができず、又特定パラメータ補正電流源にでき
ないという問題点があった。
（考案が解決しようとする問題点） 上記のように従来の電流源装置によると、R1とＮだけに
よって一義的に電流が決定され、設計者が自由に電流を
コントロールせず補正したいパラメータによって電流値
を補正できないという問題点があった。本考案はこのよ
うな従来の電流源装置の問題点に鑑みなされたもので、
その目的は、Ｒ１，Ｎとは独立に電流を任意にコントロ
ールでき、しかも、コントロール電流に対して、比例関
係および反比例関係にある電流を供給することの可能な
電流源装置を提供することである。
よって一義的に電流が決定され、設計者が自由に電流を
コントロールせず補正したいパラメータによって電流値
を補正できないという問題点があった。本考案はこのよ
うな従来の電流源装置の問題点に鑑みなされたもので、
その目的は、Ｒ１，Ｎとは独立に電流を任意にコントロ
ールでき、しかも、コントロール電流に対して、比例関
係および反比例関係にある電流を供給することの可能な
電流源装置を提供することである。
［考案の構成］ （問題点を解決するための手段） 本考案では、カレントミラー回路と、 カレントミラー回路の入力側にコレクタが接続された第
１のトランジスタと、 第１のトランジスタのエミッタと相互接続されたエミッ
タと、カレントミラー回路の出力側に抵抗を介して接続
されると共に第１のトランジスタのベースと接続されて
いるコレクタと、カレントミラー回路の出力側に接続さ
れたベースとを有する第２のトランジスタと、 カレントミラー回路の出力側に接続されカレントミラー
回路の出力側から流出する電流の値に比して無視できぬ
値の電流を供給する第１の電流制御回路又はカレントミ
ラー回路の入力側に接続され前記カレントミラー回路の
入力側に流入する電流の値に比して無視できぬ値の電流
を供給する第２の電流制御回路の少なくとも一方を具備
することにより電流源装置を構成した。
１のトランジスタと、 第１のトランジスタのエミッタと相互接続されたエミッ
タと、カレントミラー回路の出力側に抵抗を介して接続
されると共に第１のトランジスタのベースと接続されて
いるコレクタと、カレントミラー回路の出力側に接続さ
れたベースとを有する第２のトランジスタと、 カレントミラー回路の出力側に接続されカレントミラー
回路の出力側から流出する電流の値に比して無視できぬ
値の電流を供給する第１の電流制御回路又はカレントミ
ラー回路の入力側に接続され前記カレントミラー回路の
入力側に流入する電流の値に比して無視できぬ値の電流
を供給する第２の電流制御回路の少なくとも一方を具備
することにより電流源装置を構成した。
（作用） 上記構成によると、第１、第２の電流制御回路の出力が
加算されて、カレントミラー回路の入出力に影響を及ぼ
し、結局、上記第１、第２の電流制御回路の出力に応じ
た電流を得ることができるようになる。そして、この第
１、第２の電流制御回路の出力を、補正したいパラメー
タに依存した電流とすると、安定的な電流を得ることが
できるのは明らかである。
加算されて、カレントミラー回路の入出力に影響を及ぼ
し、結局、上記第１、第２の電流制御回路の出力に応じ
た電流を得ることができるようになる。そして、この第
１、第２の電流制御回路の出力を、補正したいパラメー
タに依存した電流とすると、安定的な電流を得ることが
できるのは明らかである。
（実施例） 以下、図面を参照して本考案の実施例を説明する。第１
図は本考案の一実施例の構成図である。
図は本考案の一実施例の構成図である。
同図において、カレントミラー回路10は、第９図または
第10図のものと同一構成である。カレントミラー回路10
の入力側には第１のトランジスタＱ２のコレクタが接続
され、カレントミラー回路10の出力側には抵抗Ｒ１を介
して第２のトランジスタＱ１のコレクタが接続されてい
る。また、第２のトランジスタＱ１のベースはカレント
ミラー回路10の出力側に接続されている。第１のトラン
ジスタＱ２のベースと第２のトランジスタのコレクタと
が接続され、第１のトランジスタＱ２のエミッタと第２
のトランジスタＱ１のエミッタとが相互に接続されてい
る。また、カレントミラー回路10の出力側には、電流制
御回路である電流源ＩINが接続され、カレントミラー回
路10の出力に比して無視できぬ値の電流を常時供給して
いる。かかる電流源装置によると、カレントミラー回路
10の入力電流と出力電流とは等しく、電流源ＩINの出力
電流とカレントミラー回路10の出力電流とが加わって第
２のトランジスタＱ２のコレクタ電流となる関係がある
から、ベースコレクタ間が抵抗Ｒ１で接続されている第
２のトランジスタＱ１における抵抗Ｒ１の両端間の電圧
の上昇によりカレントミラー回路10の入力電流が減少す
ることになる。
第10図のものと同一構成である。カレントミラー回路10
の入力側には第１のトランジスタＱ２のコレクタが接続
され、カレントミラー回路10の出力側には抵抗Ｒ１を介
して第２のトランジスタＱ１のコレクタが接続されてい
る。また、第２のトランジスタＱ１のベースはカレント
ミラー回路10の出力側に接続されている。第１のトラン
ジスタＱ２のベースと第２のトランジスタのコレクタと
が接続され、第１のトランジスタＱ２のエミッタと第２
のトランジスタＱ１のエミッタとが相互に接続されてい
る。また、カレントミラー回路10の出力側には、電流制
御回路である電流源ＩINが接続され、カレントミラー回
路10の出力に比して無視できぬ値の電流を常時供給して
いる。かかる電流源装置によると、カレントミラー回路
10の入力電流と出力電流とは等しく、電流源ＩINの出力
電流とカレントミラー回路10の出力電流とが加わって第
２のトランジスタＱ２のコレクタ電流となる関係がある
から、ベースコレクタ間が抵抗Ｒ１で接続されている第
２のトランジスタＱ１における抵抗Ｒ１の両端間の電圧
の上昇によりカレントミラー回路10の入力電流が減少す
ることになる。
第２図は他の実施例であり、電流源ＩINがカレントミラ
ー回路10の入力側に接続されている。この電流源装置に
よると、カレントミラー回路10の入力電流と出力電流と
は等しく、電流源ＩINの出力電流とカレントミラー回路
10の入力電流とが加わって、カレントミラー回路10の出
力電流となり、これが増加することになる。
ー回路10の入力側に接続されている。この電流源装置に
よると、カレントミラー回路10の入力電流と出力電流と
は等しく、電流源ＩINの出力電流とカレントミラー回路
10の入力電流とが加わって、カレントミラー回路10の出
力電流となり、これが増加することになる。
第３図に、第１図の実施例を変形した実施例を示す。こ
の実施例では、カレントミラー回路10のトランジスタの
ベースとベースを接続したトランジスタＱ７のコレクタ
から出力電流ＩOUT2を得るようにし、第１のトランジス
タＱ２のベースとベースを接続したトランジスタＱ３の
コレクタから出力電流ＩOUT1得るようにし、第２のトラ
ンジスタＱ１のベースにベースを接続したトランジスタ
Ｑ８から出力電流ＩOUT3を得るようにしている。そし
て、トランジスタＱ２，Ｑ３はエミッタがＮ＝４のもの
を用いる。
の実施例では、カレントミラー回路10のトランジスタの
ベースとベースを接続したトランジスタＱ７のコレクタ
から出力電流ＩOUT2を得るようにし、第１のトランジス
タＱ２のベースとベースを接続したトランジスタＱ３の
コレクタから出力電流ＩOUT1得るようにし、第２のトラ
ンジスタＱ１のベースにベースを接続したトランジスタ
Ｑ８から出力電流ＩOUT3を得るようにしている。そし
て、トランジスタＱ２，Ｑ３はエミッタがＮ＝４のもの
を用いる。
上記の電流源装置における電流値を以下に計算する。こ
こでは、ベース電流は無視し、各符号は、第９図で用い
たのと同じ定義とする。
こでは、ベース電流は無視し、各符号は、第９図で用い
たのと同じ定義とする。
先ず、回路方程式を求めると、 ＶBE(Q1)＝Ｒ１×Ｉ１＋ＶBE(Q2)…(7) となる。そして、条件は、 とすれば、 ＶBE(Q1)＝ＶＴｌｎ（Ｉ１／ＩS(Q1)）…(11) ＶBE(Q2)＝ＶＴｌｎ（Ｉ２／ＩS(Q2)）＝ＶＴｌｎ（Ｉ
２／Ｎ×ＩS(Q1)）…(12) 以上の各式より、 となる。この(13),(14)式を用いて、Ｉ２、Ｉ12を具体
的に求めた値によるグラフを第４図に示す。この第４図
から明らかな如く、電流Ｉ２（＝ＩOUT1＝ＩＩOUT2）は
コントロール電流Ｉ12が減少（増加）すると増加（減
少）する。また、ＩOUT3＝Ｉ１＝Ｉ1＋Ｉ12であるか
ら、コントロール電流Ｉ12に比例した電流ＩOUT3が得ら
れる。
２／Ｎ×ＩS(Q1)）…(12) 以上の各式より、 となる。この(13),(14)式を用いて、Ｉ２、Ｉ12を具体
的に求めた値によるグラフを第４図に示す。この第４図
から明らかな如く、電流Ｉ２（＝ＩOUT1＝ＩＩOUT2）は
コントロール電流Ｉ12が減少（増加）すると増加（減
少）する。また、ＩOUT3＝Ｉ１＝Ｉ1＋Ｉ12であるか
ら、コントロール電流Ｉ12に比例した電流ＩOUT3が得ら
れる。
第５図乃至第８図は本考案の他の一実施例であって、第
５図に示されるものは、トランジスタＱ８，Ｑ９からな
るカレントミラー回路に抵抗Ｒ３を介して電圧ＶINを抵
抗Ｒ４で電流に変え、この電流をコントロール電流とす
るものである。この実施例によれば、トランジスタＱ
８，Ｑ９から成るカレントミラー回路が電流制御回路と
なり、入力電圧ＶINによって電流源装置の電流値を制御
可能となる。
５図に示されるものは、トランジスタＱ８，Ｑ９からな
るカレントミラー回路に抵抗Ｒ３を介して電圧ＶINを抵
抗Ｒ４で電流に変え、この電流をコントロール電流とす
るものである。この実施例によれば、トランジスタＱ
８，Ｑ９から成るカレントミラー回路が電流制御回路と
なり、入力電圧ＶINによって電流源装置の電流値を制御
可能となる。
第６図はオペアンプ20によって電圧ＶINを電流に変換し
て、コントロール電流として用いるものである。この実
施例によれば、オペアンプ20が電流制御回路となり、入
力電圧ＶINによって電流源装置の電流値を制御可能とな
る。
て、コントロール電流として用いるものである。この実
施例によれば、オペアンプ20が電流制御回路となり、入
力電圧ＶINによって電流源装置の電流値を制御可能とな
る。
第７図はベースに電圧を与えられているトランジスタＱ
10のエミッタに抵抗Ｒ４を介して電圧ＶINを与え、この
コレクタをカレントミラー回路10の入力側に接続し、入
力電圧ＶINによる電流をカレントミラー回路10の入力側
の電流を加えたものである。この実施例によれば、トラ
ンジスタＱ10が電流制御回路となり、入力電圧ＶINによ
って電流源装置の電流を制御可能である。
10のエミッタに抵抗Ｒ４を介して電圧ＶINを与え、この
コレクタをカレントミラー回路10の入力側に接続し、入
力電圧ＶINによる電流をカレントミラー回路10の入力側
の電流を加えたものである。この実施例によれば、トラ
ンジスタＱ10が電流制御回路となり、入力電圧ＶINによ
って電流源装置の電流を制御可能である。
第８図の実施例は、第５図の実施例の各トランジスタの
エミッタにエミッタ抵抗を接続したものである。この実
施例では、カレントミラー回路10及びその出力取出用の
トランジスタに接続されている抵抗の比によって決定さ
れる電流ＩOUT2を得ることができ、コントロール電流に
対する関係では第３図の実施例と同様な電流ＩOUT2を得
る回路となっている。一方、第１、第２のトランジスタ
Ｑ２，Ｑ１及び出力取出用のトランジスタにおいては、
エミッタ抵抗によって第１、第２のトランジスタＱ２，
Ｑ１のコレクタ電流が増減し第３図の場合のコレクタ電
流とは異なり、対応する電流ＩOUT1、ＩOUT3を取出し得
る。
エミッタにエミッタ抵抗を接続したものである。この実
施例では、カレントミラー回路10及びその出力取出用の
トランジスタに接続されている抵抗の比によって決定さ
れる電流ＩOUT2を得ることができ、コントロール電流に
対する関係では第３図の実施例と同様な電流ＩOUT2を得
る回路となっている。一方、第１、第２のトランジスタ
Ｑ２，Ｑ１及び出力取出用のトランジスタにおいては、
エミッタ抵抗によって第１、第２のトランジスタＱ２，
Ｑ１のコレクタ電流が増減し第３図の場合のコレクタ電
流とは異なり、対応する電流ＩOUT1、ＩOUT3を取出し得
る。
［考案の効果］ 以上説明したように本考案によれば、電流制御回路によ
って、カレントミラー回路の入力側、出力側にコントロ
ール信号を流し、このコントロール電流に応じて増減す
る電流を得ることができる。
って、カレントミラー回路の入力側、出力側にコントロ
ール信号を流し、このコントロール電流に応じて増減す
る電流を得ることができる。
従って、コントロール電流として補正したいパラメータ
に依存する電流を用いることによって、そのパラメータ
依存性が正か負かに係りなく、所要の電流を安定的に得
ることができる。
に依存する電流を用いることによって、そのパラメータ
依存性が正か負かに係りなく、所要の電流を安定的に得
ることができる。
第１図乃至第３図及び第５図乃至第８図は夫々本考案の
実施例に係る電流源装置の回路図、第４図は得られる電
流とコントロール電流の関係図、第９図、第10図は従来
の電流源装置の回路図である。 10……カレントミラー回路 20……オペアンプ、Ｑ１……第２のトランジスタ Ｑ２……第１のトランジスタ Ｑ３〜Ｑ10……トランジスタ ＩIN……電流源
実施例に係る電流源装置の回路図、第４図は得られる電
流とコントロール電流の関係図、第９図、第10図は従来
の電流源装置の回路図である。 10……カレントミラー回路 20……オペアンプ、Ｑ１……第２のトランジスタ Ｑ２……第１のトランジスタ Ｑ３〜Ｑ10……トランジスタ ＩIN……電流源
Claims (1)
- 【請求項１】カレントミラー回路と、 前記カレントミラー回路の入力側にコレクタが接続され
た第１のトランジスタと、 前記第１のトランジスタのエミッタと相互接続されたエ
ミッタと、前記カレントミラー回路の出力側に抵抗を介
して接続されると共に前記第１のトランジスタのベース
と接続されているコレクタと、前記カレントミラー回路
の出力側に接続されたベースとを有する第２のトランジ
スタと、 前記カレントミラー回路の出力側に接続され前記カレン
トミラー回路の出力側から流出する電流の値に比して無
視できぬ値の電流を供給する第１の電流制御回路又は前
記カレントミラー回路の入力側に接続され前記カレント
ミラー回路の入力側に流入する電流の値に比して無視で
きぬ値の電流を供給する第２の電流制御回路の少なくと
も一方を具備したことを特徴とする電流源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11448487U JPH067377Y2 (ja) | 1987-07-28 | 1987-07-28 | 電流源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11448487U JPH067377Y2 (ja) | 1987-07-28 | 1987-07-28 | 電流源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6421418U JPS6421418U (ja) | 1989-02-02 |
| JPH067377Y2 true JPH067377Y2 (ja) | 1994-02-23 |
Family
ID=31355275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11448487U Expired - Lifetime JPH067377Y2 (ja) | 1987-07-28 | 1987-07-28 | 電流源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH067377Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2680688B2 (ja) * | 1989-07-11 | 1997-11-19 | 三洋電機株式会社 | 温度補償回路及びそれを備えた印字装置 |
| JP4536528B2 (ja) * | 2004-01-23 | 2010-09-01 | パナソニック株式会社 | 差動用低雑音バイアス回路及び差動信号処理装置 |
-
1987
- 1987-07-28 JP JP11448487U patent/JPH067377Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6421418U (ja) | 1989-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6142965B2 (ja) | ||
| JPH067377Y2 (ja) | 電流源装置 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP3461276B2 (ja) | 電流供給回路およびバイアス電圧回路 | |
| JPS6154286B2 (ja) | ||
| JPH04189007A (ja) | 差動アンプ回路 | |
| JP2729071B2 (ja) | 定電流回路 | |
| JPH067378Y2 (ja) | カレントミラ−回路 | |
| JPS6214712Y2 (ja) | ||
| JPH0434567Y2 (ja) | ||
| JPH0624298B2 (ja) | 電流増幅回路 | |
| JP2609749B2 (ja) | 電流供給回路 | |
| JPH0145766B2 (ja) | ||
| JPH0680997B2 (ja) | 掛算回路 | |
| JP2550830Y2 (ja) | 演算増幅回路 | |
| JPH066607Y2 (ja) | 利得制御回路 | |
| JPS593608Y2 (ja) | 差動増幅器 | |
| JPS6143295Y2 (ja) | ||
| JPS6223164Y2 (ja) | ||
| JP2579932B2 (ja) | ヒステリシスコンパレ−タ | |
| JPS6036896Y2 (ja) | 電力増幅回路 | |
| JPH021608Y2 (ja) | ||
| JPH0744410B2 (ja) | 利得制御回路 | |
| JPS6216015Y2 (ja) | ||
| JPS6325769Y2 (ja) |