JPH02159117A - 電流スイッチ回路 - Google Patents
電流スイッチ回路Info
- Publication number
- JPH02159117A JPH02159117A JP63313427A JP31342788A JPH02159117A JP H02159117 A JPH02159117 A JP H02159117A JP 63313427 A JP63313427 A JP 63313427A JP 31342788 A JP31342788 A JP 31342788A JP H02159117 A JPH02159117 A JP H02159117A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- current
- constant current
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 abstract description 7
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 102000016550 Complement Factor H Human genes 0.000 description 1
- 108010053085 Complement Factor H Proteins 0.000 description 1
- 240000001980 Cucurbita pepo Species 0.000 description 1
- 235000009852 Cucurbita pepo Nutrition 0.000 description 1
- 101150064138 MAP1 gene Proteins 0.000 description 1
- 240000000982 Malva neglecta Species 0.000 description 1
- 235000000060 Malva neglecta Nutrition 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- BTCSSZJGUNDROE-UHFFFAOYSA-N gamma-aminobutyric acid Chemical compound NCCCC(O)=O BTCSSZJGUNDROE-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は高速度の電流スイッチ回路に関するものである
。
。
従来の技術
従来、この種の電流スイッチ回路は、第7図に示すよう
な構成であった。第7図において、一対をなすトランジ
スタ回路1の第1のトランジスタQ1のベースには一定
電圧が印加され、第2のトランジスタQ2のベースには
第3のトランジスタQ3から抵抗R2全通して駆動信号
が印加され、そして、トランジスタQ1.Q2のエミッ
タは共通に接続されるとともに、トランジスタQ4.抵
抗R1,一定電圧源から成る第1の定電流回路2に接続
され、第1のトランジスタQ1のコレクタから出力電流
1 outをとりだしている。
な構成であった。第7図において、一対をなすトランジ
スタ回路1の第1のトランジスタQ1のベースには一定
電圧が印加され、第2のトランジスタQ2のベースには
第3のトランジスタQ3から抵抗R2全通して駆動信号
が印加され、そして、トランジスタQ1.Q2のエミッ
タは共通に接続されるとともに、トランジスタQ4.抵
抗R1,一定電圧源から成る第1の定電流回路2に接続
され、第1のトランジスタQ1のコレクタから出力電流
1 outをとりだしている。
以下にその動作について説明する。第1の定電流回路で
発生した電流は、一対をなすトランジスタQ1.Q2の
うちトランジスタQ1がONの時のみ電流出力端子I
outに出力される。第7図の従来例の場合、入力Wi
nがLowO時第2のトランジスタQ2はOFF、第1
のトランジスタQ2はONとなり、定電流が出力される
。
発生した電流は、一対をなすトランジスタQ1.Q2の
うちトランジスタQ1がONの時のみ電流出力端子I
outに出力される。第7図の従来例の場合、入力Wi
nがLowO時第2のトランジスタQ2はOFF、第1
のトランジスタQ2はONとなり、定電流が出力される
。
このような従来回路では、?l!流出力をスイッチする
トランジスタQ1の電流増幅率hfeの変化によりその
出力は変化する。これは、D/ムコンパータのような精
度の高い電流をスイッチする時は無視できなくなるなど
大きな欠点を持っていた。
トランジスタQ1の電流増幅率hfeの変化によりその
出力は変化する。これは、D/ムコンパータのような精
度の高い電流をスイッチする時は無視できなくなるなど
大きな欠点を持っていた。
発明が解決しようとする課題
本発明は、このような問題点を解決するもので。
高速でかつトランジスタ特性の影響を受ない安定な電流
スイッチ回路を実現することを目的とするものである。
スイッチ回路を実現することを目的とするものである。
課題を解決するだめの手段
この問題点を解決するために本発明は、定電流源をスイ
ッチングするトランジスタの一方についてはベースとコ
レクタを共通に接続したダイオード構成として出力電流
を取り出し、他方のトランジスタに駆動信号を印加する
ようにしたものである。
ッチングするトランジスタの一方についてはベースとコ
レクタを共通に接続したダイオード構成として出力電流
を取り出し、他方のトランジスタに駆動信号を印加する
ようにしたものである。
作用
この構成により、高速でトランジスタ特性の影響を受け
ない電流スイッチ回路とすることができる。
ない電流スイッチ回路とすることができる。
実施例
第1図は本発明の一実施例による電流スイッチ回路の構
成を示す図で、ベースとコレクタが接続された第1のト
ランジスタQ11と、第1のトランジスタQ11と一対
をなす第2のトランジスタQ12でトランジスタ回路1
1を構成している。
成を示す図で、ベースとコレクタが接続された第1のト
ランジスタQ11と、第1のトランジスタQ11と一対
をなす第2のトランジスタQ12でトランジスタ回路1
1を構成している。
トランジスタ回路11を構成する2つのトランジスタQ
1i、Q12のエミフタは共通に接続されて、トランジ
スタQ4.電圧源Vre f 、抵抗R1より構成され
る第1の定電流回路2に接続され、第2のトランジスタ
Q12のベースには、第3のトランジスタQ3による駆
動信号が抵抗R2を介して印加されている。第1の定電
流回路2で発生した定電流は、トランジスタ回路1を構
成する第1のトランジスタQ11のコレクタから電流出
力端子xoutより取り出す。第1図の実施例では。
1i、Q12のエミフタは共通に接続されて、トランジ
スタQ4.電圧源Vre f 、抵抗R1より構成され
る第1の定電流回路2に接続され、第2のトランジスタ
Q12のベースには、第3のトランジスタQ3による駆
動信号が抵抗R2を介して印加されている。第1の定電
流回路2で発生した定電流は、トランジスタ回路1を構
成する第1のトランジスタQ11のコレクタから電流出
力端子xoutより取り出す。第1図の実施例では。
駆動信号は入力信号端子Winの信号でトランジスタQ
3.抵抗R2を介してトランジスタQ12に印加される
。
3.抵抗R2を介してトランジスタQ12に印加される
。
トランジスタ回路11の2つのトランジスタQ11.Q
12のスイッチ動作を確実にするため。
12のスイッチ動作を確実にするため。
バイアス電圧v2及び抵抗R3が接続されている。
次に第1図に示すスイッチ回路の精度について説明する
。トランジスタ回路11の第2のトランジスタQ12が
offの時、第1のトランジスタQ11はonとなり、
第1の定電流回路2で発生させた定電流は瀉1のトラン
ジスタQ11より電流出力端子routに出力される。
。トランジスタ回路11の第2のトランジスタQ12が
offの時、第1のトランジスタQ11はonとなり、
第1の定電流回路2で発生させた定電流は瀉1のトラン
ジスタQ11より電流出力端子routに出力される。
本発明のスイッチ回路では第1のトランジスタq11の
コレクタとベースは接続されており、ダイオード動作す
る。
コレクタとベースは接続されており、ダイオード動作す
る。
従って出力電流Ioutは、第1の定電流回路2で発生
した電流値と完全に一致する。第7図に示した従来の回
路の場合、第1のトランジスタQ11は通常のトランジ
スタ動作であり、トランジスタ特性、特に電流増幅率I
f’θの変化が出力電流の精度に直接影響する。今、1
m人の電流をスイッチする場合について、電流増幅率H
fa変化の影響を説明する。電流増幅率Hfa=100
のトランジスタを第7図に示す従来の回路でスイッチし
、そのHfeが僅か1%変化したとすると、出力電流1
ou tの変化△l0utは次式で示され、る。
した電流値と完全に一致する。第7図に示した従来の回
路の場合、第1のトランジスタQ11は通常のトランジ
スタ動作であり、トランジスタ特性、特に電流増幅率I
f’θの変化が出力電流の精度に直接影響する。今、1
m人の電流をスイッチする場合について、電流増幅率H
fa変化の影響を説明する。電流増幅率Hfa=100
のトランジスタを第7図に示す従来の回路でスイッチし
、そのHfeが僅か1%変化したとすると、出力電流1
ou tの変化△l0utは次式で示され、る。
△Iout=(1mA、4If’e )x△Hfa==
(jmム、/IC0)X O,01:1/1drnム一
方、電流の精度を14ビツトD/ムコンパータ精変とす
ると、求められる電流精度は1LSB精度= 1/21
4=1/1a3s+m人となり、上で算出した電流増幅
率Hrθの変化に伴う精度変動よりも醸しい値となって
いる。第1図に示す本発明の実施例では、第1のトラン
ジスタQ11がダイオード動作となるため、電流増幅率
Ireの変化の影響を全く受けず、第1の定電流回路2
の定電流をそのまま電流出力端子Ioutに出力する。
(jmム、/IC0)X O,01:1/1drnム一
方、電流の精度を14ビツトD/ムコンパータ精変とす
ると、求められる電流精度は1LSB精度= 1/21
4=1/1a3s+m人となり、上で算出した電流増幅
率Hrθの変化に伴う精度変動よりも醸しい値となって
いる。第1図に示す本発明の実施例では、第1のトラン
ジスタQ11がダイオード動作となるため、電流増幅率
Ireの変化の影響を全く受けず、第1の定電流回路2
の定電流をそのまま電流出力端子Ioutに出力する。
本発明の他の実施例について第2図により説明する。第
2図の実施例では、第3のトランジス、りQ3からの駆
動信号が第2のトランジスタQ12のベースに接続され
、かつ第2のトランジスタQ12のベースには第2の定
電流回路3が接続されている。スイッチ動作を高速化す
るため第2のトランジスタQ12のベース蓄積電荷を急
速に放電することが必要である。第2図の実施例では、
この急速放電を第2の定電流回路3の電流で実施するよ
うにしたものである。
2図の実施例では、第3のトランジス、りQ3からの駆
動信号が第2のトランジスタQ12のベースに接続され
、かつ第2のトランジスタQ12のベースには第2の定
電流回路3が接続されている。スイッチ動作を高速化す
るため第2のトランジスタQ12のベース蓄積電荷を急
速に放電することが必要である。第2図の実施例では、
この急速放電を第2の定電流回路3の電流で実施するよ
うにしたものである。
本発明のスイッチ回路を応用した他の実施例を第3図に
より説明する。第3図の実施例では、複数個の電流スイ
ッチ回路の第1の定電流回路の電流値に1 :1/2:
1/4:1/8・・・・・・のように重みを付け、それ
ぞれの出力電流を加算することにより、D/Aコンバー
タを構成した電流スイッチに関するものである。各ビッ
トに相当するディジタル信号はそれぞれの入力端子マ1
n−1,マ1n−2゜マ1n−s・・・・・・に印加さ
れる。各ビットに対応する出力電流はダイオード接続さ
れた第1のトランジスタQ11−1 、Qll−2,Q
ll−3、・・・・・・より出力される。一方、各ビッ
トの出力電流値は。
より説明する。第3図の実施例では、複数個の電流スイ
ッチ回路の第1の定電流回路の電流値に1 :1/2:
1/4:1/8・・・・・・のように重みを付け、それ
ぞれの出力電流を加算することにより、D/Aコンバー
タを構成した電流スイッチに関するものである。各ビッ
トに相当するディジタル信号はそれぞれの入力端子マ1
n−1,マ1n−2゜マ1n−s・・・・・・に印加さ
れる。各ビットに対応する出力電流はダイオード接続さ
れた第1のトランジスタQ11−1 、Qll−2,Q
ll−3、・・・・・・より出力される。一方、各ビッ
トの出力電流値は。
第1の定電流回路を構成する抵抗R1−1,R1−2R
1−3・・・・・・の比により1:1/2:1/4:1
/8・・・・・・のようにその電流値に重みを付けてお
く。また複数個の電流スイッチ回路の出力は共通に電流
出力端子l0utに接続することにより、かくビットの
出力電流は加算されて出力される。これにより、第3図
のスイッチ回路は精度の高いD/ムコンバータとして動
作する。
1−3・・・・・・の比により1:1/2:1/4:1
/8・・・・・・のようにその電流値に重みを付けてお
く。また複数個の電流スイッチ回路の出力は共通に電流
出力端子l0utに接続することにより、かくビットの
出力電流は加算されて出力される。これにより、第3図
のスイッチ回路は精度の高いD/ムコンバータとして動
作する。
また、第4図のように、D/Aコンバータ4の出力に入
力アナログ信号を抵抗を通して接続してコンパレータ5
の入力とし、このコンパレータ5の出力を逐次近似レジ
スタ6の入力とし、さらにこのレジスタ出力をD/ムコ
ンバータ入力として接続することにより、逐次比較形A
/Dコンバータとなる。本発明の電流スイッチ回路を用
いたA/Dコンバータもまた。トランジスタ特性の影響
を受けない安定で高精度な特性を実現することができる
。
力アナログ信号を抵抗を通して接続してコンパレータ5
の入力とし、このコンパレータ5の出力を逐次近似レジ
スタ6の入力とし、さらにこのレジスタ出力をD/ムコ
ンバータ入力として接続することにより、逐次比較形A
/Dコンバータとなる。本発明の電流スイッチ回路を用
いたA/Dコンバータもまた。トランジスタ特性の影響
を受けない安定で高精度な特性を実現することができる
。
次に本発明の他の実施例について第6図によりりQll
、Q12のエミッタは共通に接続されて第1の定電流回
路2に接続されているが、その第1の定電流回路12を
構成するトランジスタQ4の周辺には浮遊容量、Cc−
b、Cc−s等が存在スル。一方、トランジスタ回路1
1の共通エミッタ部分は、入力信号マ1nに応じてパル
ス動作している。このパルス動作成分は浮遊容量Cc−
sの影響でトランジスタQ4のコレクタに振動波を発生
させ、さらに浮遊容11cc−bでトランジスタQ4の
ベースに印加され、結果として電流出力l0utにも振
動波が出力される。不要な振動波を出力させないために
は、トランジスタ回路1の共通エミッタ部分の振動部分
をできるだけ小さくすればよい。第6図はこのような目
的を実現するもので、第2の定電流回路の電流値を、連
続または段階的に切り替えるようにした電流スイッチ回
路を構成している。
、Q12のエミッタは共通に接続されて第1の定電流回
路2に接続されているが、その第1の定電流回路12を
構成するトランジスタQ4の周辺には浮遊容量、Cc−
b、Cc−s等が存在スル。一方、トランジスタ回路1
1の共通エミッタ部分は、入力信号マ1nに応じてパル
ス動作している。このパルス動作成分は浮遊容量Cc−
sの影響でトランジスタQ4のコレクタに振動波を発生
させ、さらに浮遊容11cc−bでトランジスタQ4の
ベースに印加され、結果として電流出力l0utにも振
動波が出力される。不要な振動波を出力させないために
は、トランジスタ回路1の共通エミッタ部分の振動部分
をできるだけ小さくすればよい。第6図はこのような目
的を実現するもので、第2の定電流回路の電流値を、連
続または段階的に切り替えるようにした電流スイッチ回
路を構成している。
複数個のトランジスタ回路の共通エミッタ部分の信号マ
ロー1.マe−2,・・・・・・のパルス振動分を小さ
くするには、入カマinの振幅は一定であり。
ロー1.マe−2,・・・・・・のパルス振動分を小さ
くするには、入カマinの振幅は一定であり。
第2のトランジスタQ12のベースに駆動信号を伝える
抵抗R2−1、R2−2、R2−3・・・・・・を大き
くするか、第2の定電流回路の電流値を大きくすること
により達成できる。このようなスイッチ回路を構成する
とき、高速動作を主目的とするときは、これらの抵抗R
2を最初から大きくしたり。
抵抗R2−1、R2−2、R2−3・・・・・・を大き
くするか、第2の定電流回路の電流値を大きくすること
により達成できる。このようなスイッチ回路を構成する
とき、高速動作を主目的とするときは、これらの抵抗R
2を最初から大きくしたり。
第2の定電流回路の電流値を大きくすることになるが、
結果として入力信号マ1n−1,Win−2゜・・・・
・・の入力信号振幅があまり小さくなると、その動作が
保証できなくなってくる。そこで、第6図の例では、第
6図aに示すように、第2の定電流回路の電流値を、I
b、Icと二段階に切り替えるようになっている。入力
信号Winに対して、第2の定電流回路の電流をIn
、Icと切り替えたときの共通エミッタ部分信号振幅を
第6図すに示す。
結果として入力信号マ1n−1,Win−2゜・・・・
・・の入力信号振幅があまり小さくなると、その動作が
保証できなくなってくる。そこで、第6図の例では、第
6図aに示すように、第2の定電流回路の電流値を、I
b、Icと二段階に切り替えるようになっている。入力
信号Winに対して、第2の定電流回路の電流をIn
、Icと切り替えたときの共通エミッタ部分信号振幅を
第6図すに示す。
発明の効果
以上のように本発明によれば、トランジスタ回路を構成
する2つのトランジスタの一方をダイオード接続し、2
つのトランジスタのエミッタを共通に接続して第1の定
電流回路に接続し、ダイオ−ド接続されたトランジスタ
のコレクタかう出力電流を取り出すようにし、また、第
3のトランジスタカラの駆動信号を第2のトランジスタ
のペースに接続し、かつ第2のトランジスタのベースに
は第2の定電流回路を接続することにより、トランジス
タ特性、特にhfeの影響を受けない安定で、高精度な
電流スイッチ回路を構成することができる。またこのよ
うなスイッチ回路を応用することにより、安定で高精度
なり/ムコンパータや。
する2つのトランジスタの一方をダイオード接続し、2
つのトランジスタのエミッタを共通に接続して第1の定
電流回路に接続し、ダイオ−ド接続されたトランジスタ
のコレクタかう出力電流を取り出すようにし、また、第
3のトランジスタカラの駆動信号を第2のトランジスタ
のペースに接続し、かつ第2のトランジスタのベースに
は第2の定電流回路を接続することにより、トランジス
タ特性、特にhfeの影響を受けない安定で、高精度な
電流スイッチ回路を構成することができる。またこのよ
うなスイッチ回路を応用することにより、安定で高精度
なり/ムコンパータや。
ム/Dコンバータが構成できる。さらには、第2の定電
流回路の電流値を連続または段階的に切り替えて動作さ
せることにより、高速動作と、広い入力信号振幅動作と
を切り替えて動作させることが可能となる。
流回路の電流値を連続または段階的に切り替えて動作さ
せることにより、高速動作と、広い入力信号振幅動作と
を切り替えて動作させることが可能となる。
第1図〜第6図はそれぞれ1本発明の実施例による電流
スイッチ回路を説明するための回路図。 第6図a、bは同じく本発明の実施例を示す回路図及び
要部波形図、第7図は従来の回路の構成を示す回路図で
ある。 Qll・・・・・・第1のトランジスタ、Q12・・・
・・・第2のトランジスタ、Q3・・・・・・第3トラ
ンジスタ。 11・・・・・・トランジスタ回路、2.12・・・・
・・第1の定電流回路、3・・・・・・第2の定電流回
路。 代理人の氏名 弁理士 粟 野 重 孝 ほか1名ド
エ 斧に瓢 区 ◇− 第 図 第 図 第 図 [(L) 第 図 第 図
スイッチ回路を説明するための回路図。 第6図a、bは同じく本発明の実施例を示す回路図及び
要部波形図、第7図は従来の回路の構成を示す回路図で
ある。 Qll・・・・・・第1のトランジスタ、Q12・・・
・・・第2のトランジスタ、Q3・・・・・・第3トラ
ンジスタ。 11・・・・・・トランジスタ回路、2.12・・・・
・・第1の定電流回路、3・・・・・・第2の定電流回
路。 代理人の氏名 弁理士 粟 野 重 孝 ほか1名ド
エ 斧に瓢 区 ◇− 第 図 第 図 第 図 [(L) 第 図 第 図
Claims (4)
- (1)ベースとコレクタが接続された第1のトランジス
タのエミッタと、この第1のトランジスタと一対をなす
第2のトランジスタのエミッタとを共通に接続して第1
の定電流回路に接続し、第2のトランジスタのベースに
は駆動信号を印加し、第1のトランジスタのコレクタか
ら出力電流を取り出すように構成した電流スイッチ回路
。 - (2)第3のトランジスタからの駆動信号が第2のトラ
ンジスタのベースに入力され、かつ第2のトランジスタ
のベースには第2の定電流回路を接続した請求項1記載
の電流スイッチ回路。 - (3)複数個の電流スイッチ回路の第1の定電流回路の
電流値に重みを付け、それぞれの出力電流を加算するこ
とにより、D/Aコンバータを構成した請求項1記載の
電流スイッチ回路。 - (4)第2の定電流回路の電流値を切り替えるように構
成した請求項2記載の電流スイッチ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63313427A JP2841401B2 (ja) | 1988-12-12 | 1988-12-12 | 電流スイッチ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63313427A JP2841401B2 (ja) | 1988-12-12 | 1988-12-12 | 電流スイッチ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02159117A true JPH02159117A (ja) | 1990-06-19 |
JP2841401B2 JP2841401B2 (ja) | 1998-12-24 |
Family
ID=18041167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63313427A Expired - Fee Related JP2841401B2 (ja) | 1988-12-12 | 1988-12-12 | 電流スイッチ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2841401B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63257326A (ja) * | 1987-04-15 | 1988-10-25 | Hitachi Ltd | スイツチ回路 |
-
1988
- 1988-12-12 JP JP63313427A patent/JP2841401B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63257326A (ja) * | 1987-04-15 | 1988-10-25 | Hitachi Ltd | スイツチ回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2841401B2 (ja) | 1998-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5432476A (en) | Differential to single-ended converter | |
US6104226A (en) | Circuit configuration for digitally setting analog parameters | |
US4563669A (en) | Integrated digital/analog converter | |
JPH02159117A (ja) | 電流スイッチ回路 | |
JPH0573292B2 (ja) | ||
US4435656A (en) | Phase inverter circuit | |
JPS62190923A (ja) | レベル変換回路 | |
WO1995006977A1 (en) | Active impedance termination | |
US20030169791A1 (en) | High-speed laser driver including wave-shaping circuits | |
JP2908123B2 (ja) | 半導体装置 | |
US6087876A (en) | Time delay generator and method | |
JP3148061B2 (ja) | ダイナミックヒス内蔵コンパレータ回路 | |
JP2971613B2 (ja) | コンパレータ回路 | |
JP3077815B2 (ja) | パルス信号発生回路 | |
JPH0522148A (ja) | 定電流スイツチ回路及びこれを用いたデイジタル/アナログ変換回路 | |
JPS615626A (ja) | 半導体集積回路 | |
JP2768014B2 (ja) | 三電圧出力回路 | |
JPH0529938A (ja) | 制御装置 | |
JPH02309720A (ja) | カレントミラー回路 | |
JPH0514175A (ja) | 差動型電圧レベルシフト装置 | |
JPS58181311A (ja) | 基準電位発生回路 | |
JPH01284121A (ja) | ディジタル・アナログ変換回路 | |
JPS61137359A (ja) | 保護回路を備えた半導体装置 | |
JPS63177213A (ja) | 定電流回路 | |
JPH033521A (ja) | プログラマブル電流源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |