JPH0529938A - 制御装置 - Google Patents
制御装置Info
- Publication number
- JPH0529938A JPH0529938A JP3203501A JP20350191A JPH0529938A JP H0529938 A JPH0529938 A JP H0529938A JP 3203501 A JP3203501 A JP 3203501A JP 20350191 A JP20350191 A JP 20350191A JP H0529938 A JPH0529938 A JP H0529938A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- output
- signal
- circuit
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
- H03M1/108—Converters having special provisions for facilitating access for testing purposes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
- H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
Abstract
(57)【要約】
【目的】本発明は、制御装置において、制御装置に内蔵
されている複数個のデイジタル／アナログ変換回路個々
の動作精度を測定する。 【構成】複数個のデイジタル／アナログ変換手段のうち
所定のデイジタル／アナログ変換手段のみを動作させる
場合、当該所定のデイジタル／アナログ変換手段に対応
する出力切換手段のみを閉状態にすると共に、他のデイ
ジタル／アナログ変換手段に対応する出力切換手段を開
状態にし、所定のデイジタル／アナログ変換手段からの
出力信号のみを出力させることにより、一段と容易に個
々の動作精度を測定することができる。
されている複数個のデイジタル／アナログ変換回路個々
の動作精度を測定する。 【構成】複数個のデイジタル／アナログ変換手段のうち
所定のデイジタル／アナログ変換手段のみを動作させる
場合、当該所定のデイジタル／アナログ変換手段に対応
する出力切換手段のみを閉状態にすると共に、他のデイ
ジタル／アナログ変換手段に対応する出力切換手段を開
状態にし、所定のデイジタル／アナログ変換手段からの
出力信号のみを出力させることにより、一段と容易に個
々の動作精度を測定することができる。
Description
【０００１】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段（図１） 作用（図３及び図４） 実施例（図１〜図６） 発明の効果
【０００２】
【産業上の利用分野】本発明は、制御装置に関し、例え
ば複数個のデイジタル／アナログ変換回路を内蔵する集
積回路（ＩＣ）に適用して好適なものである。
ば複数個のデイジタル／アナログ変換回路を内蔵する集
積回路（ＩＣ）に適用して好適なものである。
【０００３】
【従来の技術】従来、２つのＩＣ間をシリアルクロツク
ＳＣＬ及びシリアルデータＳＤＡの２本の信号線でなる
バスラインで接続し、一方のＩＣから他方のＩＣにシリ
アルデータＳＤＡを出力するものが提案されている。こ
こでシリアルデータＳＤＡを入力したＩＣは内蔵するデ
イジタル／アナログ変換回路によつてこのシリアルデー
タを各種のアナログ制御信号に変換し、周辺機器に出力
するようになされている。
ＳＣＬ及びシリアルデータＳＤＡの２本の信号線でなる
バスラインで接続し、一方のＩＣから他方のＩＣにシリ
アルデータＳＤＡを出力するものが提案されている。こ
こでシリアルデータＳＤＡを入力したＩＣは内蔵するデ
イジタル／アナログ変換回路によつてこのシリアルデー
タを各種のアナログ制御信号に変換し、周辺機器に出力
するようになされている。
【０００４】このアナログ制御信号は、例えばコントラ
スト調整信号や輝度調整信号等であり、各制御信号は２
本の信号線を介してシリアルデータとして伝送されるこ
とにより、各制御信号に対応して入力端子を設けなくと
も、所定の信号処理をすることができるものである。
スト調整信号や輝度調整信号等であり、各制御信号は２
本の信号線を介してシリアルデータとして伝送されるこ
とにより、各制御信号に対応して入力端子を設けなくと
も、所定の信号処理をすることができるものである。
【０００５】
【発明が解決しようとする課題】ところでこのようにＩ
Ｃに内蔵された各デイジタル／アナログ変換回路が動作
するか否か、また各デイジタル／アナログ変換回路から
出力される出力信号の直線性が最下位ビツトの±１／２
以内に収まつているか否かを測定するためには、製造工
程時、ＩＣに設けられた所定の検査用ホールに治具を差
し込んで検査する等、各デイジタル／アナログ変換回路
に対応した検査専用の出力端子を設ける必要があり、検
査が煩雑であつた。
Ｃに内蔵された各デイジタル／アナログ変換回路が動作
するか否か、また各デイジタル／アナログ変換回路から
出力される出力信号の直線性が最下位ビツトの±１／２
以内に収まつているか否かを測定するためには、製造工
程時、ＩＣに設けられた所定の検査用ホールに治具を差
し込んで検査する等、各デイジタル／アナログ変換回路
に対応した検査専用の出力端子を設ける必要があり、検
査が煩雑であつた。
【０００６】本発明は以上の点を考慮してなされたもの
で、制御装置に内蔵されている複数個のデイジタル／ア
ナログ変換回路個々の動作精度を一段と容易に測定し得
るものである。
で、制御装置に内蔵されている複数個のデイジタル／ア
ナログ変換回路個々の動作精度を一段と容易に測定し得
るものである。
【０００７】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、デイジタル信号Ｓ１及びＳ２をア
ナログ信号でなる制御信号Ｓ１１〜Ｓ１５に変換して周
辺機器に出力し、周辺機器を制御する制御装置１におい
て、デイジタル信号Ｓ１及びＳ２をアナログ信号に変換
して出力する複数個のデイジタル／アナログ変換手段３
Ａ〜３Ｅと、複数個のデイジタル／アナログ変換手段３
Ａ〜３Ｅの出力端にそれぞれ接続され、所定のデイジタ
ル／アナログ変換手段３Ａのみを動作させるとき、当該
デイジタル／アナログ変換手段３Ａの出力信号Ｓ１１を
出力させ、他のデイジタル／アナログ変換手段３Ｂ〜３
Ｅの出力信号Ｓ１２〜Ｓ１５は出力しない出力切換手段
７Ａ〜７Ｅとを備えるようにする。
め本発明においては、デイジタル信号Ｓ１及びＳ２をア
ナログ信号でなる制御信号Ｓ１１〜Ｓ１５に変換して周
辺機器に出力し、周辺機器を制御する制御装置１におい
て、デイジタル信号Ｓ１及びＳ２をアナログ信号に変換
して出力する複数個のデイジタル／アナログ変換手段３
Ａ〜３Ｅと、複数個のデイジタル／アナログ変換手段３
Ａ〜３Ｅの出力端にそれぞれ接続され、所定のデイジタ
ル／アナログ変換手段３Ａのみを動作させるとき、当該
デイジタル／アナログ変換手段３Ａの出力信号Ｓ１１を
出力させ、他のデイジタル／アナログ変換手段３Ｂ〜３
Ｅの出力信号Ｓ１２〜Ｓ１５は出力しない出力切換手段
７Ａ〜７Ｅとを備えるようにする。
【０００８】
【作用】複数個のデイジタル／アナログ変換手段３Ａ〜
３Ｅのうち所定のデイジタル／アナログ変換手段３Ａの
み動作させる場合、当該所定のデイジタル／アナログ変
換手段３Ａに対応する出力切換手段７Ａのみを閉状態に
し、他のデイジタル／アナログ変換手段３Ｂ〜３Ｅに対
応する出力切換手段７Ｂ〜７Ｅを開状態にして出力信号
Ｓ１１のみを出力することにより、容易に所定のデイジ
タル／アナログ変換手段３Ａの直線性を測定することが
できる。
３Ｅのうち所定のデイジタル／アナログ変換手段３Ａの
み動作させる場合、当該所定のデイジタル／アナログ変
換手段３Ａに対応する出力切換手段７Ａのみを閉状態に
し、他のデイジタル／アナログ変換手段３Ｂ〜３Ｅに対
応する出力切換手段７Ｂ〜７Ｅを開状態にして出力信号
Ｓ１１のみを出力することにより、容易に所定のデイジ
タル／アナログ変換手段３Ａの直線性を測定することが
できる。
【０００９】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１０】図１において、１は全体としてＩＣを示
し、アドレス情報及び制御情報でなるシリアルデータＳ
１をピンＰ１から、またシリアルクロツクＳ２をピンＰ
２からデコーダ２に入力するようになされている。デコ
ーダ２は、シリアルデータＳ１に基づいて所定のデイジ
タル出力Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７を５つのデイジ
タル／アナログ変換回路３Ａ、３Ｂ、３Ｃ、３Ｄ、３Ｅ
にそれぞれ出力するようになされている。
し、アドレス情報及び制御情報でなるシリアルデータＳ
１をピンＰ１から、またシリアルクロツクＳ２をピンＰ
２からデコーダ２に入力するようになされている。デコ
ーダ２は、シリアルデータＳ１に基づいて所定のデイジ
タル出力Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７を５つのデイジ
タル／アナログ変換回路３Ａ、３Ｂ、３Ｃ、３Ｄ、３Ｅ
にそれぞれ出力するようになされている。
【００１１】またデコーダ２は、出力切換回路４に出力
切換信号Ｓ８を出力し、出力切換回路４の入力端４Ａ及
び４Ｂをそれぞれ切り換え制御するようになされてい
る。これによりデコーダ２は、通常は処理回路５から入
力端４Ａに入力される制御信号Ｓ９をピンＰ３から出力
させることができ、各デイジタル／アナログ変換回路３
Ａ〜３Ｅを検査する場合にのみ入力端４Ｂから入力され
るアナログ出力信号Ｓ１０を出力させることができる。
切換信号Ｓ８を出力し、出力切換回路４の入力端４Ａ及
び４Ｂをそれぞれ切り換え制御するようになされてい
る。これによりデコーダ２は、通常は処理回路５から入
力端４Ａに入力される制御信号Ｓ９をピンＰ３から出力
させることができ、各デイジタル／アナログ変換回路３
Ａ〜３Ｅを検査する場合にのみ入力端４Ｂから入力され
るアナログ出力信号Ｓ１０を出力させることができる。
【００１２】ここでピンＰ３は、処理回路５が通常使用
する出力端子であり、デイジタル／アナログ変換回路３
Ａ〜３Ｅの出力を測定する際に必要とする基準コレクタ
電位ＶCCや接地電位ＧＮＤを供給する端子を除く出力端
子である。これによりデイジタル／アナログ変換回路３
Ａ〜３Ｅの出力測定用の専用端子を設けることなく処理
回路５との共有端子を用いてデイジタル／アナログ変換
回路３Ａ〜３Ｅから出力される直流電圧を測定すること
ができるようになされている。
する出力端子であり、デイジタル／アナログ変換回路３
Ａ〜３Ｅの出力を測定する際に必要とする基準コレクタ
電位ＶCCや接地電位ＧＮＤを供給する端子を除く出力端
子である。これによりデイジタル／アナログ変換回路３
Ａ〜３Ｅの出力測定用の専用端子を設けることなく処理
回路５との共有端子を用いてデイジタル／アナログ変換
回路３Ａ〜３Ｅから出力される直流電圧を測定すること
ができるようになされている。
【００１３】この実施例の場合、デイジタル／アナログ
変換回路３Ａ〜３Ｅは、図２に示すように、Ｒ−２Ｒの
重み付け抵抗を有するラダー型のデイジタル／アナログ
変換回路でなり、５ビツト（Ｄ１〜Ｄ５）のデイジタル
信号Ｓ３〜Ｓ７をアナログ信号Ｓ１１〜Ｓ１５に変換し
て制御回路６に出力するようになされている。ここでデ
イジタル／アナログ変換回路３Ａ〜３Ｅは、出力される
最大電圧値ＶH 及び最小電圧値ＶL がそれぞれほぼ等し
く、５ビツトのデイジタルデータＤ１〜Ｄ５の非反転入
力をそれぞれトランジスタＱ１Ａ〜Ｑ５Ａに入力し、反
転入力をトランジスタＱ１Ｂ〜Ｑ５Ｂに入力するように
なされている。
変換回路３Ａ〜３Ｅは、図２に示すように、Ｒ−２Ｒの
重み付け抵抗を有するラダー型のデイジタル／アナログ
変換回路でなり、５ビツト（Ｄ１〜Ｄ５）のデイジタル
信号Ｓ３〜Ｓ７をアナログ信号Ｓ１１〜Ｓ１５に変換し
て制御回路６に出力するようになされている。ここでデ
イジタル／アナログ変換回路３Ａ〜３Ｅは、出力される
最大電圧値ＶH 及び最小電圧値ＶL がそれぞれほぼ等し
く、５ビツトのデイジタルデータＤ１〜Ｄ５の非反転入
力をそれぞれトランジスタＱ１Ａ〜Ｑ５Ａに入力し、反
転入力をトランジスタＱ１Ｂ〜Ｑ５Ｂに入力するように
なされている。
【００１４】また一対の差動増幅回路を構成するトラン
ジスタＱ１Ａ及びＱ１Ｂ〜Ｑ５Ａ及びＱ５Ｂのエミツタ
には、定電流源を構成するトランジスタＱ１Ｃ〜Ｑ５Ｃ
及び抵抗Ｒ１〜Ｒ５がそれぞれ接続され、トランジスタ
Ｑ６とのカレントミラー接続により一定電流が流れるよ
うになされている。このときトランジスタＱ６に接続さ
れた定電流源Ｉを流れる電流量は、デイジタル／アナロ
グ変換回路３Ａ（３Ｂ〜３Ｅ）の中間電圧値が最大電圧
値ＶH 及び最小電圧値ＶL の中間値（ＶH ＋ＶL ）／２
になるように設定されている。この実施例の場合、デイ
ジタル／アナログ変換回路３Ａ〜３Ｅは５ビツトである
ことにより、中間電圧値は「１００００」のときの値で
ある。
ジスタＱ１Ａ及びＱ１Ｂ〜Ｑ５Ａ及びＱ５Ｂのエミツタ
には、定電流源を構成するトランジスタＱ１Ｃ〜Ｑ５Ｃ
及び抵抗Ｒ１〜Ｒ５がそれぞれ接続され、トランジスタ
Ｑ６とのカレントミラー接続により一定電流が流れるよ
うになされている。このときトランジスタＱ６に接続さ
れた定電流源Ｉを流れる電流量は、デイジタル／アナロ
グ変換回路３Ａ（３Ｂ〜３Ｅ）の中間電圧値が最大電圧
値ＶH 及び最小電圧値ＶL の中間値（ＶH ＋ＶL ）／２
になるように設定されている。この実施例の場合、デイ
ジタル／アナログ変換回路３Ａ〜３Ｅは５ビツトである
ことにより、中間電圧値は「１００００」のときの値で
ある。
【００１５】デイジタル／アナログ変換回路３Ａ〜３Ｅ
の出力端は、制御回路６と共にスイツチング動作するＰ
ＮＰ型トランジスタ７Ａ〜７Ｅのベースにそれぞれ接続
されている。ここで共通に接続された各トランジスタ７
Ａ〜７Ｅのエミツタは抵抗８を介して定電圧源に接続さ
れるようになされている。
の出力端は、制御回路６と共にスイツチング動作するＰ
ＮＰ型トランジスタ７Ａ〜７Ｅのベースにそれぞれ接続
されている。ここで共通に接続された各トランジスタ７
Ａ〜７Ｅのエミツタは抵抗８を介して定電圧源に接続さ
れるようになされている。
【００１６】また各スイツチングトランジスタ７Ａ〜７
Ｅのエミツタは、ＮＰＮ型の検出用トランジスタ９のベ
ースと接続され、各デイジタル／アナログ変換回路３Ａ
（３Ｂ〜３Ｅ）の出力に応じた出力電圧Ｖを検出用トラ
ンジスタ９に供給するようになされている。
Ｅのエミツタは、ＮＰＮ型の検出用トランジスタ９のベ
ースと接続され、各デイジタル／アナログ変換回路３Ａ
（３Ｂ〜３Ｅ）の出力に応じた出力電圧Ｖを検出用トラ
ンジスタ９に供給するようになされている。
【００１７】ここで検出用トランジスタ９のエミツタに
は抵抗１０が接続され、各デイジタル／アナログ変換回
路３Ａ（３Ｂ〜３Ｅ）の検出結果に応じた所定電圧を出
力切換回路４の入力端４Ｂに供給するようになされてい
る。
は抵抗１０が接続され、各デイジタル／アナログ変換回
路３Ａ（３Ｂ〜３Ｅ）の検出結果に応じた所定電圧を出
力切換回路４の入力端４Ｂに供給するようになされてい
る。
【００１８】以上の構成において、通常動作時、ＩＣ１
のデコーダ２はピンＰ１及びＰ２を介して入力されるシ
アリアルデータＳ１及びシリアルクロツクＳ２に基づい
て出力切換回路４の入力端を４Ａ側に切り換え、ピンＰ
３を介して処理回路５の処理信号を出力させる。このと
きデコーダ２は、ピンＰ１を介して入力されるシリアル
データＳ１に基づいて５ビツトのデイジタル信号Ｓ３〜
Ｓ７をデイジタル／アナログ変換回路３Ａ〜３Ｅにそれ
ぞれ出力し、アナログ信号Ｓ１１〜Ｓ１５に変換して制
御回路６に出力するようになされており、ＩＣ１は周辺
装置に所定の制御信号を出力する。
のデコーダ２はピンＰ１及びＰ２を介して入力されるシ
アリアルデータＳ１及びシリアルクロツクＳ２に基づい
て出力切換回路４の入力端を４Ａ側に切り換え、ピンＰ
３を介して処理回路５の処理信号を出力させる。このと
きデコーダ２は、ピンＰ１を介して入力されるシリアル
データＳ１に基づいて５ビツトのデイジタル信号Ｓ３〜
Ｓ７をデイジタル／アナログ変換回路３Ａ〜３Ｅにそれ
ぞれ出力し、アナログ信号Ｓ１１〜Ｓ１５に変換して制
御回路６に出力するようになされており、ＩＣ１は周辺
装置に所定の制御信号を出力する。
【００１９】これに対して例えば第１のデイジタル／ア
ナログ変換回路３Ａに入力されるデイジタル信号Ｓ３に
応じた所定のアナログ信号Ｓ１１が出力されているか否
かを測定しようとする場合、デコーダ２は出力切換回路
４の入力端を４Ａから４Ｂに切り換える。このときデコ
ーダ２は、第２〜第５のデイジタル／アナログ変換回路
３Ｂ〜３Ｅに出力されるデイジタル信号Ｓ４〜Ｓ７のデ
イジタルデータＤ５〜Ｄ１を全て論理「Ｈ」（すなわち
「ＨＨＨＨＨ」）に立ち上げる。
ナログ変換回路３Ａに入力されるデイジタル信号Ｓ３に
応じた所定のアナログ信号Ｓ１１が出力されているか否
かを測定しようとする場合、デコーダ２は出力切換回路
４の入力端を４Ａから４Ｂに切り換える。このときデコ
ーダ２は、第２〜第５のデイジタル／アナログ変換回路
３Ｂ〜３Ｅに出力されるデイジタル信号Ｓ４〜Ｓ７のデ
イジタルデータＤ５〜Ｄ１を全て論理「Ｈ」（すなわち
「ＨＨＨＨＨ」）に立ち上げる。
【００２０】ここで第２〜第５のデイジタル／アナログ
変換回路３Ｂ〜３Ｅから出力されるアナログ電圧は最大
電圧値ＶH （＝ 4.0〔Ｖ〕）となり、第２〜第５の各ス
イツチングトランジスタ７Ｂ〜７Ｃはオフ動作する。こ
れと共にデコーダ２は、第１のデイジタル／アナログ変
換回路３ＡにデイジタルデータＤ５〜Ｄ１として最下位
ビツトデータ「０００００」を出力する。
変換回路３Ｂ〜３Ｅから出力されるアナログ電圧は最大
電圧値ＶH （＝ 4.0〔Ｖ〕）となり、第２〜第５の各ス
イツチングトランジスタ７Ｂ〜７Ｃはオフ動作する。こ
れと共にデコーダ２は、第１のデイジタル／アナログ変
換回路３ＡにデイジタルデータＤ５〜Ｄ１として最下位
ビツトデータ「０００００」を出力する。
【００２１】このとき第１のデイジタル／アナログ変換
回路３Ａから第１のスイツチングトランジスタ７Ａのベ
ースに最小電圧値ＶL （＝２〔Ｖ〕）が供給され、トラ
ンジスタ７Ａのエミツタ電位は 2.7〔Ｖ〕となる。この
ときのエミツタ電位が検出用トランジスタ９を介して入
力端４Ｂに供給され、ピンＰ３を介して出力される。続
いてデコーダ２は、シリアルデータＳ１の入力に基づい
て順にビツトデータ（Ｄ５〜Ｄ１）として、「００００
１」、「０００１０」、「０００１１」……「１０００
０」……「１１１１１」を第１のデイジタル／アナログ
変換回路３Ａに出力する（図３）。
回路３Ａから第１のスイツチングトランジスタ７Ａのベ
ースに最小電圧値ＶL （＝２〔Ｖ〕）が供給され、トラ
ンジスタ７Ａのエミツタ電位は 2.7〔Ｖ〕となる。この
ときのエミツタ電位が検出用トランジスタ９を介して入
力端４Ｂに供給され、ピンＰ３を介して出力される。続
いてデコーダ２は、シリアルデータＳ１の入力に基づい
て順にビツトデータ（Ｄ５〜Ｄ１）として、「００００
１」、「０００１０」、「０００１１」……「１０００
０」……「１１１１１」を第１のデイジタル／アナログ
変換回路３Ａに出力する（図３）。
【００２２】ここでデイジタル／アナログ変換回路３Ａ
が正常に動作しているか否か及び出力信号Ｓ１１の直線
性が保たれているか否かは、「０００００」から「００
００１」、「００００１」から「０００１０」、「００
０１１」から「００１００」、「００１１１」から「０
１０００」、「０１１１１」から「１００００」の５つ
の検査点から検出することができる。すなわちビツトデ
ータＤ５〜Ｄ１を「０００００」から「００００１」に
可変すると、スイツチングトランジスタ７Ａのエミツタ
電位が所定電位分上がり、最下位ビツトに対応するトラ
ンジスタＱ１Ａ〜Ｑ１Ｃが動作しているか否かを判別す
ることができる。
が正常に動作しているか否か及び出力信号Ｓ１１の直線
性が保たれているか否かは、「０００００」から「００
００１」、「００００１」から「０００１０」、「００
０１１」から「００１００」、「００１１１」から「０
１０００」、「０１１１１」から「１００００」の５つ
の検査点から検出することができる。すなわちビツトデ
ータＤ５〜Ｄ１を「０００００」から「００００１」に
可変すると、スイツチングトランジスタ７Ａのエミツタ
電位が所定電位分上がり、最下位ビツトに対応するトラ
ンジスタＱ１Ａ〜Ｑ１Ｃが動作しているか否かを判別す
ることができる。
【００２３】続いてビツトデータＤ５〜Ｄ１を「０００
０１」から「０００１０」に可変すると、スイツチング
トランジスタ７Ａのエミツタ電位がさらに所定電位上が
るか否かにより、２ビツト目に対応するトランジスタＱ
２Ａ〜Ｑ２Ｃが動作するか否かを判別できる。さらにビ
ツトデータＤ５〜Ｄ１を「０００１１」から「００１０
０」に可変すると、スイツチングトランジスタ７Ａのエ
ミツタ電位の上昇に基づいて３ビツト目に対応するトラ
ンジスタＱ３Ａ〜Ｑ３Ｃが動作しているか否かを判別で
きる。
０１」から「０００１０」に可変すると、スイツチング
トランジスタ７Ａのエミツタ電位がさらに所定電位上が
るか否かにより、２ビツト目に対応するトランジスタＱ
２Ａ〜Ｑ２Ｃが動作するか否かを判別できる。さらにビ
ツトデータＤ５〜Ｄ１を「０００１１」から「００１０
０」に可変すると、スイツチングトランジスタ７Ａのエ
ミツタ電位の上昇に基づいて３ビツト目に対応するトラ
ンジスタＱ３Ａ〜Ｑ３Ｃが動作しているか否かを判別で
きる。
【００２４】同様にビツトデータＤ５〜Ｄ１を「００１
１１」から「０１０００」に可変することにより、また
「０１１１１」から「１００００」に可変することによ
り、４ビツト目及び最上位ビツトに対応するトランジス
タＱ４Ａ〜Ｑ４Ｃ及びＱ５Ａ〜Ｑ５Ｃが正常に動作して
いるか否かを判別することができる。またこれらの５つ
の検査点における変化量を測定すれば、図４に示すよう
に、中間電位（ＶH ＋ＶL ）／２までの直線性を測定し
たことになり、デイジタル／アナログ変換回路３Ａの動
作不良は、出力電圧の低下により検出することができ
る。
１１」から「０１０００」に可変することにより、また
「０１１１１」から「１００００」に可変することによ
り、４ビツト目及び最上位ビツトに対応するトランジス
タＱ４Ａ〜Ｑ４Ｃ及びＱ５Ａ〜Ｑ５Ｃが正常に動作して
いるか否かを判別することができる。またこれらの５つ
の検査点における変化量を測定すれば、図４に示すよう
に、中間電位（ＶH ＋ＶL ）／２までの直線性を測定し
たことになり、デイジタル／アナログ変換回路３Ａの動
作不良は、出力電圧の低下により検出することができ
る。
【００２５】因みにスイツチングトランジスタ７Ａのベ
ース電位が最大電圧値ＶH 付近になると図４に示すよう
に、ピンＰ３から出力される出力電圧にはデイジタル／
アナログ変換回路３Ａの出力電圧に対して最大でΔＶの
誤差が生じる。これは図５及び図６に示すように、ベー
ス電位が変動する第１のスイツチングトランジスタ７Ａ
と最大電圧値ＶH が供給される第２〜第５のスイツチン
グトランジスタ７Ｂ〜７Ｅが比較回路として動作し、第
１のスイツチングトランジスタ７Ａのベース電位差が最
大電圧値ＶH に近づくに従つてトランジスタ７Ａに流れ
るエミツタ電流が減少し、第２〜第５のトランジスタ７
Ｂ〜７Ｅが動作を開始することによる。
ース電位が最大電圧値ＶH 付近になると図４に示すよう
に、ピンＰ３から出力される出力電圧にはデイジタル／
アナログ変換回路３Ａの出力電圧に対して最大でΔＶの
誤差が生じる。これは図５及び図６に示すように、ベー
ス電位が変動する第１のスイツチングトランジスタ７Ａ
と最大電圧値ＶH が供給される第２〜第５のスイツチン
グトランジスタ７Ｂ〜７Ｅが比較回路として動作し、第
１のスイツチングトランジスタ７Ａのベース電位差が最
大電圧値ＶH に近づくに従つてトランジスタ７Ａに流れ
るエミツタ電流が減少し、第２〜第５のトランジスタ７
Ｂ〜７Ｅが動作を開始することによる。
【００２６】ところでこの実施例の場合最大電圧値ＶH
（＝ 4.0〔Ｖ〕）と最小電圧値ＶL （＝ 2.0〔Ｖ〕）と
の電位差が２〔Ｖ〕あり、この電位差が 500〔mV〕以上
ある場合にはビツトデータＤ５〜Ｄ１が「１０００１」
以降の場合は測定しなくともデイジタル／アナログ変換
回路３Ａの直線性を検出することができる。これは最大
電圧値ＶH と最小電圧値ＶL の電圧差（ＶH −ＶL ）が
500〔mV〕以上あれば、スイツチングトランジスタ７Ａ
が誤差を生じる領域まで届かないことによる。
（＝ 4.0〔Ｖ〕）と最小電圧値ＶL （＝ 2.0〔Ｖ〕）と
の電位差が２〔Ｖ〕あり、この電位差が 500〔mV〕以上
ある場合にはビツトデータＤ５〜Ｄ１が「１０００１」
以降の場合は測定しなくともデイジタル／アナログ変換
回路３Ａの直線性を検出することができる。これは最大
電圧値ＶH と最小電圧値ＶL の電圧差（ＶH −ＶL ）が
500〔mV〕以上あれば、スイツチングトランジスタ７Ａ
が誤差を生じる領域まで届かないことによる。
【００２７】また同様に第２のデイジタル／アナログ変
換回路３Ｂが動作するか否か及び出力信号の直線性が保
たれているかを検出する場合には、シリアルデータＳ１
により第１及び第３〜第５のデイジタル／アナログ変換
回路３Ａ及び３Ｃ〜３Ｅに供給されるビツトデータＤ１
〜Ｄ５を「ＨＨＨＨＨ」に立ち上げ、第２のデイジタル
／アナログ変換回路３Ｂのみを動作させることにより直
線性を測定することができる。
換回路３Ｂが動作するか否か及び出力信号の直線性が保
たれているかを検出する場合には、シリアルデータＳ１
により第１及び第３〜第５のデイジタル／アナログ変換
回路３Ａ及び３Ｃ〜３Ｅに供給されるビツトデータＤ１
〜Ｄ５を「ＨＨＨＨＨ」に立ち上げ、第２のデイジタル
／アナログ変換回路３Ｂのみを動作させることにより直
線性を測定することができる。
【００２８】第３〜第５のデイジタル／アナログ変換回
路３Ｃ〜３Ｅが動作するか否か及び出力信号の直線性が
保たれているかを検出する場合も同様に第３〜第５のデ
イジタル／アナログ変換回路３Ｃ〜３Ｅのみ動作させれ
ば良い。
路３Ｃ〜３Ｅが動作するか否か及び出力信号の直線性が
保たれているかを検出する場合も同様に第３〜第５のデ
イジタル／アナログ変換回路３Ｃ〜３Ｅのみ動作させれ
ば良い。
【００２９】以上の構成によれば、ＩＣに内蔵されたデ
イジタル／アナログ変換回路３Ａ〜３Ｅが正常に動作し
直線性が保たれているか否かを各デイジタル／アナログ
変換回路３Ａ〜３Ｅの出力端に接続されたスイツチング
トランジスタ７Ａ〜７Ｅを切り換えて動作させることに
より容易に測定することができる。
イジタル／アナログ変換回路３Ａ〜３Ｅが正常に動作し
直線性が保たれているか否かを各デイジタル／アナログ
変換回路３Ａ〜３Ｅの出力端に接続されたスイツチング
トランジスタ７Ａ〜７Ｅを切り換えて動作させることに
より容易に測定することができる。
【００３０】なお上述の実施例においては、スイツチン
グトランジスタ７Ａ〜７ＥとしてＰＮＰ型のトランジス
タを用いる場合について述べたが、本発明はこれに限ら
ず、ＮＰＮ型のトランジスタを用いても同様の効果を得
ることができる。
グトランジスタ７Ａ〜７ＥとしてＰＮＰ型のトランジス
タを用いる場合について述べたが、本発明はこれに限ら
ず、ＮＰＮ型のトランジスタを用いても同様の効果を得
ることができる。
【００３１】また上述の実施例においては、スイツチン
グトランジスタ７Ａ〜７Ｅのエミツタに共通に接続され
た定電流源として抵抗８を用いる場合について述べた
が、トランジスタ構成等による定電流源を接続しても良
い。この場合最大電圧値ＶH 付近における誤差電圧ΔＶ
を小さくすることができる。
グトランジスタ７Ａ〜７Ｅのエミツタに共通に接続され
た定電流源として抵抗８を用いる場合について述べた
が、トランジスタ構成等による定電流源を接続しても良
い。この場合最大電圧値ＶH 付近における誤差電圧ΔＶ
を小さくすることができる。
【００３２】さらに上述の実施例においては、デイジタ
ル／アナログ変換回路３Ａ〜３Ｅとして５ビツトのラダ
ー型デイジタル／アナログ変換回路を用いる場合につい
て述べたが、本発明はこれに限らず、他方式によるデイ
ジタル／アナログ変換回路を用いるようにしても良い。
ル／アナログ変換回路３Ａ〜３Ｅとして５ビツトのラダ
ー型デイジタル／アナログ変換回路を用いる場合につい
て述べたが、本発明はこれに限らず、他方式によるデイ
ジタル／アナログ変換回路を用いるようにしても良い。
【００３３】さらに上述の実施例においては、５個のデ
イジタル／アナログ変換回路３Ａ〜３Ｅを内蔵する場合
について述べたが、本発明はこれに限らず、２個以上の
デイジタル／アナログ変換回路を内蔵する場合に広く適
用し得る。
イジタル／アナログ変換回路３Ａ〜３Ｅを内蔵する場合
について述べたが、本発明はこれに限らず、２個以上の
デイジタル／アナログ変換回路を内蔵する場合に広く適
用し得る。
【００３４】さらに上述の実施例においては、デイジタ
ル／アナログ変換回路３Ａ〜３Ｅとして５ビツトラダー
型のデイジタル／アナログ変換回路を用いる場合につい
て述べたが、本発明はこれに限らず、例えば６ビツトラ
ダー型等、２ビツト以上のデイジタルデータをアナログ
信号に変換するデイジタル／アナログ変換回路に適用し
ても良い。
ル／アナログ変換回路３Ａ〜３Ｅとして５ビツトラダー
型のデイジタル／アナログ変換回路を用いる場合につい
て述べたが、本発明はこれに限らず、例えば６ビツトラ
ダー型等、２ビツト以上のデイジタルデータをアナログ
信号に変換するデイジタル／アナログ変換回路に適用し
ても良い。
【００３５】さらに上述の実施例においては、ＩＣ内に
内蔵されたデイジタル／アナログ変換回路３Ａ〜３Ｅの
直線性を測定する場合について述べたが、本発明はこれ
に限らず、バスを介してシリアルデータＳＤＡ及びシリ
アルクロツクＳＣＬを入力する回路装置に広く適用し得
る。
内蔵されたデイジタル／アナログ変換回路３Ａ〜３Ｅの
直線性を測定する場合について述べたが、本発明はこれ
に限らず、バスを介してシリアルデータＳＤＡ及びシリ
アルクロツクＳＣＬを入力する回路装置に広く適用し得
る。
【００３６】
【発明の効果】上述のように本発明によれば、複数個の
デイジタル／アナログ変換手段のうち所定のデイジタル
／アナログ変換手段のみ動作させる場合、当該所定のデ
イジタル／アナログ変換手段に対応する出力切換手段の
みを閉状態にすると共に、他のデイジタル／アナログ変
換手段に対応する出力切換手段を開状態にし、所定のデ
イジタル／アナログ変換手段からの出力信号のみを出力
することにより、容易にデイジタル／アナログ変換手段
の動作状態を測定することができる。
デイジタル／アナログ変換手段のうち所定のデイジタル
／アナログ変換手段のみ動作させる場合、当該所定のデ
イジタル／アナログ変換手段に対応する出力切換手段の
みを閉状態にすると共に、他のデイジタル／アナログ変
換手段に対応する出力切換手段を開状態にし、所定のデ
イジタル／アナログ変換手段からの出力信号のみを出力
することにより、容易にデイジタル／アナログ変換手段
の動作状態を測定することができる。
【図１】本発明による制御装置の一実施例を示す接続図
である。
である。
【図２】デイジタル／アナログ変換回路の説明に供する
接続図である。
接続図である。
【図３】デイジタル／アナログ変換回路の測定用入力信
号の説明に供する図表である。
号の説明に供する図表である。
【図４】デイジタル／アナログ変換回路から出力される
出力信号の説明に供する信号波形図である。
出力信号の説明に供する信号波形図である。
【図５】スイツチングトランジスタの動作の説明に供す
る接続図である。
る接続図である。
【図６】その動作の説明に供する特性曲線図である。
１……集積回路、２……デコーダ、３……デイジタル／
アナログ変換回路、４……出力切換回路、７……スイツ
チングトランジスタ。
アナログ変換回路、４……出力切換回路、７……スイツ
チングトランジスタ。
Claims (1)
- 【特許請求の範囲】 【請求項１】デイジタル信号をアナログ信号でなる制御
信号に変換して周辺機器に出力し、上記周辺機器を制御
する制御装置において、 上記デイジタル信号を上記アナログ信号に変換して出力
する複数個のデイジタル／アナログ変換手段と、 上記複数個のデイジタル／アナログ変換手段の出力端に
それぞれ接続され、所定のデイジタル／アナログ変換手
段のみを動作させるとき、当該デイジタル／アナログ変
換手段の出力信号を出力させ、他の上記デイジタル／ア
ナログ変換手段の出力信号は出力しない出力切換手段と
を具えることを特徴とする制御装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3203501A JPH0529938A (ja) | 1991-07-18 | 1991-07-18 | 制御装置 |
| US07/910,540 US5294929A (en) | 1991-07-18 | 1992-07-09 | Control system for peripheral devices |
| KR1019920012303A KR930003568A (ko) | 1991-07-18 | 1992-07-10 | 제어장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3203501A JPH0529938A (ja) | 1991-07-18 | 1991-07-18 | 制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529938A true JPH0529938A (ja) | 1993-02-05 |
Family
ID=16475204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3203501A Pending JPH0529938A (ja) | 1991-07-18 | 1991-07-18 | 制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5294929A (ja) |
| JP (1) | JPH0529938A (ja) |
| KR (1) | KR930003568A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3494366B2 (ja) | 2000-08-04 | 2004-02-09 | 松下電器産業株式会社 | Ｄａ変換器 |
| US7465382B2 (en) | 2001-06-13 | 2008-12-16 | Eksigent Technologies Llc | Precision flow control system |
| US6717539B2 (en) * | 2001-11-28 | 2004-04-06 | Agere Systems, Inc. | Digital-to-analog converter |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3877023A (en) * | 1973-05-21 | 1975-04-08 | Texas Instruments Inc | Antiglitch digital to analog converter system |
| NL191374C (nl) * | 1980-04-23 | 1995-06-16 | Philips Nv | Communicatiesysteem met een communicatiebus. |
| JPS5793726A (en) * | 1980-12-03 | 1982-06-10 | Sony Corp | A/d converter |
| JPH01137831A (ja) * | 1987-11-25 | 1989-05-30 | Mitsubishi Electric Corp | アナログーデジタル変換器 |
| JP2942589B2 (ja) * | 1990-05-25 | 1999-08-30 | 富士通株式会社 | 半導体集積回路 |
-
1991
- 1991-07-18 JP JP3203501A patent/JPH0529938A/ja active Pending
-
1992
- 1992-07-09 US US07/910,540 patent/US5294929A/en not_active Expired - Lifetime
- 1992-07-10 KR KR1019920012303A patent/KR930003568A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930003568A (ko) | 1993-02-24 |
| US5294929A (en) | 1994-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7480578B2 (en) | Configurable voltage regulator | |
| EP0364925A1 (en) | Semiconductor integrated circuit having i/o terminals allowing independent connection test | |
| US20080018324A1 (en) | Voltage-impressed current measuring apparatus and current buffers with switches used therefor | |
| JP3169884B2 (ja) | ディジタル・アナログ変換器及びそのテスト方法 | |
| JP3119335B2 (ja) | Ｉｃ試験装置 | |
| EP0092808B1 (en) | Parallel analog-to-digital converter circuit | |
| JPH0529938A (ja) | 制御装置 | |
| JPH05303456A (ja) | 情報処理装置 | |
| JP3882690B2 (ja) | 電子ボリュームおよび電子ボリュームのテスト方法 | |
| JP2991065B2 (ja) | 可変遅延回路および遅延時間検査方法 | |
| JP2971613B2 (ja) | コンパレータ回路 | |
| JP2000214225A (ja) | 半導体装置 | |
| JPH06224701A (ja) | シュミットトリガ回路 | |
| USRE39154E1 (en) | Integrated circuit | |
| JP2960247B2 (ja) | 集積回路 | |
| JP2001053232A (ja) | 半導体集積回路及びそのテスト方法 | |
| JPH03229314A (ja) | 電力用半導体装置 | |
| JP2000147071A (ja) | アナログ回路の特性検査装置 | |
| RU1812634C (ru) | Преобразователь логических уровней | |
| JPH08186492A (ja) | Ｄａコンバータのテスト回路およびその使用方法 | |
| JPH0738586B2 (ja) | テスト回路 | |
| JPS5854727A (ja) | アナログ出力装置 | |
| JPH11136117A (ja) | 出力回路及びその制御方法 | |
| JPH04291510A (ja) | ディレイ調整回路 | |
| JPH02154398A (ja) | メモリのテスト回路 |