JP2971613B2 - コンパレータ回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、速度制御などにおいて
制御入力信号を２値化するのに用いられるコンパレータ
回路に関するものである。

【０００２】

【従来の技術】例えば、速度制御において、速度検出を
行うには、入力信号の周期を測定する必要がある。ま
た、移動距離を検出するには、入力信号を二値化してそ
のパルス信号をカウントする必要がある。このために用
いられるのがコンパレータ回路であり、その他の分野に
おいても幅広く用いられている。

【０００３】図８に示すものがコンパレータ回路の基本
であり、入力信号V _inと基準電圧V _ref との比較によ
り、出力信号V _o のレベルをハイレベルまたはローレベ
ルに切り換えるものである。このコンパレータの基本動
作は、図９に示すように、入力信号V _inがノイズを伴っ
たり、図10に示すように、低い周波数で、基準電圧V
_ref 付近を通過する場合、出力信号がオン／オフを繰り
返し、いわゆるチャタリングを生じてしまい、信号の誤
検出の可能性がある。このため、一般的には、抵抗によ
り出力の一部を帰還させてヒステリシスを持たせるよう
にしている。

【０００４】図11に、ヒステリシス回路を備えるコンパ
レータ回路の従来例を示す。図11において、１はコンパ
レータ、R _f , R _e は抵抗、V _inは入力信号、V _ref は
基準電圧、V _o は出力信号である。以上のように構成さ
れた回路で、出力信号V _o がハイレベル時の出力電圧を
V _OH、ローレベル時の出力電圧をV _OLとした場合のヒス
テリシス特性を図13に示す。出力電圧がハイレベルから
ローレベルに変化する時のV _ref に対するヒステリシス
幅は、 となり、ローレベルからハイレベルに変化する時のV
_ref に対するヒステリシス幅は、 となる。このようにヒステリシス特性を持たせることに
より、図12に示すように入力信号が多少歪んでいても、
比較された信号は正しく出力される。

【０００５】ここで、入力信号が、低い周波数でも時間
遅れの少ない精度の良い制御を行う為には、半周期毎に
速度検出する必要がある。このためには、出力信号V _o
のハイレベルの期間とローレベルの期間が同じとなるこ
とが重要であり、図13においては、基準電圧V _ref に対
するヒステリシス幅を同じにする必要がある。しかし、
図11の回路では、基準電圧V _ref を、必ずV _OHとV _OLの
中心値としなければ、基準電圧V _ref に対するヒステリ
シス幅は同じにならず、V _ref を自由に設定できない問
題がある。また、V _OHは電源電圧に依存するので、電源
変動によりヒステリシス幅が変化してしまう可能性があ
る。また、消費電流を減らすにはR _e ,R _fの値を大きく
する必要がある。

【０００６】次に、入力信号が高い周波数になると、ノ
イズと入力信号の周波数が近づき、基準電圧V _ref 付近
でのチャタリングは少なくなるが、入力信号の振幅も小
さくなる。入力信号の振幅に対し、ヒステリシス幅の割
合が大きくなると、図14に示すように、出力信号V _o に
パルスの抜けが発生する可能性がある。これを防ぐため
には、入力信号が高い周波数の場合、ヒステリシス幅を
狭くすれば良い。つまり、入力信号が低周波数の時と高
周波数の時とで、ヒステリシス幅を変更すれば良い。と
ころが、従来では図15に示す回路のようにヒステリシス
幅の異なる回路を用意し、入力信号の周波数によりどち
らかを選択していた。しかしながら、図15に示す回路で
はコンパレータが２つ必要となり、回路規模が大きくな
り、小型化には不利である。

【０００７】

【発明が解決しようとする課題】上述したように、従来
の方法では、チャタリングの防止は可能である。しかし
ながら、基準電圧V _ref に対するヒステリシス幅を等し
くすれば、基準電圧V _ref の値を自由に設定できず、ま
た、ヒステリシス幅が電源変動により変化してしまう欠
点もあった。また、入力信号が低周波数でも高周波数で
あっても正確に２値化するためには、ヒステリシス幅の
異なるコンパレータを用い、それらを入力信号の周波数
によりどちらかを選択して、信号を検出する必要があ
る。しかしながら、それを実現するには回路規模が大き
くなり、消費電流も増大するという問題点があった。

【０００８】本発明の目的は上述した課題を解消して、
基準電圧V _refに対するヒステリシス幅を等しくするこ
とができ、電源電圧による影響がなく、そして基準電圧
V _ref が自由に設定できるとともに、希望に応じてヒス
テリシス幅を切り換えることができるコンパレータ回路
を提供しようとするものである。

【０００９】

【課題を解決するための手段】本発明のコンパレータ回
路は、(a) 非反転出力と反転出力とをそれぞれ出力する
コンパレータと、(b) 第１，第２のカレントミラー回路
と、第１，第２の差動形トランジスタと、定電流源と、
抵抗とからなるヒステリシス設定回路を少なくとも１組
と、(c) 定電圧源とからなる回路であって、一方が接地
された定電流源の他方と第１のカレントミラー回路の入
力とを接続し、第１のカレントミラー回路の出力と第１
および第２のトランジスタの共通エミッタを接続し、第
１のトランジスタのコレクタと第２のカレントミラー回
路の入力とを接続し、第２のカレントミラー回路の出力
と、第２のトランジスタのコレクタと、一方が接地され
た定電圧源の他方に接続された抵抗の他方と、コンパレ
ータの一方の入力とを接続し、第１のトランジスタのベ
ースとコンパレータの反転出力とを接続し、第２のトラ
ンジスタのベースとコンパレータの非反転出力とを接続
し、コンパレータの他方の入力から入力信号を供給し、
コンパレータの非反転出力から出力信号を得ることを特
徴とするものである。

【００１０】

【作用】上述した構成において、トランジスタ、定電流
源、抵抗を所定の方法で接続したヒステリシス設定回路
を少なくとも１つ設けているため、V _ref に対するヒス
テリシス幅を等しくできるとともに、従来例のようにV
_ref をV _OHとV _OLの中心値に固定する必要がなく、V
_ref を自由に設定することができる。また、上記ヒステ
リシス設定回路を抵抗値を変えて複数設け、そのうちの
所望のヒステリシス設定回路を選択できる選択手段を設
けた場合は、上記作用に加えて、回路規模を大きくする
ことなく、簡単にヒステリシス幅を切り換えることがで
きる。

【００１１】

【実施例】図１は本発明のコンパレータ回路のうち、ヒ
ステリシス設定回路が１組の第１実施例の概念を示す図
である。図１に示す第１の実施例において、本発明のコ
ンパレータ回路は、非反転出力と反転出力をそれぞれ非
反転出力端子６および反転端子７に出力するコンパレー
タ１と、ヒステリシス設定回路30と、定電圧源13を有し
ている。ヒステリシス設定回路30は、一定電流I1を出力
する定電流源11と、前記一定電流I1を一定の比率（例え
ば１：１）で伝達する第１のカレントミラー回路３と、
前記非反転出力と反転出力の電位を比較して、その大小
に応じて、前記第１のカレントミラー回路３の出力電流
を切り換える第１及び第２のトランジスタ９，10と、前
記第１のトランジスタ９の出力電流を一定の比率で伝達
する第２のカレントミラー回路４と、前記第２のトラン
ジスタ10の出力と前記第２のカレントミラー回路の出力
が接続され、その双方向の出力電流を定電圧源13の基準
電圧V _ref を中心に電圧変換する第１の抵抗12で構成さ
れている。前記第１の抵抗12の端子電位つまりノードN1
の電位と、入力信号端子５に供給される入力信号V _inと
を比較して、それに応じた電位を出力端子８に出力する
前記コンパレータ１を設けたものである。

【００１２】図２は本発明のコンパレータ回路のうち、
ヒステリシス設定回路が２組の第２実施例の概念を示す
図である。図２に示す第２実施例は、図１に示した本発
明のコンパレータ回路に、第２のヒステリシス回路31を
切換端子41を有するスイッチ40で切換可能に付加したも
ので、一定電流I2を出力する定電流源21と、前記一定電
流を外部信号により一定の比率で伝達する第３のカレン
トミラー回路13とを接続するか、又は、電源電圧端子V
_ccと接続するかを選択するスイッチ40と、前記第１及び
第２のトランジスタ９，10と同様に前記非反転出力と反
転出力の電位を比較して、その大小に応じて前記第３の
カレントミラー回路13の出力電流を切り換える第３及び
第４のトランジスタ19, 20と、前記第３のトランジスタ
19の出力電流を一定の比率で伝達する第４のカレントミ
ラー回路14と、前記第４のトランジスタ20の出力と、前
記第４のカレントミラー回路14の出力が接続されると共
に、前記第１の抵抗12に直列に接続された第２の抵抗22
の他方が接続されている。その端子の電位、つまりノー
ドN1の電位と入力信号端子５に供給される入力信号V _in
とを比較して、それに応じた電位を出力端子８に出力す
る前記コンパレータ１を設けたものである。

【００１３】次に、図１に示した第１実施例および図２
に示した第２実施例の動作について説明する。まず、図
１に示した第１実施例によれば、以上のようにコンパレ
ータ回路を構成したので、第１，第２のトランジスタ
９，10は、コンパレータ１の非反転出力と反転出力の電
位の大小に応じてオン，オフ動作する。そして、一定電
流を第１又は第２のトランジスタ９又は10のコレクタに
流す。第１のトランジスタ９のコレクタ電流は第２のカ
レントミラー回路４に供給される。第２のトランジスタ
10のコレクタ電流と第２のカレントミラー回路４の出力
電流は、大きさが同じでそれぞれ逆方法へ流れる。そし
て基準電圧V _ref を中心に、それぞれの電流は抵抗12に
より電圧に変換され、ノードN1に出力される。これによ
り、基準電圧V _ref を中心に、両方向とも同じ幅の電圧
が現れる。このため、基準電圧V _ref に対するヒステリ
シス幅を等しくすることができ、かつ電源電圧による影
響がなく、そして基準電圧V _ref が自由に設定でき、高
精度化が図れる。以下に詳細を説明する。

【００１４】まず、第１のトランジスタ９がオンの状態
つまり、非反転出力＞反転出力の場合に、ノードN1の電
位をV _N1L とし、基準電圧V _ref を基準とすると、V
_N1L は以下のようになる。 V _N1L ＝R1×（−I1) （R1は第１の抵抗値） -----(3) 次に、第２のトランジスタ10がオンの状態、つまり非反
転出力＜反転出力の場合に、ノードN1の電位をV _N1H と
し、基準電圧V _ref を基準とすると、V _N1H は以下のよ
うになる。 V _N1H ＝R1×I1 -----(4) V _N1L はヒステリシスのローレベル、V _N1H はハイレベ
ルであり、(3), (4)式より、基準電圧V _ref を中心に等
しいヒステリシス幅となる。また、電源電圧による影響
がなく、そしてヒステリシス幅も基準電圧と無関係とな
る。

【００１５】次に、図２に示した第２実施例によれば、
図１に示す第１実施例に係る回路に付加して、定電流源
21の一定電流I2を、第３のカレントミラー回路13に接続
するか、電源電圧端子V _ccに接続するかを選択できる第
２のヒステリシス設定回路31を設けたことにより、第１
実施例の特徴を持ちつつ、ヒステリシス幅を切り換える
ことを回路規模を大きくせずに実現できる。以下に詳細
を説明する。

【００１６】まず、スイッチ40が、第３のカレントミラ
ー回路13を選択している場合で、かつ、非反転出力＞反
転出力の場合、第１，第３のトランジスタ９，19はオン
し、第２，第４のトランジスタ10, 20はオフする。この
時のノードN1の電位をV _N1L2とし、基準電圧V _ref を基
準とすると、V _N1L2は以下のようになる。 V _N1L2＝R2×（−I2) ＋R1×（−I2−I1) -----(5) （R2は第２の抵抗値） ＝−I2×（R1＋R2）＋V _N1L -----(6) 非反転出力＜反転出力の場合は、第２，第４のトランジ
スタ10, 20はオンし、第１，第３のトランジスタ９，19
はオフする。この時のノードN1の電位をV _N1H2とし、基
準電圧V _ref を基準とすると、V _N1H2は以下のようにな
る。 V _N1H2＝R2×I2＋R1×（I2＋I1) -----(7) ＝I2×（R1＋R2）＋V _N1H -----(8)

【００１７】次に、スイッチ40が電源電圧端子V _ccを
選択している場合では、第３のカレントミラー回路13は
オフする。このため、第３，第４のトランジスタ19, 20
も両方オフし、第４のカレントミラー回路14もオフす
る。そして、非反転出力＞反転出力の場合、第１のトラ
ンジスタ９はオンし、第２のトランジスタ10はオフす
る。この時のノードN1の電位をV _N1L3とし、基準電圧V
_ref を基準とすると、V _N1L3は以下のようになる。 V _N1L3＝R1×（−I1) ＝V _N1L -----(9) 非反転出力＜反転出力の場合は、第２のトランジスタ10
はオンし、第１のトランジスタ９はオフする。この時の
ノードN1の電位をV _N1H3とし、基準電圧V _ref を基準と
すると、V _N1H3は以下のようになる。 V _N1H3＝R1×I1＝V _N1H -----(10) これらの(6), (8), (9), (10) 式により、スイッチ40が
電源電圧端子V _ccを選択している時に比べて、スイッチ
40が第３のカレントミラー回路13を選択している方が、
ヒステリシスのロールベル側で−I2×（R1＋R2) 、ハイ
レベル側でI2×(R1 ＋R2) 分、幅が拡がる。V _N1L2, V
_N1H2, V _N1L3, V _N1H3の関係を図４に示す。第２のヒス
テリシス設定回路３０をさらに有する第２実施例は、基
本的に図１に示す第１実施例と同様であり、当然第１実
施例と同一の本発明の特徴を持っている。そして、スイ
ッチ40を切り換えることで、ヒステリシス幅を切り換え
ることができ、R1, R2の抵抗値も小さくでき、消費電流
もあまり増加しない回路が実現できる。

【００１８】以下、本発明のコンパレータ回路の実際の
具体的な例について説明する。図５は上述した本発明の
第１実施例の具体的な回路の一例を示す図である。図５
に示す回路は非反転出力と反転出力をそれぞれ出力する
コンパレータ１、一定電流I1を出力する定電流源11、第
１，第２のカレントミラー回路３，４、第１，第２のPN
P トランジスタ９，10、基準電圧V_ref を出力する定電
圧源13、抵抗12、入力信号端子５、レベル変換回路２、
出力信号端子８を備えている。

【００１９】非反転出力および反転出力は、第１，第２
のPNP トランジスタ９，10のベースにそれぞれ接続さ
れ、またレベル変換回路２を通じて出力信号端子８にも
接続されている。一定電流I1を出力する定電流源11の一
方はGND に接続され、他方は、カレントミラー回路３の
入力端子3aに接続され、その出力端子3bは第１，第２の
PNP トランジスタ９，10の共通エミッタに接続される。
第１のトランジスタ９のコレクタが、第２のカレントミ
ラー回路４の入力端子4aに、第２のトランジスタ10のコ
レクタが、ノードN1を介して、カレントミラー回路４の
出力端子4bに、それぞれ接続される。ノードN1は抵抗12
と定電圧源13を介してGND に接続されると共に、コンパ
レータ１の（＋）側入力端子に接続され、さらにそのコ
ンパレータ１の（−）側入力端子が入力信号端子５に接
続されている。このコンパレータ１は、（−）側入力端
子電位と（＋）側入力端子電位を比較し、（−）側入力
端子電位が（＋）側入力端子電位より低い場合、非反転
出力端子７にハイレベル，反転出力端子６にローレベル
を出力し、（−）側入力端子電位が（＋）側入力端子電
位より高い場合に、非反転出力端子７にローレベル、反
転出力端子６にハイレベルを出力する機能を有してい
る。

【００２０】次に動作を説明する。入力信号端子５に入
力される入力信号V _inの電位がノードN1の電位より低い
場合、非反転出力はハイレベル、反転出力はローレベル
を出力するので、トランジスタ９がオン、トランジスタ
10がオフとなる。定電流源11の電流I1はカレントミラー
回路３で折り返されているので、電流I1はすべてカレン
トミラー回路４の入力端子4aに流れ込み、そのカレント
ミラー回路４の出力端子4bが電流Ｉを引き込む。ここ
で、トランジスタ10はオフしているので、このコレクタ
電流はなく、よって、定電圧源13から抵抗12を通って、
ノードN1を介し出力端子4bに向かって電流I1が流れる定
電流源11の電流をI1、抵抗12をR1、定電圧源13の電圧を
V _ref とし、このときのノードN1の値をV _N1L ´とする
と、V _N1L ´は次式で表される。 V _N1L ´＝V _ref −（I1×R1) -----(11)

【００２１】入力信号端子５に入力される入力信号V _in
の電位がノードN1の電位より高い場合、非反転出力はロ
ーレベル、反転出力はハイレベルを出力するので、トラ
ンジスタ９がオフ、トランジスタ10がオンとなる。定電
流源11の電流I1はカレントミラー回路３で折り返され、
電流I1はすべてトランジスタ10のコレクタ電流となる。
ここで、トランジスタ９はオフしているので、カレント
ミラー回路４の出力端子4bが電流を引き込むことはな
く、よって、定電圧源13に向かって、N1を介し抵抗12を
通ってトランジスタ10のコレクタ電流I1が流れる。この
ときのノードN1の電位をV _N1H ´とすると、V _N1H ´は
次式で表される。 V _N1H ´＝V _ref ＋（I1×R1) -----(12) V _N1L ´はヒステリシスのローレベルであり、V _N1H ´
はハイレベルである。

【００２２】この場合のヒステリシス特性を図３に示
す。図３より、基準電圧V _ref を中心にヒステリシス幅
は、双方向とも、定電流源11の電流I1と抵抗12の抵抗値
R1のみで決まることがわかる。つまり、本実施例では、
双方向ともI1×R2の値でヒステリシス幅が決まるため、
ヒステリシス幅は等しくなり、かつ、電源電圧の影響も
なくそして、ヒステリシス幅は基準電圧V _ref とは無関
係となるため、基準電圧を自由に設定でき、しかもヒス
テリシス幅は高精度な設定が行なえるという利点を有し
ている。

【００２３】図６は上述した本発明の第２実施例の具体
的な回路の一例を示す図である。図６に示す例において
図５中の要素と共通の要素には同一の符合を付してい
る。これに加え、図６の回路は、一定電流I2を出力する
定電流源21、第３，第４のカレントミラー回路13, 14、
第３，第４のPNP トランジスタ19, 20、抵抗22、スイッ
チ40、スイッチ切換入力端子41を備えている。本実施例
は、第１の実施例に、第２のヒステリシス設定回路31を
付加したものである。

【００２４】スイッチ切換入力端子41の信号V _SWによ
り、スイッチ40が切り換わり、第３のカレントミラー回
路13がオン／オフする。まずQ21 のベース電位V _THがV
_SWの電位より高い場合、Q22 はオフしQ21 はオフする。
R15 ×I9が、Q16 のV _BEおよびQ17 のV _BEおよびI2×R1
2 を加算した電圧より大きいとすると、Q20 はオフし、
定電流源21の一定電流I2は第３のカレントミラー回路13
の入力端子13a に流れ込む。コンパレータ１の非反転出
力と反転出力との関係が非反転出力＞反転出力の場合、
第１，第３のトランジスタ９，19はオンし、第２，第４
のトランジスタ10, 20はオフする。そして、第１，第３
のトランジスタ９，19の出力電流は、第２，第４のカレ
ントミラー回路４，14でそれぞれ折り返され、基準電圧
V _ref より、抵抗12および抵抗22を介して電流を吸い込
む。定電流源11の電流をI1、定電流源12の電流をI2、抵
抗12をR1、抵抗22をR2、定電圧源13の電圧をV _ref と
し、このときのノードN1の値をV _N1L2´とすると、V
_N1L2´は次式で表される。 V _N1L2´＝V _ref −｛R2×（−I2) ＋R1×（−I2−11）｝ -----(13) ＝V _N1L ´−I2×(R1 ＋R2) -----(14) 非反転出力＜反転出力の場合は、第２，第４のトラン
ジスタ10, 20はオンし、第１，第３のトランジスタ９，
19はオフする。そして第２，第４のトランジスタ10, 20
の出力電流は、抵抗22、抵抗12を介して基準電圧V _ref
へ流れ込む。この時のノードN1の電位をV _N1H2´とする
と、V _N1H2´は次表で表される。 V _N1H2´＝V _ref ＋R2×I2＋R1×(I2 ＋I1) -----(15) ＝V _N1H ´＋I2×(R1 ＋R2) -----(16)

【００２５】次に、Q21 のベース電位V _THがV _SWの電位
より低い場合、Q21 はオフし、Q22はオフする。Q20 のH
_feが十分大きいとすると、第３のカレントミラー回路1
3の入力端子13a の電位はQ20 のV _BEで決まるので、第
３のカレントミラー回路13はオフする。このため、第
３，第４のトランジスタ19, 20も両方オフし、第４のカ
レントミラー回路14もオフする。そして、非反転出力＞
反転出力の場合、第１のトランジスタ９はオンし、第２
のトランジスタ10はオフする。この時のノードN1の電位
をV _N1L3´とすると、V _N1L3´は次表で表される。 V _N1L3´＝V _ref − (I1×R1) ＝V _N1L ´ -----(17) 非反転出力＜反転出力の場合は、第２のトランジスタ10
がオンし、第１のトランジスタ９がオフする。この時の
ノードN1の電位をV _N1H3´とすると、V _N1H3´は次表で
表される。 V _N1H3´＝V _ref +(I1×R1) ＝V _N1H ´ -----(18) 以上の(14), (16), (17), (18)式より、本発明の第１実
施例の特徴を持ちながらヒステリシス幅を切り換えるこ
とができる。そして、抵抗12, 22の抵抗値も小さくで
き、消費電流も少ないという利点を有している。特に、
モノリシック集積回路として実現するには有利である。

【００２６】図７は上述した本発明の第２実施例の具体
的な回路の他の例を示す図である。図７に示す例は、図
６に示す回路から抵抗22を除いた場合で、この場合は抵
抗12のみでヒステリシス幅の切り換えが可能となる。な
お、図６および図７に示した例では、ヒステリシス設定
回路を２個設けて抵抗12および抵抗22の値を変えること
によりヒステリシス幅を２段階に切り換えているが、ヒ
ステリシス設定回路を複数個設けて多段階で切り換える
ように構成することもできることはいうまでもない。

【００２７】

【発明の効果】以上詳細に説明したように、本発明によ
れば、抵抗に定電流を流すことによってヒステリシス幅
を設定しているため、基準電圧に対するヒステリシス幅
を等しくすることができ、かつ、電源電圧に影響がな
く、そして、基準電圧V _ref が自由に設定でき、更に
は、回路規模が小さく簡単にヒステリシス幅を切り換え
られるコンパレータ回路が実現できる。

【図面の簡単な説明】

【図１】本発明のコンパレータ回路の第１実施例の概念
を示す図である。

【図２】本発明のコンパレータ回路の第２実施例の概念
を示す図である。

【図３】本発明のコンパレータ回路のヒステリシス特性
を示すグラフである。

【図４】本発明のコンパレータ回路におけるヒステリシ
ス幅を変化させた状態を説明するための図である。

【図５】本発明のコンパレータ回路の第１実施例の具体
的な回路の一例を示す図である。

【図６】本発明のコンパレータ回路の第２実施例の具体
的な回路の一例を示す図である。

【図７】本発明のコンパレータ回路の第２実施例の具体
的な回路の他の例を示す図である。

【図８】コンパレータ回路の基本を説明するための図で
ある。

【図９】従来のコンパレータ回路における課題を説明す
るための図である。

【図１０】従来のコンパレータ回路における課題を説明
するための図である。

【図１１】従来のヒステリシス回路を備えるコンパレー
タ回路の一例を示す図である。

【図１２】図11に示す従来のコンパレータ回路の動作を
説明するための図である。

【図１３】従来のコンパレータ回路におけるヒステリシ
ス特性を示すグラフである。

【図１４】従来のコンパレータ回路における課題を説明
するための図である。

【図１５】従来のコンパレータ回路の他の例の構成を示
す図である。

【符号の説明】

１ コンパレータ ３ 第１のカレントミラー回路 ４ 第２のカレントミラー回路 ９ 第１のトランジスタ 10 第２のトランジスタ 11 定電流源 12 抵抗 13 定電圧源

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 (a) 非反転出力と反転出力とをそれぞれ
   出力するコンパレータと、(b) 第１，第２のカレントミ
   ラー回路と、第１，第２の差動形トランジスタと、定電
   流源と、抵抗とからなるヒステリシス設定回路を少なく
   とも１組と、(c) 定電圧源とからなる回路であって、一
   方が接地された定電流源の他方と第１のカレントミラー
   回路の入力とを接続し、第１のカレントミラー回路の出
   力と第１および第２のトランジスタの共通エミッタを接
   続し、第１のトランジスタのコレクタと第２のカレント
   ミラー回路の入力とを接続し、第２のカレントミラー回
   路の出力と、第２のトランジスタのコレクタと、一方が
   接地された定電圧源の他方に接続された抵抗の他方と、
   コンパレータの一方の入力とを接続し、第１のトランジ
   スタのベースとコンパレータの反転出力とを接続し、第
   ２のトランジスタのベースとコンパレータの非反転出力
   とを接続し、コンパレータの他方の入力から入力信号を
   供給し、コンパレータの非反転出力から出力信号を得る
   ことを特徴とするコンパレータ回路。
2. 【請求項２】 抵抗値を換えることによりヒステリシス
   幅を変えた前記ヒステリシス設定回路を複数組設け、選
   択手段により所定のヒステリシス設定回路を選択できる
   よう構成した請求項１記載のコンパレータ回路。