JPH03121603A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPH03121603A JPH03121603A JP1260481A JP26048189A JPH03121603A JP H03121603 A JPH03121603 A JP H03121603A JP 1260481 A JP1260481 A JP 1260481A JP 26048189 A JP26048189 A JP 26048189A JP H03121603 A JPH03121603 A JP H03121603A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- circuit
- base
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims description 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 12
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は差動増幅器に係り、特に入力電圧が一定値以下
、又は一定値以上になると出力電圧を一定値にクランプ
する差動増幅器に関する。
、又は一定値以上になると出力電圧を一定値にクランプ
する差動増幅器に関する。
従来の第６図の様なりランプ特性を得る差動増幅器のク
ランプ回路に於て、第８図の様に、入力端子、７の入力
電圧ＶＴＮは抵抗１を介して差動増幅回路３の非反転入
力端子（りに入力される。この電圧なＶ！、′とする。
ランプ回路に於て、第８図の様に、入力端子、７の入力
電圧ＶＴＮは抵抗１を介して差動増幅回路３の非反転入
力端子（りに入力される。この電圧なＶ！、′とする。
非反転入力端子（＋）にＮＰＮトランジスタ２のエミッ
タを接続し、このトランジスタ２のコレクタをＶ ｃ
ｃ 、ベースをＤＣｔ源Ｖｌｌに接続し、差動増幅回路
３の出力端子５から、帰還回路４を介して、反転入力端
子（−）に接続する回路となっていた。
タを接続し、このトランジスタ２のコレクタをＶ ｃ
ｃ 、ベースをＤＣｔ源Ｖｌｌに接続し、差動増幅回路
３の出力端子５から、帰還回路４を介して、反転入力端
子（−）に接続する回路となっていた。
即ち、第８図のトランジスタ２のベースに印加される電
圧ｖｒＮから、このトランジスタ２のベース−エミッタ
間電圧降下分Ｖ、を差し引いた電圧と、入力電圧ＶＩＮ
とを比較し、第６図に示すように、後者が低い場合はト
ランジスタ２が導通し、出力は一定電圧ＶＯ，となり、
後者が高い場合はトランジスタ２は非導通となり、差動
増幅回路３は通常の増幅機能を有し、第６図に示すよう
な特性図となる。
圧ｖｒＮから、このトランジスタ２のベース−エミッタ
間電圧降下分Ｖ、を差し引いた電圧と、入力電圧ＶＩＮ
とを比較し、第６図に示すように、後者が低い場合はト
ランジスタ２が導通し、出力は一定電圧ＶＯ，となり、
後者が高い場合はトランジスタ２は非導通となり、差動
増幅回路３は通常の増幅機能を有し、第６図に示すよう
な特性図となる。
また、従来の第７図の様なりランプ特性を得るクランプ
回路に於ては、第９図に示す様に、入力端子７の入力電
圧ｖ１Ｎは、抵抗１を介して、非反転入力端子（＋）に
入力される。この電圧なＶｆＮとする。非反転入力端子
（＋）に、ＰＮＰ ）ランジスタロのエミッタを接続し
、このトランジスタ６のコレクタを接地（ＧＮＤ）Ｌ、
ベースをＤＣ電源電圧Ｖｒ２に接続する回路となってい
た。
回路に於ては、第９図に示す様に、入力端子７の入力電
圧ｖ１Ｎは、抵抗１を介して、非反転入力端子（＋）に
入力される。この電圧なＶｆＮとする。非反転入力端子
（＋）に、ＰＮＰ ）ランジスタロのエミッタを接続し
、このトランジスタ６のコレクタを接地（ＧＮＤ）Ｌ、
ベースをＤＣ電源電圧Ｖｒ２に接続する回路となってい
た。
第７図に示すように、入力電圧ｖ１Ｎが、［電源電圧Ｖ
ｒｚ＋）ランジスタロのベース−エミッタ電圧降下分Ｖ
Ｂ！＋］を越えると、出力電圧Ｖ。２は、トランジスタ
６がＯＮＬ、一定となる。
ｒｚ＋）ランジスタロのベース−エミッタ電圧降下分Ｖ
Ｂ！＋］を越えると、出力電圧Ｖ。２は、トランジスタ
６がＯＮＬ、一定となる。
前述した従来のクランプ回路では、第９図に示す様に、
非反転入力端子（＋）の電圧をｖｘＮ′をトランジスタ
６でクランプする為、入力電圧ＶＩＮがクランプしたい
電圧ＶＩ２よりも、トランジスタ６のベース、エミッタ
間順方向電圧降下分Ｖお以上上昇すると、差動増幅回路
３の非反転入力端子（＋）の電圧ｖ、、’は、トランジ
スタ６が導通する事により、電圧ＶＩＮ’は［Ｖｕ＋Ｖ
Ｂｉ＋］ の一定値にクランプされる。この時、入力電
流ＩｒＮは、ＩｆＮ＝（ＶＩＮ ＶｒＮ’ ） ／Ｒ
ｔｙ （抵抗１の抵抗値）となり、入力電流ＩｒＮは、
入力電圧ｖｆＮが高くなるに従い、入力端子７から流入
するＩｒＮも大きくなる。
非反転入力端子（＋）の電圧をｖｘＮ′をトランジスタ
６でクランプする為、入力電圧ＶＩＮがクランプしたい
電圧ＶＩ２よりも、トランジスタ６のベース、エミッタ
間順方向電圧降下分Ｖお以上上昇すると、差動増幅回路
３の非反転入力端子（＋）の電圧ｖ、、’は、トランジ
スタ６が導通する事により、電圧ＶＩＮ’は［Ｖｕ＋Ｖ
Ｂｉ＋］ の一定値にクランプされる。この時、入力電
流ＩｒＮは、ＩｆＮ＝（ＶＩＮ ＶｒＮ’ ） ／Ｒ
ｔｙ （抵抗１の抵抗値）となり、入力電流ＩｒＮは、
入力電圧ｖｆＮが高くなるに従い、入力端子７から流入
するＩｒＮも大きくなる。
また、第８図に示す様に、入力電圧ｖｔＮがクランプし
たい電圧ｖ１□よりトランジスタ２のｖＢｍ以下に下降
すると、非反転入力端子（＋）の電圧Ｖ ＩＮ’は、ト
ランジスタ２が導通する事により、電圧ＶＩＮは［Ｖｎ
Ｖ□〕の一定値にクランプされる。この時、入力電
流ＩｆＮ’は、入力電圧が低くなるに従い、入力端子７
に流出する電流１１Ｎ′が大きくなるという欠点がある
。また電圧降下分ＶＢＨの温度変動やバラツキ等でクラ
ンプ電圧が変動し易いという欠点がある。
たい電圧ｖ１□よりトランジスタ２のｖＢｍ以下に下降
すると、非反転入力端子（＋）の電圧Ｖ ＩＮ’は、ト
ランジスタ２が導通する事により、電圧ＶＩＮは［Ｖｎ
Ｖ□〕の一定値にクランプされる。この時、入力電
流ＩｆＮ’は、入力電圧が低くなるに従い、入力端子７
に流出する電流１１Ｎ′が大きくなるという欠点がある
。また電圧降下分ＶＢＨの温度変動やバラツキ等でクラ
ンプ電圧が変動し易いという欠点がある。
本発明の目的は、前記欠点が解決され、入力端子に流出
入する電流が増加せず、クランプ電圧が変動しないよう
にしだ差動増幅器を提供することにある。
入する電流が増加せず、クランプ電圧が変動しないよう
にしだ差動増幅器を提供することにある。
本発明の構成は、非反転入力を第１のトランジスタのベ
ースに、反転入力を第２のトランジスタのベースに接続
し、前記第１．第２のトランジスタのエミッタを共通接
続して定電流源に接続してなる差動増幅回路を備えた差
動増幅器において、出力側を前記第２のトランジスタの
コレクタに接続したカレントミラー回路を設け、基準電
源をベースに、前記差動増幅回路の共通接続点をエミッ
タに、前記カレントミラー回路の基準側をコレクタに各
々接続した第３のトランジスタを設けたことを特徴とす
る。
ースに、反転入力を第２のトランジスタのベースに接続
し、前記第１．第２のトランジスタのエミッタを共通接
続して定電流源に接続してなる差動増幅回路を備えた差
動増幅器において、出力側を前記第２のトランジスタの
コレクタに接続したカレントミラー回路を設け、基準電
源をベースに、前記差動増幅回路の共通接続点をエミッ
タに、前記カレントミラー回路の基準側をコレクタに各
々接続した第３のトランジスタを設けたことを特徴とす
る。
次に、図面を参照しながら本発明の詳細な説明する。
第１図は本発明の第１の実施例の差動増幅回路を示す回
路図である。第１図において、本実施例の差動増幅回路
は、低（Ｌ ｏ ｗ）レベル・クランプ回路であって、
ｐｎｐ）ランジスタ１１乃至１４゜ｎｐｎ ）ランジメ
タ１５乃至１８．非反転入力端子２７２反転入力端子２
８１．定電流源２６．抵抗２１乃至２５を含み、構成さ
れる。
路図である。第１図において、本実施例の差動増幅回路
は、低（Ｌ ｏ ｗ）レベル・クランプ回路であって、
ｐｎｐ）ランジスタ１１乃至１４゜ｎｐｎ ）ランジメ
タ１５乃至１８．非反転入力端子２７２反転入力端子２
８１．定電流源２６．抵抗２１乃至２５を含み、構成さ
れる。
ここで、ｎｐｎ ）ランジスタ１６．１８は、差動回路
の入力トランジスタで、トランジスタ１６のベースは非
反転入力、トランジスタ１８のベースは反転入力となる
。トランジスタ１１，１４は、カレントミラーの基準ト
ランジスタと出力トランジスタ、トランジスタ１５で帰
還回路を構成、クランプ電圧ＶＬをトランジスタ１７の
ベースに接続する。トランジスタ１７のコレクタに、カ
レントミラーの基準側トランジスタ１２を接続し、出力
側トランジスタ１３のコレクタを差動回路の反転入力ト
ランジスタ１８のコレクタに接続している。ここで、入
力端子２７の入力電圧ＶＩＮが、クランプ電圧ＶＬより
低い時、トランジスタ１６はＯＦＦし、トランジスタ１
７がＯＮする事により、カレントミラーの基準側のトラ
ンジスタ１２に電流が流れる事により、トランジスタ１
３が動作し、出力電圧Ｖ。。７はクランプ電圧ＶＬの一
定値にクランプされる。
の入力トランジスタで、トランジスタ１６のベースは非
反転入力、トランジスタ１８のベースは反転入力となる
。トランジスタ１１，１４は、カレントミラーの基準ト
ランジスタと出力トランジスタ、トランジスタ１５で帰
還回路を構成、クランプ電圧ＶＬをトランジスタ１７の
ベースに接続する。トランジスタ１７のコレクタに、カ
レントミラーの基準側トランジスタ１２を接続し、出力
側トランジスタ１３のコレクタを差動回路の反転入力ト
ランジスタ１８のコレクタに接続している。ここで、入
力端子２７の入力電圧ＶＩＮが、クランプ電圧ＶＬより
低い時、トランジスタ１６はＯＦＦし、トランジスタ１
７がＯＮする事により、カレントミラーの基準側のトラ
ンジスタ１２に電流が流れる事により、トランジスタ１
３が動作し、出力電圧Ｖ。。７はクランプ電圧ＶＬの一
定値にクランプされる。
次に、入力電圧ｖ！、がクランプ電圧ｖＬより大きくな
ると、トランジスタ１７は、ＯＦＦ’する為、カレント
ミラー回路のトランジスタ１２．１３はＯＮせず、出力
電圧Ｖ。ＴＩＴは入力電圧ｖｔＮと同じ値となる。従っ
て、第３図に示す様な入力電圧ＶＬ以下は一定出力の特
性のクランプ回路となる。ここで、非反転入力端子２７
に流れる電流は、非反転入力トランジスタ１６がＯＦＦ
している為、流れない。
ると、トランジスタ１７は、ＯＦＦ’する為、カレント
ミラー回路のトランジスタ１２．１３はＯＮせず、出力
電圧Ｖ。ＴＩＴは入力電圧ｖｔＮと同じ値となる。従っ
て、第３図に示す様な入力電圧ＶＬ以下は一定出力の特
性のクランプ回路となる。ここで、非反転入力端子２７
に流れる電流は、非反転入力トランジスタ１６がＯＦＦ
している為、流れない。
第２図は本発明の第２の実施例の差動増幅回路を示す回
路図である。第２図において、本実施例の差動増幅回路
は、高（Ｈｉｇｈ）レベルのクランプ回路であって％
ｎｐｎ）ランジスタ３０，３２゜３３．３５、ｐｎｐ）
ランジスタ２９，３１゜３４．３６、定電流源４１、非
反転入力端子２７、反転入力端子２８、抵抗３７乃至４
１とを含み構成される。
路図である。第２図において、本実施例の差動増幅回路
は、高（Ｈｉｇｈ）レベルのクランプ回路であって％
ｎｐｎ）ランジスタ３０，３２゜３３．３５、ｐｎｐ）
ランジスタ２９，３１゜３４．３６、定電流源４１、非
反転入力端子２７、反転入力端子２８、抵抗３７乃至４
１とを含み構成される。
ここで、トランジスタ２９，３４は、差動回路の入力ト
ランジスタで、トランジスタ２９のベースは非反転入力
、トランジスタ３４のベースは反転入力となる。トラン
ジスタ３０．３５は、カレントミラーの基準トランジス
タと出力トランジスタ、トランジスタ３６で帰還回路を
構成、クランプ電圧Ｖヨをトランジスタ３１のベースに
接続する。トランジスタ３１のコレクタにカレントミラ
ーの基準側トランジスタ３２を接続し、出力側トランジ
スタ３３のコレクタを差動回路反転入力トランジスタ３
４のコレクタに接続している。ここで、入力電圧■１Ｎ
がクランプ電圧■ヨより高い時、トランジスタ２９はＯ
ＦＦし、トランジスタ３１がＯＮする事により、カレン
トミラーの基準側のトランジスタ３２に電流が流れる事
により、トランジスタ３３が動作し、出力電圧Ｖ。ＵＴ
はクランプ電圧ｖＦｉの一定値にクランプされる。
ランジスタで、トランジスタ２９のベースは非反転入力
、トランジスタ３４のベースは反転入力となる。トラン
ジスタ３０．３５は、カレントミラーの基準トランジス
タと出力トランジスタ、トランジスタ３６で帰還回路を
構成、クランプ電圧Ｖヨをトランジスタ３１のベースに
接続する。トランジスタ３１のコレクタにカレントミラ
ーの基準側トランジスタ３２を接続し、出力側トランジ
スタ３３のコレクタを差動回路反転入力トランジスタ３
４のコレクタに接続している。ここで、入力電圧■１Ｎ
がクランプ電圧■ヨより高い時、トランジスタ２９はＯ
ＦＦし、トランジスタ３１がＯＮする事により、カレン
トミラーの基準側のトランジスタ３２に電流が流れる事
により、トランジスタ３３が動作し、出力電圧Ｖ。ＵＴ
はクランプ電圧ｖＦｉの一定値にクランプされる。
次に、入力電圧ＶＩＮがクランプ電圧ｖＨより小さくな
ると、トランジスタ３１はＯＦＦする為、カレントミラ
ー回路のトランジスタ３２．３３はＯＮせず、出力電圧
Ｖ。ｔｌＴは入力電圧ＶｔＮと同じ値となる。
ると、トランジスタ３１はＯＦＦする為、カレントミラ
ー回路のトランジスタ３２．３３はＯＮせず、出力電圧
Ｖ。ｔｌＴは入力電圧ＶｔＮと同じ値となる。
従って、第４図に示す様に、入力電圧ｖｆＮがクランプ
電圧Ｖｕを越えると出カ一定となる特性のクランプ回路
となる。ここで、非反転入力端子２７に流れる電流は、
非反転入力トランジスタ２９がＯＦＦしている為、流れ
ない。
電圧Ｖｕを越えると出カ一定となる特性のクランプ回路
となる。ここで、非反転入力端子２７に流れる電流は、
非反転入力トランジスタ２９がＯＦＦしている為、流れ
ない。
さらに、第５図のような両側（Ｖ Ｌ、 Ｖ ｖｓ ）
のクランプ特性を得るためには、第１図のクランプ回路
のＶ。。７端子２８を、第２図のクランプ回路の非反転
入力端子２７（トランジスタ２９のベース）と接続し、
トランジスタ１６のベースを入力とすることで実現でき
る。
のクランプ特性を得るためには、第１図のクランプ回路
のＶ。。７端子２８を、第２図のクランプ回路の非反転
入力端子２７（トランジスタ２９のベース）と接続し、
トランジスタ１６のベースを入力とすることで実現でき
る。
また、第２図のクランプ回路のＶＯＵ丁端子２８を第１
図のクランプ回路の非反転入力端子２７（トランジスタ
１６のベース）と接続し、トランジスタ２９のベースを
入力とすることでも同様に実現できる。
図のクランプ回路の非反転入力端子２７（トランジスタ
１６のベース）と接続し、トランジスタ２９のベースを
入力とすることでも同様に実現できる。
以上説明したように、本発明は、クランプ電圧をベース
電圧とするトランジスタと、カレントミラー回路とを付
加することにより、信号源に電源が流入、流出すること
がなくなり、トランジスタのベース−エミッタ間電圧分
Ｖおの誤差によるクランプ電圧の変動がなくなるという
効果がある。
電圧とするトランジスタと、カレントミラー回路とを付
加することにより、信号源に電源が流入、流出すること
がなくなり、トランジスタのベース−エミッタ間電圧分
Ｖおの誤差によるクランプ電圧の変動がなくなるという
効果がある。
第１図は本発明の第１の実施例の差動増幅器を示す回路
図、第２図は本発明の第２の実施例の差動増幅器を示す
回路図、第３図は第１図の回路の特性図、第４図は第２
図の回路の特性図、第５図は第１図と第２図の回路を並
用した場合の特性図、第６図は従来の一例の特性図、第
７図は従来の他側の特性図、第８図は第６図の特性を得
る回路ブロック図、第９図は第７図の特性を得る回路ブ
ロック図である。 ｌ・・・・・・入力抵抗、２，１５，１６，１７゜１８
．３０，３２，３３．３５−＝ｎｐｎ）ランジスタ、３
・・・・・・差動増幅回路、４・旧・・帰還回路、５．
２８・・・・・・出力端子、６，１１，１２，１３゜１
４．２９，３１，３４．３６−・・・・・ｐｎｐトラン
ジスタ、 ７゜ ２７・・・・・・入力端子、 ２１乃至２５゜ ３９゜ ４０゜ １・・・・・・抵抗、 ２６゜ １・・・・・・定電 流源。
図、第２図は本発明の第２の実施例の差動増幅器を示す
回路図、第３図は第１図の回路の特性図、第４図は第２
図の回路の特性図、第５図は第１図と第２図の回路を並
用した場合の特性図、第６図は従来の一例の特性図、第
７図は従来の他側の特性図、第８図は第６図の特性を得
る回路ブロック図、第９図は第７図の特性を得る回路ブ
ロック図である。 ｌ・・・・・・入力抵抗、２，１５，１６，１７゜１８
．３０，３２，３３．３５−＝ｎｐｎ）ランジスタ、３
・・・・・・差動増幅回路、４・旧・・帰還回路、５．
２８・・・・・・出力端子、６，１１，１２，１３゜１
４．２９，３１，３４．３６−・・・・・ｐｎｐトラン
ジスタ、 ７゜ ２７・・・・・・入力端子、 ２１乃至２５゜ ３９゜ ４０゜ １・・・・・・抵抗、 ２６゜ １・・・・・・定電 流源。
Claims (1)
- 非反転入力を第１のトランジスタのベースに、反転入力
を第２のトランジスタのベースに接続し、前記第１、第
２のトランジスタのエミッタを共通接続して定電流源に
接続してなる差動増幅回路を備えた差動増幅器において
、出力側を前記第２のトランジスタのコレクタに接続し
たカレントミラー回路を設け、基準電源をベースに、前
記差動増幅回路の共通接続点をエミッタに、前記カレン
トミラー回路の基準側をコレクタに各々接続した第３の
トランジスタを設けたことを特徴とする差動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1260481A JPH03121603A (ja) | 1989-10-04 | 1989-10-04 | 差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1260481A JPH03121603A (ja) | 1989-10-04 | 1989-10-04 | 差動増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03121603A true JPH03121603A (ja) | 1991-05-23 |
Family
ID=17348557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1260481A Pending JPH03121603A (ja) | 1989-10-04 | 1989-10-04 | 差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03121603A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006011316A1 (ja) * | 2004-07-23 | 2006-02-02 | Rohm Co., Ltd | 増幅回路、半導体装置および電子機器 |
| WO2009150709A1 (ja) * | 2008-06-09 | 2009-12-17 | 株式会社島津製作所 | リミッタ回路 |
| US9872101B2 (en) | 2015-09-15 | 2018-01-16 | Intel Corporation | System for sound capture and generation via nasal vibration |
| US10206620B2 (en) | 2016-03-23 | 2019-02-19 | Intel Corporation | User's physiological context measurement method and apparatus |
| US10298282B2 (en) | 2016-06-16 | 2019-05-21 | Intel Corporation | Multi-modal sensing wearable device for physiological context measurement |
-
1989
- 1989-10-04 JP JP1260481A patent/JPH03121603A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006011316A1 (ja) * | 2004-07-23 | 2006-02-02 | Rohm Co., Ltd | 増幅回路、半導体装置および電子機器 |
| US7432761B2 (en) | 2004-07-23 | 2008-10-07 | Rohm Co., Ltd. | Amplifier circuit, semiconductor device and electronic apparatus |
| JP5128128B2 (ja) * | 2004-07-23 | 2013-01-23 | ローム株式会社 | 増幅回路、半導体装置および電子機器 |
| WO2009150709A1 (ja) * | 2008-06-09 | 2009-12-17 | 株式会社島津製作所 | リミッタ回路 |
| CN102057569A (zh) * | 2008-06-09 | 2011-05-11 | 株式会社岛津制作所 | 限幅电路 |
| JP5168354B2 (ja) * | 2008-06-09 | 2013-03-21 | 株式会社島津製作所 | リミッタ回路 |
| US9872101B2 (en) | 2015-09-15 | 2018-01-16 | Intel Corporation | System for sound capture and generation via nasal vibration |
| US10206620B2 (en) | 2016-03-23 | 2019-02-19 | Intel Corporation | User's physiological context measurement method and apparatus |
| US10298282B2 (en) | 2016-06-16 | 2019-05-21 | Intel Corporation | Multi-modal sensing wearable device for physiological context measurement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2953383B2 (ja) | 電圧電流変換回路 | |
| JPH03106215A (ja) | スイツチングヒステリシスを有するトリガ回路 | |
| JPH08265060A (ja) | 電圧電流変換回路 | |
| JPH03121603A (ja) | 差動増幅器 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US4786855A (en) | Regulator for current source transistor bias voltage | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JPH04135307A (ja) | 折れ線特性回路 | |
| JP2870323B2 (ja) | ウインドウコンパレータ | |
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JP3257491B2 (ja) | 電圧電流変換回路 | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JP2695787B2 (ja) | 電圧−電流変換回路 | |
| JPH0317512Y2 (ja) | ||
| JPH02162837A (ja) | Ｄ／ａ変換器 | |
| JPH1013165A (ja) | 電圧電流変換回路 | |
| JP3290264B2 (ja) | ガンマ補正回路 | |
| JPS6157111A (ja) | 比較器 | |
| JPH0736499B2 (ja) | 電力増幅回路 | |
| JPH1174767A (ja) | ヒステリシス付コンパレータ | |
| JPS6036895Y2 (ja) | 電力増幅回路 | |
| JP2602984Y2 (ja) | 差動増幅回路 | |
| JP2653437B2 (ja) | 電圧／電流変換回路 | |
| JP2789926B2 (ja) | 全波整流回路 | |
| JPS6325769Y2 (ja) |