JPS6036895Y2 - 電力増幅回路 - Google Patents

Description

【考案の詳細な説明】 本考案はＢ級増幅動作の場合とほぼ同じ電力効率で動作
し、かつスイッチング歪の発生しない電力増幅回路に関
する。

従来、オーディオ用の電力増幅回路にはシングルエンプ
ツトプッシュプル（以ＴＳＥＰＰと略記する。

）回路が多用され、特に電力効率の良好なために所定の
アイドリング電流を流す様にはするが、Ｂ級増幅動作を
するようにバイアスしたＢ級５ＥＰＰ電力増幅回路が採
用されている。

しかるにＢ級５ＥＰＰ電力増幅回路は正の半サイクルの
入力信号の入力期間と負の半サイクルの入力信号の入力
期間とでは、負荷に電流を供給するトランジスタは異な
り、入力信号の正負の半サイクルの期間の切替りに応じ
てトランジスタのスイッチングが行われ、トランジスタ
のキャリヤ蓄積効果などに寄因してスイッチング歪が発
生する欠点があった。

本考案は上記にかんがみてなされたもので、上記の欠点
を解消してＢ級増幅動作の場合とほぼ同じ電力効率で動
作し、入力信号の正、負の半サイクルの入力期間の切替
りに応じてトランジスタをスイッチングさせないように
してスイッチング歪の発生しないようにして電力増幅回
路を提供することを目的とするものであって、以下本考
案を実施例により説明する。

第１図は本発明の一実施例の回路図である。

本考案の一実施例の電力増幅回路は、出力段を構成する
トランジスタ１および２はそれぞれ各別にコレクタを正
および負の電源端子十Ｂおよび−Ｂに接続し、エミッタ
を抵抗５と６との直列回路および抵抗７と８との直列回
路を通して一端を接地した負荷９に接続して５ＥＰＰ回
路を構威し、トランジスタ１の入力側にはベース接地の
トランジスタ３を通して入力信号が印加されるように、
トランジスタ２の入力側にはベース接地のトランジスタ
４を通して入力信号が印加されるように構威し、トラン
ジスタ３と４のエミッタ間に電圧増幅段（図示していな
い。

）の出力電流により一定電圧のバイア又電圧を発生する
バイアス回路１０が接続しである。

一方、トランジスタ３および４のベース・エミッタ間に
、流れる電流によりトランジスタ３および４をオン状態
にする電圧を発生する抵抗１１および１２を各別に接続
し、抵抗５と６との共通接続点とトランジスタ３のベー
スとの間におよび抵抗７と８との共通接続点とトランジ
スタ４のベースとの間に抵抗１３および１４をそれぞれ
各別に接続し、トランジスタ１のエミッタとトランジス
タ４のベースとの間におよびトランジスタ２のエミッタ
とトランジスタ３のベースとの間に抵抗１５および１６
をそれぞれ各別に接続して構成する。

上記の如く構成した電力増幅回路においてバイアス回路
１０の電圧はこの電力増幅回路がほぼＢ級増幅動作を行
うように設定しである。

まず無人力信号時には抵抗１１および１２に流れる電流
によりトランジスタ３および４はオン状態となり、トラ
ンジスタ３および４のコレクタ電流によりトランジスタ
１および２はオン状態となるようにバイアス回路の電圧
および抵抗１１，１２．１３，１４，１５，１６が設定
しである。

また抵抗１１および１２に流れる電流はそれぞれ抵抗１
３と１６および抵抗１４と１５に分流しトランジスタ１
および２に流れる無人力信号時の電流は抵抗１３．１４
に流れる電流により定まる。

いまこの電力増幅回路に正の半サイクルの入力信号が印
加されているときは、トランジスタ３および４のエミッ
タの電位は正方向に移動し、トランジスタ１のベースに
は無人力信号時のベース電流に入力信号が重畳された電
流が流入し、トランジスタ１のエミッタには入力信号を
増幅した電流が流れる。

このトランジスタ１のエミッタ電流は抵抗５および６を
通って負荷９に流入する。

トランジスタ４はオフ方向に移行しようとする。

一方、トランジスタ１のエミッタ電流の増加により抵抗
６の電圧降下は増加し、抵抗５と６との共通接続点Ａの
電位に対し、トランジスタ１のエミッタ電位は（＋）側
に、抵抗７と８との共通接続点の電位は（−）側に変化
し、抵抗１３に流れる電流は減少し、抵抗１６に流れる
電流は増加する。

そこで抵抗１３の両端間の電位差は減少する。

また、抵抗６の電圧降下の増加により、抵抗１４に流れ
る電流は減少するが抵抗１５に流れる電流は増加して、
抵抗１４に流れる電流の減少分は補償されてトランジス
タ４はオフ状態にはならず、オン状態を維持する。

またトランジスタ４のコレクタ電流によりトランジスタ
２もオン状態に維持される。

すなわち抵抗１３および１４に印加される電圧が減少し
てもトランジスタ３および４はオン状態で動作し総ての
トランジスタはオフ状態になることはない。

また、負の半サイクルの入力信号が印加されているとき
の動作も上記と同様であり、トランジスタ１および３は
オン状態に維持される。

その詳細な説明は省略する。

つぎに電源端子＋Ｂ側と電源端子−Ｂ側との対応する抵
抗の抵抗値を等しくした場合で、正の半サイクルの入力
信号が印加されたときについて定量的に説明する。

いま抵抗５． ６． ７． ８． １３．１４，１５お
よび１６の抵抗値をそれぞれＲ５，Ｒ６，Ｒ７，Ｒ８，
Ｒ１３，Ｒ１１，Ｒ１５およびＲ１６とする。

上記の条件から抵抗値Ｒ５，Ｒ６，Ｒ７，Ｒ８゜Ｒ，、
Ｒ，４，Ｒ１５およびＲ１６との間には、Ｒ５−Ｒ７゜
Ｒ６−Ｒ８，Ｒ１３＝Ｒ１１，Ｒ１５＝Ｒ１６の関係が
あり、いまＲ５−Ｒ６とする。

そこてＲ５＝ Ｒｅ ＝ Ｒ７＝ Ｒｓ ＝ Ｒとなる
。

正の半サイクルの入力信号により抵抗５および６にΔＩ
に電流が流れ、負荷７に流れ込む。

そこで第２図のΔ１１３．ΔＩ、４．Δ１１５．ΔｌＲ
１６の如く抵抗１３，１４，１５，１６に流れる電流が
変化したとすれば、抵抗１３の電流の減少分は抵抗１６
の電流増加分と等しく、抵抗１４の電流の減少分は抵抗
１５の電流増加分と等しいためΔ１１３＝Δ■１６．Δ
１１４＝Δ１１５であり、 Δ■Ｒ＝Δ１１３ （Ｒ１３＋ Ｒ１６）
・・・・・・（１）２ΔＩＲ＝Δ１１４ （Ｒ１４＋Ｒ
＋ｓ） ・・・・・・（２）となる。

ところで（Ｒ□３＋ Ｒ１６）＝ （Ｒ１４＋ Ｒ１５
）でありΔＩＲを消去するとΔ１１４ ＝ ２Ｌ３・・
・・・・（３）となる。

また、トランジスタ３および４がオフ状態とならないた
めには、抵抗１３および１４の電圧降下の減少分が抵抗
６の電圧降下の増加分と等しいか、大である必要がある
。

そこで、Δ１１３ Ｒ１３＋Δ１１４Ｒ１４≧ΔＩＲの
条件となる。

従って、２Ｒ１３≧Ｒ□６，２Ｒ１４≧Ｒ１５であれば
よく、等号の場合は正の半サイクルの入力信号が印加さ
れたとき、トランジスタ４は無人力信号時のトランジス
タ４のエミッタ電流と同一エミッタ電流を流した状態で
のオン状態に維持される。

また不等号の成立するときは無人力信号時のトランジス
タ４のエミッタ電流の電流値と異なるエミッタ電流の電
流値でのオン状態に維持されることになる。

また、抵抗１３，１４，１５，１６はそれぞれに各別に
直列接続した複数のダイオードを直列に接続することに
よりインピーダンスを下げることができる。

以上説明した如く本考案によれば、入力信号の極性にか
かわらず総てのトランジスタは常にオン状態で動作し、
スイッチングされることはなく、スイッチング歪が発生
することはない。

また、入力信号の極性により負荷に電流を流すトランジ
スタは入れ替り、その電力効率もＢ級増幅動作の場合と
ほぼ同様である。

【図面の簡単な説明】

第１図は本考案の一実施例の回路図、第２図は本考案の
一実施例の作用の説明に供する図。 １．２，３および４・・・・・・トランジスタ、９・・
・・・・負荷、１０・・・・・・バイアス回路。

Claims (1)

【実用新案登録請求の範囲】
1. エミッタを第１のおよび第２の抵抗との直列回路を通し
   て負荷に接続した第１のトランジスタと、エミッタを第
   ３のおよび第４の抵抗との直列回路を通して負荷に接続
   した第２のトランジスタとからなるシングルエンプツト
   プッシュプル増幅回路に、第１のおよび第２のトランジ
   スタの入力側に各別に、それぞれのエミッタ間に一定電
   圧のバイアスを与えるバイアス回路を接続したベース接
   地の第３のおよび第４のトランジスタを接続し、第３の
   および第４のトランジスタのベース・エミッタ間に各別
   に第５のおよび第６の抵抗を接続し、第１の抵抗と第２
   の抵抗との共通接続点と第３のトランジスタのベースと
   の間におよび第３の抵抗第↓の抵抗との共通接続点と第
   ルのトランジスタのベースとの間に各別に第７および第
   ８の抵抗をそれぞれ接続し、第１のトランジスタのエミ
   ッタと第４のトランジスタのベースとの間におよび第２
   のトランジスタのエミッタと第３のトランジスタのベー
   スとの間に各別に第９のおよび第１０の抵抗をそれぞれ
   接続してなることを特徴とする電力増幅回路。