JPS6118457Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、ブリツジに生ずる電圧を増幅器によ
つて検出するブリツジ回路に関するもので、特
に、１系統の直流電源により増幅器及びブリツジ
に電源を共通に供給することを特徴とするブリツ
ジ回路に関するものである。

従来より、ブリツジに電源を供給しブリツジの
不平衡によつて生ずるブリツジ電圧を演算増幅器
を用いて検出するブリツジ回路としては第１図に
示すようなものがあつた。すなわち、第１図にお
いて、１は少なくとも４個の例えば抵抗器などの
ような抵抗素子よりなるブリツジ、２はブリツジ
１の電源端子ｃ，ｄに印加するブリツジ回路電
源、３は演算増幅器で、非反端入力端子はコモン
ラインに、反端入力端子はブリツジ１の一方のブ
リツジ出力端子ａに、出力端はブリツジ１の他方
のブリツジ出力端子ｂにそれぞれ接続されてい
る。４は演算増幅器３に正および負の駆動電圧＋
E₂，−E₂を供給する１系統の直流電源で、その正
電圧＋E₂および負電圧−E₂は演算増幅器３の正
電源端子V₊および負電源端子V_-にそれぞれ与え
られ、また零電位点（図示せず）はコモンライン
に接続されている。

このような構成において、ブリツジ１の抵抗素
子の抵抗値が変化してブリツジ１が不平衡状態に
なると、ブリツジ出力端子ａ，ｂ間にブリツジ回
路電圧Ｅ_Bが生ずる。ブリツジ出力端子ａ，ｂよ
り見た演算増幅器３の入出力端子間の抵抗値は実
質的にほぼ無限大であり、ブリツジ１から演算増
幅器３への電流は流れない。また、演算増幅器３
の反転入力端子と非反端入力端子との間の電位差
は零とみなせるので、ブリツジ１のブリツジ回路
出力端子ａはコモンラインと同電位になる。この
ことから、演算増幅器３の出力端はブリツジ出力
端子ｂの電位に等しくなる。このようにして出力
端子５，６間にブリツジ電圧Ｅ_Bに等しい出力電
圧Voが発生する。

しかし、このようなブリツジ回路はブリツジ１
用のブリツジ電源２と演算増幅器３用の直流電流
４の別系統の２個の電源を必要とする欠点があつ
た。

本考案は、このような点に鑑みてなされたもの
で、１系統の直流電源のみを使用し演算増幅器及
びブリツジに電源を与えると共にブリツジに生じ
たブリツジ電圧を検出することができるブリツジ
回路を実現しようとするものである。

以下図面を用いて本考案を詳細に説明する。第
２図は本考案に係るブリツジ回路の一実施例を示
す電気回路図である。第２図において、第１図と
同等の素子には同一符号を付しその説明を省略す
る。２１はツエナーダイオードで、そのカソード
及びアノードはブリツジ１の電源端子ｃ，ｄに挿
入接続されている。２２，２３は第１及び第２の
定電流回路である。第１の定電流回路２２は直流
電流４の正電圧端とブリツジ１の電源端子Ｃとの
間に挿入接続されている。第２の定電流回路２３
は直流電流４の負電圧端と電源端子ｄとの間に挿
入接続されている。

このような構成において、第１の定電流回路２
２と第２の定電流回路２３とに流れるそれぞれの
電流は等しい特定電流に調整されている。この特
定電流はツエナーダイオード２１とブリツジ１と
の分岐して流れる。この場合、ツエナーダイオー
ド２１に所定の電流が流れるようになつており、
これによつてツエナーダイオード２１に生じたツ
エナー電圧つまり一定電圧がブリツジ１の電源端
子ｃ，ｄ間に印加されている。このような状態に
おいて、ブリツジ１の抵抗素子の抵抗値が変化す
るとブリツジ１に流れる電流が変化する。特定電
流が一定であるのでこの電流変化分を打消す電流
がツエナーダイオード２１に流れる。この時ツエ
ナーダイオード２１に流れる電流は変化するけれ
ども、ツエナー電圧は実質上変化しない。このよ
うにブリツジ１が不平衡状態になつても電源端子
ｃ，ｄ間には常に一定電圧が印加されている。ブ
リツジ１の不平衡によつて生じたブリツジ回路電
圧Ｅ_Bは第１図において説明したのと同様に演算
増幅器３によつて検出され、出力端子５，６間に
ブリツジ電圧Ｅ_Bに等しい出力電圧Voが発生す
る。

第３図は本考案のブリツジ回路の実施例を示す
電気回路図で、第１の定電流回路２２をトランジ
スタ２２１と抵抗器２２３と制御用演算増幅器２
２２とにより構成したものである。第３図におい
て、トランジスタ２２１のコレクタはブリツジ１
の電源端子Ｃに、エミツタは直流電流４の正電圧
端に、ベースは制御用演算増幅器２２２の出力端
にそれぞれ接続されている。制御用演算増幅器２
２２の非反端入力端子は抵抗器２２３の一端とブ
リツジ１のブリツジ出力端子ｂとの共通接続点
に、その反転入力端子は抵抗器２２３の他端と演
算増幅器３の出力端との共通接続点にそれぞれ接
続されている。制御用演算増幅器２２２の正及び
負電源端子V₊，V_-は直流電流４の正及び負電圧
端にそれぞれ接続されている。

このような構成において、ブリツジ１が不平衡
状態になり、ブリツジ出力端子ｂから電流が流出
又は流入すると、制御用演算増幅器２２２の入力
端子間に電圧が発生しそれによつて出力電圧が変
化する。この出力電圧によつてトランジスタ２２
１のコレクタ電流が制御される。例えば、ブリツ
ジ出力端子ｂから電流が流出する場合はトランジ
スタ２２１のコレクタ電流が第２のの定電流回路
２３の電流ｉより大きい時であるが、この場合は
制御用演算増幅器２２２の非反端入力端子は反転
入力端子に対し正の電圧を呈し、これによつてト
ランジスタ２２１のベース電圧が高くなり、その
コレクタ電流は減少する。ブリツジ出力端子ｂに
電流が流入する場合は前記と逆の作用によりトラ
ンジスタ２２１のコレクタ電流が増大する。この
ようにして抵抗器２２３に電流が流れないように
すなわち第２の定電流回路２３を流れる定電流と
コレクタ電流との差いわゆる差電流が零になるよ
うにコレクタ電流が制御され、、コレクタ電流は
第２の定電流回路２３の定電流と等しくなる。こ
れにより第２図回路と同様にブリツジ電圧Ｅ_Bを
検出することができる。なお、トランジスタ２２
１のエミツタと直流電流４の正電圧端との間に電
流制限用の抵抗器を挿入接続し、過大電流を防止
するようにしてもなんら差し支えない。

第３図回路によれば、第１の定電流回路２２の
電流を第２の定電流回路２３の定電流と容易に等
しくすることができ、調整の簡単化、調整時間の
短縮化に効果がある。

以上説明したように、本考案のブリツジ回路に
よれば、１系統の電源のみを使用し演算増幅器及
びブリツジに電源を与えると共に、ブリツジに生
じたブリツジ電圧を検出することができ、実用に
供して効果がある。

【図面の簡単な説明】

第１図は従来のブリツジ回路の電気回路図、第
２図は本考案に係るブリツジ回路の一実施例を示
す電気回路図、第３図は本考案のブリツジ回路の
他の実施例を示す電気回路図である。 １……ブリツジ、２……ブリツジ電源、３……
演算増幅器、４……直流電流、５，６……出力端
子、２１……ツエナーダイオード、２２……第１
の定電流回路、２３……第２の定電流回路、２２
１……トランジスタ、２２２……制御用演算増幅
器、２２３……抵抗器。

Claims (1)

【実用新案登録請求の範囲】
1. 抵抗素子よりなるブリツジ、該ブリツジの電源
   端子間に挿入接続されたツエナイーダイオード、
   非反端入力端がコモンラインに接続され反端入力
   端が前記ブリツジの一方のブリツジ出力端子に接
   続され出力端がブリツジの他方のブリツジ出力端
   子に接続された演算増幅器、正負の電圧出力を有
   する直流電源、該直流電源の負電圧側と前記ブリ
   ツジの一方の電源端子の間に接続された第２の定
   電流回路、前記ブリツジ出力端子と前記演算増幅
   器の出力端子との間に抵抗器を挿入接続しその抵
   抗器に生ずる電圧が零になるようにその電流が制
   御されるように構成された第１の定電流回路を具
   備したことを特徴とするブリツジ回路。