JPH0691402B2 - 出力クランプ回路 - Google Patents
出力クランプ回路Info
- Publication number
- JPH0691402B2 JPH0691402B2 JP2103588A JP10358890A JPH0691402B2 JP H0691402 B2 JPH0691402 B2 JP H0691402B2 JP 2103588 A JP2103588 A JP 2103588A JP 10358890 A JP10358890 A JP 10358890A JP H0691402 B2 JPH0691402 B2 JP H0691402B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- differential amplifier
- transistor
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、A/Dコンバータ等に定格電圧以上の入力電
圧が印加されるのを防止する場合に用いられる出力クラ
ンプ回路に関する。
圧が印加されるのを防止する場合に用いられる出力クラ
ンプ回路に関する。
従来、この種の出力クランプ回路としては、ツェナダイ
オードを用いたものや、オペアンプ（インスルメンテー
ションアンプ）を用いた回路が各種知られている。
オードを用いたものや、オペアンプ（インスルメンテー
ションアンプ）を用いた回路が各種知られている。
しかしながら、これら従来のものはツェナの作動電圧の
精度が不十分であったり、オペアンプを飽和させてクラ
ンプさせた際、動作特性がリニアでないため復帰に時間
を要し応答性が悪い等の問題があった。
精度が不十分であったり、オペアンプを飽和させてクラ
ンプさせた際、動作特性がリニアでないため復帰に時間
を要し応答性が悪い等の問題があった。
そこでこの発明は、上記の問題点を解決するためになさ
れたもので、高精度でしかも応答性にすぐれた出力クラ
ンプ回路を提供することを目的とする。
れたもので、高精度でしかも応答性にすぐれた出力クラ
ンプ回路を提供することを目的とする。
上記目的を達成するために、この発明の出力クランプ回
路は、オペアンプと抵抗および帰還抵抗により構成され
る差動増幅器と、この差動増幅器の帰還抵抗と並列であ
って、差動増幅器の入力側がコレクタに、出力側がエミ
ッタにそれぞれ接続され、互いに動作極性が対称である
１対のクランプ用トランジスタと、上記差動増幅器の出
力側に抵抗を介してエミッタが接続されると共に、上記
１対のクランプ用トランジスタのベースにそれぞれコレ
クタが接続される１対のトランジスタを有し、かつ正負
のバイアス電源から抵抗を介して得られた正負の各分圧
電圧を、クランプ用トランジスタのベースにそれぞれ印
加する正負１対のバイアス回路とを備え、差動増幅器の
出力電圧が所定のクランプ電圧に到達した際にその出力
電圧を所定のクランプ電圧以内となるように制御するこ
とを特徴とする。
路は、オペアンプと抵抗および帰還抵抗により構成され
る差動増幅器と、この差動増幅器の帰還抵抗と並列であ
って、差動増幅器の入力側がコレクタに、出力側がエミ
ッタにそれぞれ接続され、互いに動作極性が対称である
１対のクランプ用トランジスタと、上記差動増幅器の出
力側に抵抗を介してエミッタが接続されると共に、上記
１対のクランプ用トランジスタのベースにそれぞれコレ
クタが接続される１対のトランジスタを有し、かつ正負
のバイアス電源から抵抗を介して得られた正負の各分圧
電圧を、クランプ用トランジスタのベースにそれぞれ印
加する正負１対のバイアス回路とを備え、差動増幅器の
出力電圧が所定のクランプ電圧に到達した際にその出力
電圧を所定のクランプ電圧以内となるように制御するこ
とを特徴とする。
上記の構成において、出力電圧が入力電圧の差分に応じ
て増幅されクランプ電圧の上限値または下限値を越えよ
うとすると、バイアス回路が作動し、差動増幅器の帰還
抵抗と並列に接続されたトランジスタのベースに電圧を
印加し、帰還電流を増大させることにより、出力電圧が
一定以下に保持される。
て増幅されクランプ電圧の上限値または下限値を越えよ
うとすると、バイアス回路が作動し、差動増幅器の帰還
抵抗と並列に接続されたトランジスタのベースに電圧を
印加し、帰還電流を増大させることにより、出力電圧が
一定以下に保持される。
次にこの発明の実施例を図面にもとづいて説明する。
第１図は、実施例の構成を示す回路図である。図に示さ
れるように出力クランプ回路は、オペアンプ１、抵抗R1
〜R3、帰還抵抗Rfからなる差動増幅器と、帰還抵抗Rfと
並列に接続された１対のトランジスタTr1,Tr3と、これ
らトランジスタTr1,Tr3のベース・エミッタ間電圧を制
御するバイアス回路とから構成される。バイアス回路
は、それぞれ電源V+A,V-Aを抵抗RA1,RA2およびRB1,RB2
により分圧して得られる電圧VT1,V-TがトランジスタT
r1,Tr2のベースに印加されるとともに、オペアンプ１の
出力電圧V0と抵抗REを介してエミッタ接続されるトラン
ジスタTr2,Tr4により上記印加電圧が出力電圧V0のレベ
ルに応じて制御される。
れるように出力クランプ回路は、オペアンプ１、抵抗R1
〜R3、帰還抵抗Rfからなる差動増幅器と、帰還抵抗Rfと
並列に接続された１対のトランジスタTr1,Tr3と、これ
らトランジスタTr1,Tr3のベース・エミッタ間電圧を制
御するバイアス回路とから構成される。バイアス回路
は、それぞれ電源V+A,V-Aを抵抗RA1,RA2およびRB1,RB2
により分圧して得られる電圧VT1,V-TがトランジスタT
r1,Tr2のベースに印加されるとともに、オペアンプ１の
出力電圧V0と抵抗REを介してエミッタ接続されるトラン
ジスタTr2,Tr4により上記印加電圧が出力電圧V0のレベ
ルに応じて制御される。
図では入力として電圧V1,V2がそれぞれ抵抗R1,R2を介し
てオペアンプ１の反転入力端子、非反転入力端子に入力
されると、オペアンプ１が差動増幅器として作動し、オ
ペアンプ１の接続抵抗の値に応じた倍率で増幅されて出
力電圧V0となって出力される。
てオペアンプ１の反転入力端子、非反転入力端子に入力
されると、オペアンプ１が差動増幅器として作動し、オ
ペアンプ１の接続抵抗の値に応じた倍率で増幅されて出
力電圧V0となって出力される。
次に第２図の回路図により、トランジスタTr3とトラン
ジスタTr4の回路部分についての動作を説明する。
ジスタTr4の回路部分についての動作を説明する。
バイアス回路は、第２図のように信号源の合成抵抗値R1
・R2/（R1＋R2）、 なる電源が接続されている。
・R2/（R1＋R2）、 なる電源が接続されている。
またコレクタ電流IC4は、 となり、トランジスタTr3のベース・エミッタ間電圧V
BE3は次のようになる。
BE3は次のようになる。
ベース・エミッタ間電圧VBE3は、出力電圧V0に依存しな
くなる。
くなる。
また、VBE3は逆バイアスとなっているため、バイアス回
路の電源電圧V-A、分圧抵抗RB1＋RB2を適当に調整する
ことで、逆バイアスの大きさが、トランジスタの定格を
越えることはない。逆バイアス電圧が定格を越えるとコ
レクタに電流がリークしてしまうため、高精度なクラン
プ回路にならない。
路の電源電圧V-A、分圧抵抗RB1＋RB2を適当に調整する
ことで、逆バイアスの大きさが、トランジスタの定格を
越えることはない。逆バイアス電圧が定格を越えるとコ
レクタに電流がリークしてしまうため、高精度なクラン
プ回路にならない。
また、以上の動作は、トランジスタTr1,Tr2についても
同様にあてはまる。これにより、オペアンプ１の出力は
プラス側にも、マイナス側にも高精度を維持したままク
ランプされることになる。
同様にあてはまる。これにより、オペアンプ１の出力は
プラス側にも、マイナス側にも高精度を維持したままク
ランプされることになる。
次に出力電圧V0が正出力でクランプされる動作を説明す
る。
る。
出力電圧V0が、バイアス回路で分圧された電圧+Tとトラ
ンジスタTr1のベース・エミッタ間電圧VBE1との和（V+T
＋VBE1）よりも大きくなろうとすると、トランジスタTr
1のベースに電流が流れ始めて、そのhFE倍の電流がオペ
アンプ１の出力からトランジスタTr1を経て流れる。こ
の電流は帰還抵抗Rfをバイパスすることを意味する。
ンジスタTr1のベース・エミッタ間電圧VBE1との和（V+T
＋VBE1）よりも大きくなろうとすると、トランジスタTr
1のベースに電流が流れ始めて、そのhFE倍の電流がオペ
アンプ１の出力からトランジスタTr1を経て流れる。こ
の電流は帰還抵抗Rfをバイパスすることを意味する。
さらに出力電圧V0が上昇しようとするとトランジスタTr
1の電流は大きくなり、出力電圧V0はクランプされる。
1の電流は大きくなり、出力電圧V0はクランプされる。
この状態では、トランジスタTr2はオフ状態になってい
る。トランジスタTr2のベース・エミッタ間電圧VBE2は
逆バイアスされるが、その大きさはトランジスタTr4が
オンになっているため、約−0.7Vになっている。
る。トランジスタTr2のベース・エミッタ間電圧VBE2は
逆バイアスされるが、その大きさはトランジスタTr4が
オンになっているため、約−0.7Vになっている。
一方、トランジスタTr3のベース電位は、トランジスタT
r4がオンになっているため（V0−VBE4）REの大きさの電
流がトランジスタTr4のエミッタ電流として流れる。こ
のときのコレクタ電流IC4は、 であり、１≪hFE4とするとIC4＝IE4となり、コレクタ電
流IC4はほぼエミッタ電流IE4とみなせる。トランジスタ
Tr3のベース電位は、トランジスタTr4のコレクタ出力電
流が、バイアス回路（V-A,RB1,RB2）を通って流れるた
め、出力電圧V0の変化によってトランジスタTr3のベー
ス電位が変化する。出力電圧V0の変化と同じ大きさだ
け、トランジスタTr3のベース電位も変化させることが
できると、出力電圧V0の変化に対し、トランジスタTr3
のベース・エミッタ間電圧VBEは常に一定となって、逆
バイアスされ、トランジスタTr3のリーク電流が出力電
圧V0の大きさに依存しなくなる。
r4がオンになっているため（V0−VBE4）REの大きさの電
流がトランジスタTr4のエミッタ電流として流れる。こ
のときのコレクタ電流IC4は、 であり、１≪hFE4とするとIC4＝IE4となり、コレクタ電
流IC4はほぼエミッタ電流IE4とみなせる。トランジスタ
Tr3のベース電位は、トランジスタTr4のコレクタ出力電
流が、バイアス回路（V-A,RB1,RB2）を通って流れるた
め、出力電圧V0の変化によってトランジスタTr3のベー
ス電位が変化する。出力電圧V0の変化と同じ大きさだ
け、トランジスタTr3のベース電位も変化させることが
できると、出力電圧V0の変化に対し、トランジスタTr3
のベース・エミッタ間電圧VBEは常に一定となって、逆
バイアスされ、トランジスタTr3のリーク電流が出力電
圧V0の大きさに依存しなくなる。
以上説明したようにこの発明では、オペアンプからなる
差動増幅器の負帰還部に並列接続したトランジスタを出
力電圧に駆動されるバイアス回路で制御することによ
り、高精度でかつ応答性にすぐれた出力クランプ回路を
得ることができる。また、この出力クランプ回路をA/D
コンバータ等に用いた場合、A/Dコンバータに対する異
常入力を効率よく除去して動作性能を向上させることが
できる。
差動増幅器の負帰還部に並列接続したトランジスタを出
力電圧に駆動されるバイアス回路で制御することによ
り、高精度でかつ応答性にすぐれた出力クランプ回路を
得ることができる。また、この出力クランプ回路をA/D
コンバータ等に用いた場合、A/Dコンバータに対する異
常入力を効率よく除去して動作性能を向上させることが
できる。
第１図は実施例を示す回路図、第２図は要部の回路図で
ある。 １……オペアンプ、R1〜R4……抵抗 RE,Rf,RA1,RA2,RB1,RB2……抵抗 Tr1〜Tr4……トランジスタ V+A,V-A……電源電圧、V0……出力電圧。
ある。 １……オペアンプ、R1〜R4……抵抗 RE,Rf,RA1,RA2,RB1,RB2……抵抗 Tr1〜Tr4……トランジスタ V+A,V-A……電源電圧、V0……出力電圧。
Claims (1)
- 【請求項１】オペアンプと抵抗および帰還抵抗により構
成される差動増幅器と、この差動増幅器の帰還抵抗と並
列であって、差動増幅器の入力側がコレクタに、出力側
がエミッタにそれぞれ接続され、互いに動作極性が対称
である１対のクランプ用トランジスタと、上記差動増幅
器の出力側に抵抗を介してエミッタが接続されると共
に、上記１対のクランプ用トランジスタのベースにそれ
ぞれコレクタが接続される１対のトランジスタを有し、
かつ正負のバイアス電源から抵抗を介して得られた正負
の各分圧電圧を、クランプ用トランジスタのベースにそ
れぞれ印加する正負１対のバイアス回路とを備え、差動
増幅器の出力電圧が所定のクランプ電圧に到達した際に
その出力電圧を所定のクランプ電圧以内となるように制
御することを特徴とする出力クランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2103588A JPH0691402B2 (ja) | 1990-04-19 | 1990-04-19 | 出力クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2103588A JPH0691402B2 (ja) | 1990-04-19 | 1990-04-19 | 出力クランプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH042211A JPH042211A (ja) | 1992-01-07 |
| JPH0691402B2 true JPH0691402B2 (ja) | 1994-11-14 |
Family
ID=14357933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2103588A Expired - Lifetime JPH0691402B2 (ja) | 1990-04-19 | 1990-04-19 | 出力クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691402B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008017319A (ja) * | 2006-07-07 | 2008-01-24 | Yamaha Corp | リミッタ回路 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007037385A (ja) * | 2005-07-29 | 2007-02-08 | Sanyo Electric Co Ltd | モータ駆動回路 |
| TWI639767B (zh) * | 2015-10-23 | 2018-11-01 | 蔡維倫 | Vehicle throttle locking circuit and method |
-
1990
- 1990-04-19 JP JP2103588A patent/JPH0691402B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008017319A (ja) * | 2006-07-07 | 2008-01-24 | Yamaha Corp | リミッタ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH042211A (ja) | 1992-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| GB2131208A (en) | Constant current generator circuit | |
| JPS6111546B2 (ja) | ||
| KR920009548B1 (ko) | 전류원 장치 | |
| JPH0691402B2 (ja) | 出力クランプ回路 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JPH0795249B2 (ja) | 定電圧装置 | |
| EP0343731B1 (en) | Unity-gain current-limiting circuit | |
| US4345215A (en) | Audio frequency power amplifier circuit | |
| JPS60208106A (ja) | 差動増幅器 | |
| JPH0158684B2 (ja) | ||
| EP0110720B1 (en) | Current mirror circuit | |
| JPS5914816Y2 (ja) | 定電流回路 | |
| JPH0434567Y2 (ja) | ||
| JPH0413692Y2 (ja) | ||
| JP2650390B2 (ja) | 比較装置 | |
| JPH0435776Y2 (ja) | ||
| JPH0760981B2 (ja) | 電圧−電流変換回路 | |
| JPS6118457Y2 (ja) | ||
| JPS6146506A (ja) | 定電圧電源回路 | |
| KR830001483Y1 (ko) | 증폭기 | |
| JPS6216015Y2 (ja) | ||
| JP2776528B2 (ja) | 定電圧回路 | |
| JP2593523Y2 (ja) | 帰還形定電流源回路 | |
| JPH067379Y2 (ja) | 基準電圧源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101114 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101114 Year of fee payment: 16 |