JP2593523Y2 - 帰還形定電流源回路 - Google Patents
帰還形定電流源回路Info
- Publication number
- JP2593523Y2 JP2593523Y2 JP1992001260U JP126092U JP2593523Y2 JP 2593523 Y2 JP2593523 Y2 JP 2593523Y2 JP 1992001260 U JP1992001260 U JP 1992001260U JP 126092 U JP126092 U JP 126092U JP 2593523 Y2 JP2593523 Y2 JP 2593523Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- operational amplifier
- constant current
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】この考案はデジタルマルチメータ
等に用いる帰還形定電流源回路に関し、特に過電圧印加
に対する保護特性を向上させたものである。
等に用いる帰還形定電流源回路に関し、特に過電圧印加
に対する保護特性を向上させたものである。
【０００２】
【従来の技術】従来のこの種の帰還形定電流源回路を図
３を参照して説明する。定電圧源１の出力電圧Ｖ0 が抵
抗器Ｒ0 を介して、非反転入力端子が共通電位点に接続
された演算増幅器３の反転入力端子に供給され、演算増
幅器３の反転入力端子及び出力端子に、一対の電源出力
端子Ａ及びＢが接続される。電源出力端子Ａ，Ｂ間に負
荷抵抗（被測定抵抗）ＲL が接続される。演算増幅器３
の入力電圧をＶ1 、出力電圧をＶ2 、利得をＡで表す
と、定常時これらの間には、 Ｖ1 ＝−Ｖ2 ／Ａ ・・・・（１） の関係がある。出力電圧Ｖ2 は有限な確定値であり、演
算増幅器３の利得Ａは極めて大きい（理想的には無限
大）ので、入力電圧Ｖ1 は微小となり、ゼロと見なすこ
とができる。従って、 Ｖ1 ＝０ ・・・・（２） 抵抗器Ｒ0 を流れる電流Ｉ0 はＲ0 を抵抗値を表すもの
とすれば Ｉ0 ＝Ｖ0 ／Ｒ0 ・・・・（３） となり、負荷抵抗ＲL を流れる電流Ｉ1 は Ｉ1 ＝−Ｖ2 ／（ＲL ＋ＲP ） ・・・・（４） となる。演算増幅器３の各入力端子の入力インピーダン
スはそれぞれ極めて高く（理想的には無限大）、内部へ
流れる電流は無視できるので、 Ｉ0 ＝Ｉ1 ・・・・（５） （４）式でＲP は出力端子Ｂと隣接して挿入された保護
抵抗器ＲP の抵抗値である。負荷抵抗ＲL には定電圧源
１の出力電圧Ｖ0 と抵抗器Ｒ0 の抵抗値とで定まる一定
の電流Ｉ0 ＝Ｖ0 ／Ｒ0 が供給される。
３を参照して説明する。定電圧源１の出力電圧Ｖ0 が抵
抗器Ｒ0 を介して、非反転入力端子が共通電位点に接続
された演算増幅器３の反転入力端子に供給され、演算増
幅器３の反転入力端子及び出力端子に、一対の電源出力
端子Ａ及びＢが接続される。電源出力端子Ａ，Ｂ間に負
荷抵抗（被測定抵抗）ＲL が接続される。演算増幅器３
の入力電圧をＶ1 、出力電圧をＶ2 、利得をＡで表す
と、定常時これらの間には、 Ｖ1 ＝−Ｖ2 ／Ａ ・・・・（１） の関係がある。出力電圧Ｖ2 は有限な確定値であり、演
算増幅器３の利得Ａは極めて大きい（理想的には無限
大）ので、入力電圧Ｖ1 は微小となり、ゼロと見なすこ
とができる。従って、 Ｖ1 ＝０ ・・・・（２） 抵抗器Ｒ0 を流れる電流Ｉ0 はＲ0 を抵抗値を表すもの
とすれば Ｉ0 ＝Ｖ0 ／Ｒ0 ・・・・（３） となり、負荷抵抗ＲL を流れる電流Ｉ1 は Ｉ1 ＝−Ｖ2 ／（ＲL ＋ＲP ） ・・・・（４） となる。演算増幅器３の各入力端子の入力インピーダン
スはそれぞれ極めて高く（理想的には無限大）、内部へ
流れる電流は無視できるので、 Ｉ0 ＝Ｉ1 ・・・・（５） （４）式でＲP は出力端子Ｂと隣接して挿入された保護
抵抗器ＲP の抵抗値である。負荷抵抗ＲL には定電圧源
１の出力電圧Ｖ0 と抵抗器Ｒ0 の抵抗値とで定まる一定
の電流Ｉ0 ＝Ｖ0 ／Ｒ0 が供給される。
【０００３】（５）式に（３），（４）式を代入すれば Ｖ2 ＝−Ｖ0 （ＲL ＋ＲP ）／Ｒ0 ・・・・（６） の関係が得られる。抵抗器Ｒ0 の出力端と共通電位点と
の間に互いに逆向きのダイオードＤ1 ，Ｄ2 が接続さ
れ、異常時の演算増幅器３の入力電圧Ｖ1 を±０．７Ｖ
程度に制限している。演算増幅器３の出力端子にダイオ
ードＤ3 のアノード及びダイオードＤ4 のカソードがそ
れぞれ接続され、ダイオードＤ3 のカソードに正電圧Ｖ
C が、またダイオードＤ4 のアノードに負電圧−ＶC が
それぞれ印加され、異常時のＶ2 を±ＶC 、例えば±５
Ｖに制限している。なお演算増幅器３にも電源電圧±Ｖ
C が供給されている。
の間に互いに逆向きのダイオードＤ1 ，Ｄ2 が接続さ
れ、異常時の演算増幅器３の入力電圧Ｖ1 を±０．７Ｖ
程度に制限している。演算増幅器３の出力端子にダイオ
ードＤ3 のアノード及びダイオードＤ4 のカソードがそ
れぞれ接続され、ダイオードＤ3 のカソードに正電圧Ｖ
C が、またダイオードＤ4 のアノードに負電圧−ＶC が
それぞれ印加され、異常時のＶ2 を±ＶC 、例えば±５
Ｖに制限している。なお演算増幅器３にも電源電圧±Ｖ
C が供給されている。
【０００４】図３Ｂに示すように、出力端子Ａ，Ｂ間に
誤って過電圧Ｅを印加したとすると、図示のような経路
で電流Ｉが流れる。Ｖ1 はダイオードＤ1 ，Ｄ2 でクラ
ンプされるので小さな値でありこれを無視すれば電流Ｉ
は、 Ｉ≒（Ｅ−ＶC ）／ＲP ・・・・（７） Ｅ≫ＶC の場合には、 Ｉ≒Ｅ／ＲP ・・・・（７′） 保護抵抗器ＲP には正の温度係数が付与されているの
で、電流Ｉが流れて、抵抗体の温度が上昇するにつれ
て、抵抗値ＲP が増大し、これにより電流Ｉが制限され
る。
誤って過電圧Ｅを印加したとすると、図示のような経路
で電流Ｉが流れる。Ｖ1 はダイオードＤ1 ，Ｄ2 でクラ
ンプされるので小さな値でありこれを無視すれば電流Ｉ
は、 Ｉ≒（Ｅ−ＶC ）／ＲP ・・・・（７） Ｅ≫ＶC の場合には、 Ｉ≒Ｅ／ＲP ・・・・（７′） 保護抵抗器ＲP には正の温度係数が付与されているの
で、電流Ｉが流れて、抵抗体の温度が上昇するにつれ
て、抵抗値ＲP が増大し、これにより電流Ｉが制限され
る。
【０００５】過電圧Ｅによる消費電力Ｐは、 Ｐ＝ＥＩ＝Ｅ（Ｅ−ＶC ）／ＲP ≒Ｅ2 ／ＲP ・・・・（７″） となる。電流Ｉは（７），（７′）式に示すように、過
電圧Ｅにほぼ比例して大きくなるので、消費電力Ｐは可
なり大きくなる恐れがある。
電圧Ｅにほぼ比例して大きくなるので、消費電力Ｐは可
なり大きくなる恐れがある。
【０００６】
【考案が解決しようとする課題】負荷抵抗ＲL の電圧Ｖ
L は ＶL ＝Ｉ0 ＲL ＝Ｖ0 ＲL ／Ｒ0 ・・・・（８） となり、抵抗値ＲL の増加と共に大きくなるが、その最
大電圧ＶL max は演算増幅器３の許容最大出力電圧±Ｖ
2 max により制限される。演算増幅器３に与える電源電
圧±ＶC を±５Ｖとすれば、例えば±Ｖ2 max ≒±３．
５Ｖである。従って、ＲL ＋ＲP には高々Ｖ2 max ≒
３．５Ｖを印加することができ、最大負荷電圧は ＶL max ＝Ｖ2 max ＲL ／（ＲL ＋ＲP ） ・・・・（９） となり、例えばＶL max ＝２Ｖのように、保護抵抗器Ｒ
P による電圧降下により可なり小さくされる。このよう
に、従来の回路では保護抵抗器ＲP のために負荷抵抗Ｒ
L に印加できる出力電圧のダイナミックレンジが狭い欠
点があった。
L は ＶL ＝Ｉ0 ＲL ＝Ｖ0 ＲL ／Ｒ0 ・・・・（８） となり、抵抗値ＲL の増加と共に大きくなるが、その最
大電圧ＶL max は演算増幅器３の許容最大出力電圧±Ｖ
2 max により制限される。演算増幅器３に与える電源電
圧±ＶC を±５Ｖとすれば、例えば±Ｖ2 max ≒±３．
５Ｖである。従って、ＲL ＋ＲP には高々Ｖ2 max ≒
３．５Ｖを印加することができ、最大負荷電圧は ＶL max ＝Ｖ2 max ＲL ／（ＲL ＋ＲP ） ・・・・（９） となり、例えばＶL max ＝２Ｖのように、保護抵抗器Ｒ
P による電圧降下により可なり小さくされる。このよう
に、従来の回路では保護抵抗器ＲP のために負荷抵抗Ｒ
L に印加できる出力電圧のダイナミックレンジが狭い欠
点があった。
【０００７】また、従来の回路では過電圧を印加した場
合、保護抵抗器ＲP の温度上昇の結果によるその抵抗値
の増加によって電流制限が行われるものであり、応答速
度が遅いため、安全性に問題があった。また、誤って過
電圧を印加した場合に過電圧による消費電力が大きく、
発熱量が多いため、実装や構造を大形にしなければなら
ず、小形化の隘路となっていた。
合、保護抵抗器ＲP の温度上昇の結果によるその抵抗値
の増加によって電流制限が行われるものであり、応答速
度が遅いため、安全性に問題があった。また、誤って過
電圧を印加した場合に過電圧による消費電力が大きく、
発熱量が多いため、実装や構造を大形にしなければなら
ず、小形化の隘路となっていた。
【０００８】この考案の目的は、これら従来の問題を解
決して、負荷端子電圧のダイナミックレンジを広く、過
電圧印加に対する保護回路の応答速度を速く、また過電
圧に基ずく消費電力を小さくしようとするものである。
決して、負荷端子電圧のダイナミックレンジを広く、過
電圧印加に対する保護回路の応答速度を速く、また過電
圧に基ずく消費電力を小さくしようとするものである。
【０００９】
【問題を解決するための手段】この考案による帰還形定
電流源回路は、出力電圧Ｖ 0 の定電圧源を抵抗器（その
抵抗値をＲ 0 とする）を介して、非反転入力端子が共通
電位点に接続された演算増幅器の反転入力端子に接続
し、その演算増幅器の反転入力端子及び出力端子に、一
対の電源出力端子Ａ及びＢをそれぞれ接続し、それら端
子間に接続される負荷インピーダンス素子に、Ｖ 0 ／Ｒ
0 の大きさの定電流を供給するようにした帰還形定電流
源回路において、 前記演算増幅器の出力端子に第１トラ
ンジスタのベースを接続し、前記電源出力端子Ｂと前記
第１トランジスタのコレクタとの間に、前記第１トラン
ジスタに対し順方向となるようにダイオードを接続し、
前記第１トランジスタのエミッタ及びベースに、第２ト
ランジスタのベース及びコレクタをそれぞれ接続し、前
記第１トランジスタのエミッタを電流制限抵抗器Ｒ 1 を
介して、前記第２トランジスタのエミッタと、前記定電
圧源の出力電圧Ｖ 0 とは逆極性の電源入力端子とに接続
する。
電流源回路は、出力電圧Ｖ 0 の定電圧源を抵抗器（その
抵抗値をＲ 0 とする）を介して、非反転入力端子が共通
電位点に接続された演算増幅器の反転入力端子に接続
し、その演算増幅器の反転入力端子及び出力端子に、一
対の電源出力端子Ａ及びＢをそれぞれ接続し、それら端
子間に接続される負荷インピーダンス素子に、Ｖ 0 ／Ｒ
0 の大きさの定電流を供給するようにした帰還形定電流
源回路において、 前記演算増幅器の出力端子に第１トラ
ンジスタのベースを接続し、前記電源出力端子Ｂと前記
第１トランジスタのコレクタとの間に、前記第１トラン
ジスタに対し順方向となるようにダイオードを接続し、
前記第１トランジスタのエミッタ及びベースに、第２ト
ランジスタのベース及びコレクタをそれぞれ接続し、前
記第１トランジスタのエミッタを電流制限抵抗器Ｒ 1 を
介して、前記第２トランジスタのエミッタと、前記定電
圧源の出力電圧Ｖ 0 とは逆極性の電源入力端子とに接続
する。
【００１０】
【実施例】この考案の実施例を図１Ａを参照して説明す
る。図１Ａには図３と対応する部分に同じ符号を付し、
重複説明を省略する。この考案では演算増幅器３の出力
端子及び電源出力端子Ｂに、トランジスタＱ1 のベース
及びコレクタがそれぞれ接続され、そのエミッタは電流
制限抵抗器Ｒ1 を介して、定電圧源１の出力電圧Ｖ0 と
逆極性の電源入力端子Ｌ（この例では負電圧−ＶC が供
給される）に接続される。
る。図１Ａには図３と対応する部分に同じ符号を付し、
重複説明を省略する。この考案では演算増幅器３の出力
端子及び電源出力端子Ｂに、トランジスタＱ1 のベース
及びコレクタがそれぞれ接続され、そのエミッタは電流
制限抵抗器Ｒ1 を介して、定電圧源１の出力電圧Ｖ0 と
逆極性の電源入力端子Ｌ（この例では負電圧−ＶC が供
給される）に接続される。
【００１１】トランジスタＱ1 のエミッタ及びベース
に、トランジスタＱ2 のベース及びコレクタがそれぞれ
接続され、そのエミッタは電源端子Ｌに接続される。電
源出力端子Ａ又はＢ（この例ではＢ）と隣接して、ダイ
オードＤが挿入される。コンデンサＣa 及び抵抗器Ｒa
より成る直列回路は発振防止用のもので、必要に応じて
付加される。
に、トランジスタＱ2 のベース及びコレクタがそれぞれ
接続され、そのエミッタは電源端子Ｌに接続される。電
源出力端子Ａ又はＢ（この例ではＢ）と隣接して、ダイ
オードＤが挿入される。コンデンサＣa 及び抵抗器Ｒa
より成る直列回路は発振防止用のもので、必要に応じて
付加される。
【００１２】演算増幅器３の各入力端子の入力インピー
ダンスは極めて大きく、流れる電流は無視できるので、
定電流Ｉ0 ＝Ｖ0 ／Ｒ0 ＝Ｉ1 がＲ L −Ｄ−Ｑ1 （Ｃ→
Ｅ）−Ｒ1 の経路を通って負電源に流れる。トランジス
タＱ1 のベースには演算増幅器３よりベース電流ＩB1＝
Ｉ1 ／ｈFEが供給される。ｈFEはトランジスタの電流増
幅率である。負荷ＲL 接続時、Ｒ1 の端子電圧Ｖa は
０．７Ｖ以下とされるので、Ｑ2 はオフである。 （ａ）負荷ＲL 接続時の動作 ダイオードＤの順電圧は小さいので、簡単化のため無視
する。電源出力端子Ｂの電圧をＶB とする。Ｉ0 ＝Ｉ1
であるから、 Ｉ0 ＝（Ｖ0 −Ｖ1 ）／Ｒ0 ＝（Ｖ1 −ＶB ）／ＲL ＝Ｉ1 ∴ＶB ＝−Ｖ0 Ｒl ／Ｒ0 ＋Ｖ1 （Ｒ0 ＋Ｒl ）／Ｒ0 ・・・（１０） 演算増幅器３の出力電圧Ｖ2 ＝−ＡＶ1 をトランジスタ
回路の電流、電圧で表すと、 Ｖ2 ＝−ＡＶ1 ＝ＶBE1 ＋（Ｉ1 ＋ＩB1）Ｒ1 ＋（−ＶC ）・・・（１１） ∴Ｖ1 ＝−｛ＶBE1 ＋（Ｉ1 ＋ＩB1）Ｒ1 ＋（−ＶC ）｝／Ａ・・・（１２） 演算増幅器３の利得Ａは極めて大きいので、 Ｖ1 ＝０ ・・・・（１３） と見なし得る。従って（１０）式より、 ＶB ＝−Ｖ0 ＲL ／Ｒ0 ・・・・（１４） Ｖ2 は（１１）式にＩB1＝Ｉ1 ／ｈFEを代入して、 Ｖ2 ＝ＶBE1 ＋Ｉ1 （１＋１／ｈFE）Ｒ1 ＋（−ＶC ） ＝ＶBE1 ＋Ｖ0 （１＋１／ｈFE）Ｒ1 ／Ｒ0 ＋（−ＶC ） ｈFE≫１であるので Ｖ2 ＝ＶBE1 ＋Ｖ0 Ｒ1 ／Ｒ0 ＋（−ＶC ）・・・・（１５） （１４）式において、Ｖ0 ，Ｒ0 は既知であるので、Ｖ
B 、つまり負荷の端子電圧を別途測定することによっ
て、負荷抵抗値が求められる。
ダンスは極めて大きく、流れる電流は無視できるので、
定電流Ｉ0 ＝Ｖ0 ／Ｒ0 ＝Ｉ1 がＲ L −Ｄ−Ｑ1 （Ｃ→
Ｅ）−Ｒ1 の経路を通って負電源に流れる。トランジス
タＱ1 のベースには演算増幅器３よりベース電流ＩB1＝
Ｉ1 ／ｈFEが供給される。ｈFEはトランジスタの電流増
幅率である。負荷ＲL 接続時、Ｒ1 の端子電圧Ｖa は
０．７Ｖ以下とされるので、Ｑ2 はオフである。 （ａ）負荷ＲL 接続時の動作 ダイオードＤの順電圧は小さいので、簡単化のため無視
する。電源出力端子Ｂの電圧をＶB とする。Ｉ0 ＝Ｉ1
であるから、 Ｉ0 ＝（Ｖ0 −Ｖ1 ）／Ｒ0 ＝（Ｖ1 −ＶB ）／ＲL ＝Ｉ1 ∴ＶB ＝−Ｖ0 Ｒl ／Ｒ0 ＋Ｖ1 （Ｒ0 ＋Ｒl ）／Ｒ0 ・・・（１０） 演算増幅器３の出力電圧Ｖ2 ＝−ＡＶ1 をトランジスタ
回路の電流、電圧で表すと、 Ｖ2 ＝−ＡＶ1 ＝ＶBE1 ＋（Ｉ1 ＋ＩB1）Ｒ1 ＋（−ＶC ）・・・（１１） ∴Ｖ1 ＝−｛ＶBE1 ＋（Ｉ1 ＋ＩB1）Ｒ1 ＋（−ＶC ）｝／Ａ・・・（１２） 演算増幅器３の利得Ａは極めて大きいので、 Ｖ1 ＝０ ・・・・（１３） と見なし得る。従って（１０）式より、 ＶB ＝−Ｖ0 ＲL ／Ｒ0 ・・・・（１４） Ｖ2 は（１１）式にＩB1＝Ｉ1 ／ｈFEを代入して、 Ｖ2 ＝ＶBE1 ＋Ｉ1 （１＋１／ｈFE）Ｒ1 ＋（−ＶC ） ＝ＶBE1 ＋Ｖ0 （１＋１／ｈFE）Ｒ1 ／Ｒ0 ＋（−ＶC ） ｈFE≫１であるので Ｖ2 ＝ＶBE1 ＋Ｖ0 Ｒ1 ／Ｒ0 ＋（−ＶC ）・・・・（１５） （１４）式において、Ｖ0 ，Ｒ0 は既知であるので、Ｖ
B 、つまり負荷の端子電圧を別途測定することによっ
て、負荷抵抗値が求められる。
【００１３】（１４）式より負荷の電圧｜ＶB ｜は抵抗
値ＲL と共に増加するが、無制限ではなく、演算増幅器
３の許容最大出力電圧±Ｖ2 max により制限される。限
界状態ではトランジスタＱ1 は飽和に近付くので、その
とき、ＶCE1 ≒０．１Ｖ，ＶBE1 ≒０．７Ｖとなり、Ｖ
CB1 ≒−０．６Ｖとなる。従って、ＶB ＝−Ｖ2 max−
０．６＋ＶD となる。ＶD はダイオードＤの順電圧でほ
ぼ０．７Ｖに等しい。よって ＶB ＝−Ｖ2 max ＋０．１Ｖ≒−Ｖ2 max ・・・・（１６） となり、ＶB として例えば−Ｖ2 max ＝−３．５Ｖ（±
ＶC ＝±５Ｖの場合）を印加でき、従来例のようにダイ
ナミックレンジがＶ2 max より保護抵抗器ＲP による電
圧降下分だけ小さくなるようなことはない。
値ＲL と共に増加するが、無制限ではなく、演算増幅器
３の許容最大出力電圧±Ｖ2 max により制限される。限
界状態ではトランジスタＱ1 は飽和に近付くので、その
とき、ＶCE1 ≒０．１Ｖ，ＶBE1 ≒０．７Ｖとなり、Ｖ
CB1 ≒−０．６Ｖとなる。従って、ＶB ＝−Ｖ2 max−
０．６＋ＶD となる。ＶD はダイオードＤの順電圧でほ
ぼ０．７Ｖに等しい。よって ＶB ＝−Ｖ2 max ＋０．１Ｖ≒−Ｖ2 max ・・・・（１６） となり、ＶB として例えば−Ｖ2 max ＝−３．５Ｖ（±
ＶC ＝±５Ｖの場合）を印加でき、従来例のようにダイ
ナミックレンジがＶ2 max より保護抵抗器ＲP による電
圧降下分だけ小さくなるようなことはない。
【００１４】負荷抵抗ＲL が外れた場合には演算増幅器
３より大きな出力電流Ｉ2 がＱ1 （Ｂ→Ｅ）−Ｒ1 の経
路で流れようとするが、抵抗器Ｒ1 の端子電圧Ｖa がト
ランジスタＱ2 のベース〜エミッタ間のしきい値電圧Ｖ
th≒０．７Ｖを越えようとすると、Ｑ2 がオンになろう
とし、ＶBE1 ≦ＶCE2 （sat)≒０．１Ｖで、トランジス
タＱ1 はオフしようとするので、Ｂ〜Ｅ間の抵抗値は大
きくなり、通過電流は小さくなる。よって、Ｒ1 の電圧
Ｖa は減小し、Ｖth≒０．７Ｖを越えることはできず、
結局 Ｉ2 ≒Ｖth／Ｒ1 ・・・・（１７） に制限される。（ｂ）Ａ→Ｂの方向に過電圧Ｅを印加し
た場合この場合には図２Ａに示す経路でＩ0 ＝Ｖ0 ／Ｒ
0 の定電流が流れる。過電圧Ｅによる消費電力は、 Ｐ＝ＥＩ0 ＝ＥＶ0 ／Ｒ0 ・・・・（１８） 定電流Ｉ0 は正常時の電流であり、一般に小さく設定さ
れており、従来の（７），（７′）式のＩに比べて例え
ば１桁以上小さくなり、従って消費電力Ｐもそれだけ小
さくなる。
３より大きな出力電流Ｉ2 がＱ1 （Ｂ→Ｅ）−Ｒ1 の経
路で流れようとするが、抵抗器Ｒ1 の端子電圧Ｖa がト
ランジスタＱ2 のベース〜エミッタ間のしきい値電圧Ｖ
th≒０．７Ｖを越えようとすると、Ｑ2 がオンになろう
とし、ＶBE1 ≦ＶCE2 （sat)≒０．１Ｖで、トランジス
タＱ1 はオフしようとするので、Ｂ〜Ｅ間の抵抗値は大
きくなり、通過電流は小さくなる。よって、Ｒ1 の電圧
Ｖa は減小し、Ｖth≒０．７Ｖを越えることはできず、
結局 Ｉ2 ≒Ｖth／Ｒ1 ・・・・（１７） に制限される。（ｂ）Ａ→Ｂの方向に過電圧Ｅを印加し
た場合この場合には図２Ａに示す経路でＩ0 ＝Ｖ0 ／Ｒ
0 の定電流が流れる。過電圧Ｅによる消費電力は、 Ｐ＝ＥＩ0 ＝ＥＶ0 ／Ｒ0 ・・・・（１８） 定電流Ｉ0 は正常時の電流であり、一般に小さく設定さ
れており、従来の（７），（７′）式のＩに比べて例え
ば１桁以上小さくなり、従って消費電力Ｐもそれだけ小
さくなる。
【００１５】過電圧Ｅに対してＶ1 ，Ｖ2 は小さな値で
あるので、トランジスタＱ1 のベース〜コレクタ間にほ
ぼ過電圧Ｅが印加されるので、そのＶCBO （エミッタオ
ープン時のＶCB）の大きい、例えば必要に応じ２００〜
３００Ｖのものを選べば、破損を容易に防ぐことができ
る。過電圧Ｅ印加時にも、この電源回路が定電流動作を
行えるのは、その過電圧をトランジスタＱ1 のベース〜
コレクタ間に受け持たせることができ、演算増幅器３を
用いた負帰還増幅回路の動作は支障なく行われるからで
ある。 （ｃ）Ｂ→Ａの方向に過電圧Ｅを印加した場合 この場合にはダイオードＤがオフとなるので図２Ｂに示
すような経路で極く僅かのリーク電流Ｉが流れる。トラ
ンジスタＱ1 のコレクタ電流は微小なリーク電流である
のでエミッタ〜コレクタ間での電圧降下は無視できるの
で、コレクタ電圧ＶC1≒−ＶC ＝−５Ｖ程度であり、過
電圧Ｅに比べて、Ｖ1 ≒０であるので、ダイオードＤの
端子電圧は−ＶC −（−Ｅ）＝Ｅ−ＶC となる。従って
ダイオードＤとしてその逆方向の許容電圧が過電圧Ｅ以
上のものを選べば、破損を容易に防ぐことができる。
あるので、トランジスタＱ1 のベース〜コレクタ間にほ
ぼ過電圧Ｅが印加されるので、そのＶCBO （エミッタオ
ープン時のＶCB）の大きい、例えば必要に応じ２００〜
３００Ｖのものを選べば、破損を容易に防ぐことができ
る。過電圧Ｅ印加時にも、この電源回路が定電流動作を
行えるのは、その過電圧をトランジスタＱ1 のベース〜
コレクタ間に受け持たせることができ、演算増幅器３を
用いた負帰還増幅回路の動作は支障なく行われるからで
ある。 （ｃ）Ｂ→Ａの方向に過電圧Ｅを印加した場合 この場合にはダイオードＤがオフとなるので図２Ｂに示
すような経路で極く僅かのリーク電流Ｉが流れる。トラ
ンジスタＱ1 のコレクタ電流は微小なリーク電流である
のでエミッタ〜コレクタ間での電圧降下は無視できるの
で、コレクタ電圧ＶC1≒−ＶC ＝−５Ｖ程度であり、過
電圧Ｅに比べて、Ｖ1 ≒０であるので、ダイオードＤの
端子電圧は−ＶC −（−Ｅ）＝Ｅ−ＶC となる。従って
ダイオードＤとしてその逆方向の許容電圧が過電圧Ｅ以
上のものを選べば、破損を容易に防ぐことができる。
【００１６】これ迄の説明では、定電圧源１の電圧Ｖ0
の極性を正であるものとしたが、もし負に設定する場合
には、図１Ｂに示すように、トランジスタＱ1 ，Ｑ2 を
ＰＮＰ形とし、ダイオードＤの向きを図１Ａと反対にし
て、Ｑ1 ，Ｑ2 のエミッタを正の電源電圧＋ＶC が供給
される電源入力端子Ｈに接続すればよい。また、ダイオ
ードＤは電源出力端子Ａ側に挿入してもよい。
の極性を正であるものとしたが、もし負に設定する場合
には、図１Ｂに示すように、トランジスタＱ1 ，Ｑ2 を
ＰＮＰ形とし、ダイオードＤの向きを図１Ａと反対にし
て、Ｑ1 ，Ｑ2 のエミッタを正の電源電圧＋ＶC が供給
される電源入力端子Ｈに接続すればよい。また、ダイオ
ードＤは電源出力端子Ａ側に挿入してもよい。
【００１７】
【考案の効果】以上述べたように、この考案の回路で
は、演算増幅器３の最大許容出力電圧Ｖ2 max にほぼ等
しい電圧を負荷に印加できるので、従来の回路より負荷
電圧のダイナミックレンジが大幅に広くなる。また、Ａ
→Ｂ方向に過電圧Ｅを印加した時でも、定常時の小さな
定電流Ｉ0 と等しい電流が出力端子Ａ，Ｂ間に流れるだ
けであるので、その時の消費電力を従来より可なり小さ
くでき、回路の実装、構造の小形化につながる。
は、演算増幅器３の最大許容出力電圧Ｖ2 max にほぼ等
しい電圧を負荷に印加できるので、従来の回路より負荷
電圧のダイナミックレンジが大幅に広くなる。また、Ａ
→Ｂ方向に過電圧Ｅを印加した時でも、定常時の小さな
定電流Ｉ0 と等しい電流が出力端子Ａ，Ｂ間に流れるだ
けであるので、その時の消費電力を従来より可なり小さ
くでき、回路の実装、構造の小形化につながる。
【００１８】この考案では、従来のように応答速度の遅
い熱応答形の保護抵抗器を用いず、前項の説明から分る
ように、過電圧に対し瞬時に保護動作が行われるので、
安全性の面で有利である。
い熱応答形の保護抵抗器を用いず、前項の説明から分る
ように、過電圧に対し瞬時に保護動作が行われるので、
安全性の面で有利である。
【図１】この考案の実施例を示す回路図。
【図２】図１の回路の出力端子間に誤って過電圧を印加
した場合に流れる電流経路を示す回路図。
した場合に流れる電流経路を示す回路図。
【図３】従来の帰還形定電流源回路の回路図。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 実開 昭63−78415（ＪＰ，Ｕ) 実開 昭60−124045（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H02H 3/08 - 3/52
Claims (1)
- 【請求項１】 出力電圧Ｖ 0 の定電圧源を抵抗器（その
抵抗値をＲ0 とする）を介して、非反転入力端子が共通
電位点に接続された演算増幅器の反転入力端子に接続
し、その演算増幅器の反転入力端子及び出力端子に、一
対の電源出力端子Ａ及びＢをそれぞれ接続し、それら端
子間に接続される負荷インピーダンス素子に、Ｖ0 ／Ｒ
0 の大きさの定電流を供給するようにした帰還形定電流
源回路において、 前記演算増幅器の出力端子に第１トランジスタのベース
を接続し、前記電源出力端子Ｂと前記第１トランジスタ
のコレクタとの間に、前記第１トランジスタに対し順方
向となるようにダイオードを接続し、前記第１トランジ
スタのエミッタ及びベースに、第２トランジスタのベー
ス及びコレクタをそれぞれ接続し、前記第１トランジス
タのエミッタを電流制限抵抗器Ｒ 1 を介して、前記第２
トランジスタのエミッタと、前記定電圧源の出力電圧Ｖ
0 とは逆極性の電源入力端子とに接続することを特徴と
する、帰還形定電流源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992001260U JP2593523Y2 (ja) | 1992-01-17 | 1992-01-17 | 帰還形定電流源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992001260U JP2593523Y2 (ja) | 1992-01-17 | 1992-01-17 | 帰還形定電流源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0559333U JPH0559333U (ja) | 1993-08-06 |
| JP2593523Y2 true JP2593523Y2 (ja) | 1999-04-12 |
Family
ID=11496490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1992001260U Expired - Lifetime JP2593523Y2 (ja) | 1992-01-17 | 1992-01-17 | 帰還形定電流源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2593523Y2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5140271A (ja) * | 1974-09-30 | 1976-04-03 | Toray Industries | Kannetsuhatsunetsutainoondoseigyohoho |
| JPS60124045U (ja) * | 1984-01-31 | 1985-08-21 | 富士電機株式会社 | 出力トランジスタの保護回路 |
-
1992
- 1992-01-17 JP JP1992001260U patent/JP2593523Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0559333U (ja) | 1993-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3065605B2 (ja) | 直流安定化電源装置 | |
| US4951003A (en) | Differential transconductance circuit | |
| JPS5990412A (ja) | 双方向性定電流駆動回路 | |
| JPH0469445B2 (ja) | ||
| WO1999028802A1 (en) | Reference voltage source with temperature-compensated output reference voltage | |
| US4536702A (en) | Constant current source or voltage source transistor circuit | |
| JPH08279737A (ja) | 電力トランジスタの保護回路および保護方法 | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| US4605892A (en) | Current-source arrangement | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP2593523Y2 (ja) | 帰還形定電流源回路 | |
| US4370608A (en) | Integrable conversion circuit for converting input voltage to output current or voltage | |
| JPH0136591B2 (ja) | ||
| US4573019A (en) | Current mirror circuit | |
| JPH0158684B2 (ja) | ||
| JPH0225561B2 (ja) | ||
| US3989997A (en) | Absolute-value circuit | |
| JPS6146506A (ja) | 定電圧電源回路 | |
| JP2650390B2 (ja) | 比較装置 | |
| JPH0643951A (ja) | 電流制限回路 | |
| JPS58194417A (ja) | ダイオ−ド | |
| JPS5843014A (ja) | 電源装置 | |
| JPS6118457Y2 (ja) | ||
| JPH0691402B2 (ja) | 出力クランプ回路 | |
| JP2901397B2 (ja) | 非線型増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981117 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |