JPH0469445B2 - - Google Patents
Info
- Publication number
- JPH0469445B2 JPH0469445B2 JP58192650A JP19265083A JPH0469445B2 JP H0469445 B2 JPH0469445 B2 JP H0469445B2 JP 58192650 A JP58192650 A JP 58192650A JP 19265083 A JP19265083 A JP 19265083A JP H0469445 B2 JPH0469445 B2 JP H0469445B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- transistors
- emitter
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000008878 coupling Effects 0.000 claims description 8
- 238000010168 coupling process Methods 0.000 claims description 8
- 238000005859 coupling reaction Methods 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0826—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches
Landscapes
- Amplifiers (AREA)
- Direct Current Feeding And Distribution (AREA)
- Bipolar Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】
発明の関連する技術分野
本発明は、エミツタ−コレクタ間が、負荷及び
抵抗に直列接続されている出力トランジスタを備
え、この直列回路の外側の端部が、第１及び第２
のバツテリ端子（＋及び−）と接続されているト
ランジスタ回路装置に関する。
抵抗に直列接続されている出力トランジスタを備
え、この直列回路の外側の端部が、第１及び第２
のバツテリ端子（＋及び−）と接続されているト
ランジスタ回路装置に関する。
この種のトランジスタ回路装置は既に公知であ
り、この公知の装置においては、出力トランジス
タは、負荷を接続及び遮断するために用いられて
いる。その場合、負荷は、抵抗負荷、又は誘導負
荷（例えば白熱電球又はリレー）として構成する
ことができる。さらにまた、この種のトランジス
タ回路装置を、デイスクリート技術、モノリシツ
ク集積技術、又はハイブリツド技術で製造するこ
とも可能である。しかし故障の場合に負荷が短絡
すると、出力トランジスタが損傷を受ける危険性
が生じる。
り、この公知の装置においては、出力トランジス
タは、負荷を接続及び遮断するために用いられて
いる。その場合、負荷は、抵抗負荷、又は誘導負
荷（例えば白熱電球又はリレー）として構成する
ことができる。さらにまた、この種のトランジス
タ回路装置を、デイスクリート技術、モノリシツ
ク集積技術、又はハイブリツド技術で製造するこ
とも可能である。しかし故障の場合に負荷が短絡
すると、出力トランジスタが損傷を受ける危険性
が生じる。
また、雑誌「Philips Technische
Rundschau」第32巻，1971／72、１号、第８頁、
第１０図により、供給電圧に依存しない、リング
電流源として構成された基準電流源は公知であ
る。さらに、ドイツ連邦共和国特許出願第
P3146600号明細書においては、この種の変形リ
ング電流源が提案されている。
Rundschau」第32巻，1971／72、１号、第８頁、
第１０図により、供給電圧に依存しない、リング
電流源として構成された基準電流源は公知であ
る。さらに、ドイツ連邦共和国特許出願第
P3146600号明細書においては、この種の変形リ
ング電流源が提案されている。
発明の目的
本発明の目的とするところは、当該出力トラン
ジスタが短絡電流に対して保護され、ないし、過
度の出力電流を生じさせるような他の負荷上の不
都合な原因発生時の損壊の危機的状況に対して保
護されると共に、実質的に給電電圧から影響を受
けない電流による当該トランジスタの制御を行な
い得るように構成された冒頭に述べた形式のトラ
ンジスタ回路装置を提供することにある。
ジスタが短絡電流に対して保護され、ないし、過
度の出力電流を生じさせるような他の負荷上の不
都合な原因発生時の損壊の危機的状況に対して保
護されると共に、実質的に給電電圧から影響を受
けない電流による当該トランジスタの制御を行な
い得るように構成された冒頭に述べた形式のトラ
ンジスタ回路装置を提供することにある。
発明の構成
上記目的ないし課題は特許請求の範囲第１項の
構成要件により解決される。
構成要件により解決される。
発明の効果
特許請求の範囲第１項に記載の特徴を備えた本
発明によるトランジスタ回路装置は、次のような
利点を有する。すなわち、出力トランジスタのエ
ミツタ−コレクタ間を介して流れる出力電流が制
限され、それにより、出力トランジスタが、短絡
の際に損傷を受けずに済む。特許請求の範囲第２
項の構成により、増幅を大きくすることによる短
絡電流の制限の精度を向上できる。又、特許請求
の範囲第５項に記載の構成により、負荷における
損失電力を、一定に維持することが可能となる。
さらに、特許請求の範囲第６項に記載の構成は、
不都合な振動を抑圧することができる。
発明によるトランジスタ回路装置は、次のような
利点を有する。すなわち、出力トランジスタのエ
ミツタ−コレクタ間を介して流れる出力電流が制
限され、それにより、出力トランジスタが、短絡
の際に損傷を受けずに済む。特許請求の範囲第２
項の構成により、増幅を大きくすることによる短
絡電流の制限の精度を向上できる。又、特許請求
の範囲第５項に記載の構成により、負荷における
損失電力を、一定に維持することが可能となる。
さらに、特許請求の範囲第６項に記載の構成は、
不都合な振動を抑圧することができる。
実施例の説明
次に本発明の実施例を図面に用いて詳細に説明
する。
する。
第１図に、出力トランジスタを有する回路装置
を示す。この出力トランジスタは、２つのnpnト
ランジスタT7，T8により構成されている。この
トランジスタT7，T8は，相互にダーリントン回
路に接続されている。出力トランジスタT7，T8
のコレクタは、負荷Ｌの一端に接続されている。
また負荷Ｌの他端は、バツテリのプラス端子に接
続されている。出力トランジスタT7，T8のエミ
ツタは、抵抗R1を介して、バツテリのマイナス
端子に接続されている。出力トランジスタT7，
T8の制御端子２０には、図示されていない制御
回路が接続されている。この制御回路は、回路装
置の正常な作動の際に、出力トランジスタT7，
T8を制御するために用いられる。
を示す。この出力トランジスタは、２つのnpnト
ランジスタT7，T8により構成されている。この
トランジスタT7，T8は，相互にダーリントン回
路に接続されている。出力トランジスタT7，T8
のコレクタは、負荷Ｌの一端に接続されている。
また負荷Ｌの他端は、バツテリのプラス端子に接
続されている。出力トランジスタT7，T8のエミ
ツタは、抵抗R1を介して、バツテリのマイナス
端子に接続されている。出力トランジスタT7，
T8の制御端子２０には、図示されていない制御
回路が接続されている。この制御回路は、回路装
置の正常な作動の際に、出力トランジスタT7，
T8を制御するために用いられる。
本発明によれば、出力トランジスタT7，T8の
エミツタとバツテリのマイナス端子との間に接続
されている抵抗R1は、供給電圧に依存しない、
それ自体公知のリング電流源として構成されてい
る基準電流源の制御区間を構成している。この基
準電流源は、プラスの作動電流線路１０とマイナ
スの作動電流線路９との間に配置されている。そ
の際、プラスの作動電流線路１０は、バツテリの
プラス端子に接続され、マイナスの作動電流線路
９は、バツテリのマイナス端子に接続されてい
る。さらに、本発明によれば、基準電流源の出力
結合により取出される電流I1は、出力トランジス
タT7，T8の制御端子２０に供給される。この種
の基準電流源は、例えば、雑誌「Philips
Technische Rundschau」第32巻，1971／72、１
号、第８頁、第１０図により公知である。
エミツタとバツテリのマイナス端子との間に接続
されている抵抗R1は、供給電圧に依存しない、
それ自体公知のリング電流源として構成されてい
る基準電流源の制御区間を構成している。この基
準電流源は、プラスの作動電流線路１０とマイナ
スの作動電流線路９との間に配置されている。そ
の際、プラスの作動電流線路１０は、バツテリの
プラス端子に接続され、マイナスの作動電流線路
９は、バツテリのマイナス端子に接続されてい
る。さらに、本発明によれば、基準電流源の出力
結合により取出される電流I1は、出力トランジス
タT7，T8の制御端子２０に供給される。この種
の基準電流源は、例えば、雑誌「Philips
Technische Rundschau」第32巻，1971／72、１
号、第８頁、第１０図により公知である。
さらに、npnトランジスタT9が設けられてい
る。トランジスタT9のエミツタ−ベース間は、
トランジスタT8のエミツタ−ベース間に並列に
接続されており、トランジスタT9のコレクタは、
トランジスタT7のベース２０に接続されている。
その際、トランジスタT9は、トランジスタT7，
T8と共に、カレーントミラー回路を構成してい
る。このカレーントミラー回路の入力側は、トラ
ンジスタT9のコレクタによつて構成され、また、
その出力側は、トランジスタT8のコレクタによ
つて構成されている。その際、ダーリントン回路
の前置トランジスタT7は、カレーントミラーの
ベース電流増幅器として機能する。その際、トラ
ンジスタT9のエミツタ面は、Ｅで示してある。
トランジスタT8は、エミツタ面Ｅとは異つたエ
ミツタ面mEを有している。その際ｍは、有利に
は１より大きい値である。
る。トランジスタT9のエミツタ−ベース間は、
トランジスタT8のエミツタ−ベース間に並列に
接続されており、トランジスタT9のコレクタは、
トランジスタT7のベース２０に接続されている。
その際、トランジスタT9は、トランジスタT7，
T8と共に、カレーントミラー回路を構成してい
る。このカレーントミラー回路の入力側は、トラ
ンジスタT9のコレクタによつて構成され、また、
その出力側は、トランジスタT8のコレクタによ
つて構成されている。その際、ダーリントン回路
の前置トランジスタT7は、カレーントミラーの
ベース電流増幅器として機能する。その際、トラ
ンジスタT9のエミツタ面は、Ｅで示してある。
トランジスタT8は、エミツタ面Ｅとは異つたエ
ミツタ面mEを有している。その際ｍは、有利に
は１より大きい値である。
リング電流源として構成されている基準電流源
は、トランジスタT1，T2，T3，T4，T5，T6よ
り構成されている。その際、トランジスタT1及
びT2は、npnトランジスタとして構成され、トラ
ンジスタT3，T4，T5，T6は、pnpトランジスタ
として構成されている。トランジスタT1乃至T6
は、その際、次のように接続されている。すなわ
ち、トランジスタT3のエミツタは、プラスの作
動電流線路１０に接続され、また、そのコレクタ
は、トランジスタT1のコレクタに接続されてい
る。他方、トランジスタT3のベースは、トラン
ジスタT4，T6のベースに接続されている。トラ
ンジスタT3のエミツタは、エミツタ面Ｅを有し
ている。トランジスタT4のエミツタは、作動電
流線路１０に接続され、そのコレクタは、トラン
ジスタT2のコレクタに接続されている。トラン
ジスタT4は、エミツタ面Ｅを有している。トラ
ンジスタT3及びT4のベースは、トランジスタT5
のエミツタ−ベース間を介して、トランジスタ
T3のコレクタと接続されている。その際、トラ
ンジスタT5のコレクタは、マイナスの作動電流
線路９に接続されている。トランジスタT3，T4，
T5は、その際カレーントミラーとして機能し、
又は、トランジスタT5は、ベース電流増幅器と
して用いられる。トランジスタT1のエミツタは、
エミツタ面kEを有し、かつ抵抗R1を介して、マ
イナスの作動電流線路９に接続されている。他
方、トランジスタT1のベースは、トランジスタ
T2のベース及びコレクタに接続されている。ト
ランジスタT2のエミツタは、エミツタ面nEを有
し、かつマイナスの作動電流線路９に接続されて
いる。基準電流源の出力結合電流I1を発生するた
めに、出力結合トランジスタT6が用いられる。
この出力結合トランジスタT6のエミツタは、エ
ミツタ面pEを有し、かつプラスの作動電流線路
１０に接続されている。他方、トランジスタT6
のコレスタは、出力結合電流I1を供給し、かつ出
力トランジスタT7，T8の制御端子２０に接続さ
れている。上述のリング電流源は、既述の、雑誌
「Philips Technische Rundschau」より公知の
電流源の簡略化した実施例を示す。
は、トランジスタT1，T2，T3，T4，T5，T6よ
り構成されている。その際、トランジスタT1及
びT2は、npnトランジスタとして構成され、トラ
ンジスタT3，T4，T5，T6は、pnpトランジスタ
として構成されている。トランジスタT1乃至T6
は、その際、次のように接続されている。すなわ
ち、トランジスタT3のエミツタは、プラスの作
動電流線路１０に接続され、また、そのコレクタ
は、トランジスタT1のコレクタに接続されてい
る。他方、トランジスタT3のベースは、トラン
ジスタT4，T6のベースに接続されている。トラ
ンジスタT3のエミツタは、エミツタ面Ｅを有し
ている。トランジスタT4のエミツタは、作動電
流線路１０に接続され、そのコレクタは、トラン
ジスタT2のコレクタに接続されている。トラン
ジスタT4は、エミツタ面Ｅを有している。トラ
ンジスタT3及びT4のベースは、トランジスタT5
のエミツタ−ベース間を介して、トランジスタ
T3のコレクタと接続されている。その際、トラ
ンジスタT5のコレクタは、マイナスの作動電流
線路９に接続されている。トランジスタT3，T4，
T5は、その際カレーントミラーとして機能し、
又は、トランジスタT5は、ベース電流増幅器と
して用いられる。トランジスタT1のエミツタは、
エミツタ面kEを有し、かつ抵抗R1を介して、マ
イナスの作動電流線路９に接続されている。他
方、トランジスタT1のベースは、トランジスタ
T2のベース及びコレクタに接続されている。ト
ランジスタT2のエミツタは、エミツタ面nEを有
し、かつマイナスの作動電流線路９に接続されて
いる。基準電流源の出力結合電流I1を発生するた
めに、出力結合トランジスタT6が用いられる。
この出力結合トランジスタT6のエミツタは、エ
ミツタ面pEを有し、かつプラスの作動電流線路
１０に接続されている。他方、トランジスタT6
のコレスタは、出力結合電流I1を供給し、かつ出
力トランジスタT7，T8の制御端子２０に接続さ
れている。上述のリング電流源は、既述の、雑誌
「Philips Technische Rundschau」より公知の
電流源の簡略化した実施例を示す。
さらに、トランジスタT6のコレクタは、コン
デンサ１３を介して、出力トランジスタT7，T8
のコレクタと接続されている。
デンサ１３を介して、出力トランジスタT7，T8
のコレクタと接続されている。
ここで、図示の実施例（第１図〜第４図）にお
いて、当該の出力トランジスタT7，T8において
短絡時それのコレクタ−エミツタ間を流れる電流
I2がどのように制限されるかについて説明する。
いて、当該の出力トランジスタT7，T8において
短絡時それのコレクタ−エミツタ間を流れる電流
I2がどのように制限されるかについて説明する。
当該のpnpT3〜T6及びnpnトランジスタT1，
T2は次のように選定されている、即ち当該トラ
ンジスタの電流増幅率が１以上であるように選定
されている。そのような選定条件のもとで、上記
トランジスタのうちカレントミラー回路を成す
T3〜T5からの電流は当該カレントミラー効果に
基づき等しくなる。トランジスタT1及びT2にお
けるそれぞれベース−エミツタ間の電圧UBE1，
UBE2は次式の関係式(1)、(2)で表わされる。
T2は次のように選定されている、即ち当該トラ
ンジスタの電流増幅率が１以上であるように選定
されている。そのような選定条件のもとで、上記
トランジスタのうちカレントミラー回路を成す
T3〜T5からの電流は当該カレントミラー効果に
基づき等しくなる。トランジスタT1及びT2にお
けるそれぞれベース−エミツタ間の電圧UBE1，
UBE2は次式の関係式(1)、(2)で表わされる。
(1) UBE1＝UT・1nI0／ｋ・IS
及び
(2) UBE2＝UT・1nI0／ｎ・IS
上式において、UT＝ｋ／ｑＴは、温度電圧であ
り、ｋはボルツマン定数であり、ｑは基本電荷で
あり、Ｔは絶対温度であり、ISは、飽和電流、I0
は第１図に示すごとく、上記のトランジスタT3
及びT1を通つて流れ、そして抵抗R1（これは上記
基準電流源T1〜T6の出力（結合）電流I1を変化
調整するために用いられる）に流れ込む。
あり、Ｔは絶対温度であり、ISは、飽和電流、I0
は第１図に示すごとく、上記のトランジスタT3
及びT1を通つて流れ、そして抵抗R1（これは上記
基準電流源T1〜T6の出力（結合）電流I1を変化
調整するために用いられる）に流れ込む。
上記抵抗R1の両端間の電圧UR1ないし電圧降下
は次式の関係式(3)で表わされる。
は次式の関係式(3)で表わされる。
(3) UR1＝R1・（I0＋I1＋I2）
上記式(3)中、I2は第１図に図示のごとく出力ト
ランジスタT7，T8のエミツタ−コレクタ間を流
れる電流である。
ランジスタT7，T8のエミツタ−コレクタ間を流
れる電流である。
ここにおいて、次式の関係式(4)、(5)が夫々I1と
I0との関係、I2とI1との関係について成立つ。
I0との関係、I2とI1との関係について成立つ。
(4) 1＝ｍ・I0
(5) I2＝ｐ・I1
上式(4)、(5)中、ｍ、ｐは夫々前述のトランジス
タT8，T6のエミツタ面積を規定する係数である。
タT8，T6のエミツタ面積を規定する係数である。
ここにおいて上記式(3)の技術的意味について付
言すれば、上記の基準電流源T1〜T6の出力結合
電流I1を調整（可変）し得るための抵抗R1には第
１図に図示の電流分岐における電流の流れからも
明らかなように、３つの当該電流分岐から加算的
に流れ込む電流和（I0＋I1＋I2）の電流が流れ込
むことにより生じる電圧降下ないし電圧として
R1×（I0＋I1＋I2）が生じるものである。即ち当該
電流和としてT3及びT1の第１の電流分岐を通つ
て流れ込む電流I0と、上記の基準電流源の出力結
合トランジスタT6を通つて流れ込む電流I1と、上
記の出力トランジスタT7，T8を通つて流れ込む
電流I2との総和の電流が抵抗R1に流れることによ
り該抵抗R1にて生じる電圧降下が表わされてい
るのである。
言すれば、上記の基準電流源T1〜T6の出力結合
電流I1を調整（可変）し得るための抵抗R1には第
１図に図示の電流分岐における電流の流れからも
明らかなように、３つの当該電流分岐から加算的
に流れ込む電流和（I0＋I1＋I2）の電流が流れ込
むことにより生じる電圧降下ないし電圧として
R1×（I0＋I1＋I2）が生じるものである。即ち当該
電流和としてT3及びT1の第１の電流分岐を通つ
て流れ込む電流I0と、上記の基準電流源の出力結
合トランジスタT6を通つて流れ込む電流I1と、上
記の出力トランジスタT7，T8を通つて流れ込む
電流I2との総和の電流が抵抗R1に流れることによ
り該抵抗R1にて生じる電圧降下が表わされてい
るのである。
ところで、上記基準電流源を構成するトランジ
スタT1〜T6のうちT1，T2のベース・エミツタに
おける夫々の電位の関係、UBE1，UBE2相互間の関
係は第１図に示す当該接続構成からも明らかなよ
うに、上記抵抗R1の下方端子と、T1，T2の相互
に接続されているベースとの間の電位（電圧）は
左側分岐であるR1及びT1のベース・エミツタ間
の直列接続体の両端間の電位で見ても、R1の下
端とT2のベース・エミツタ間より成る右側分岐
の区間の両端間の電位で見ても等しいのであるか
ら、 UR1＋UBE1＝UBE2 （R1におけ る電圧降下） （T1のベース ・エミツタ間 電圧） （T2のベース エミツタ間 電圧） 故に次式(6)が成立つ。
スタT1〜T6のうちT1，T2のベース・エミツタに
おける夫々の電位の関係、UBE1，UBE2相互間の関
係は第１図に示す当該接続構成からも明らかなよ
うに、上記抵抗R1の下方端子と、T1，T2の相互
に接続されているベースとの間の電位（電圧）は
左側分岐であるR1及びT1のベース・エミツタ間
の直列接続体の両端間の電位で見ても、R1の下
端とT2のベース・エミツタ間より成る右側分岐
の区間の両端間の電位で見ても等しいのであるか
ら、 UR1＋UBE1＝UBE2 （R1におけ る電圧降下） （T1のベース ・エミツタ間 電圧） （T2のベース エミツタ間 電圧） 故に次式(6)が成立つ。
∴
(6) UR1＝UBE2−UBE1
ここにおいて、
式(1)、(2)を式(6)の右辺に代入し、
式(3)を式(6)の左辺に代入し、
式(4)、(5)の関係を用いて、I0，I1の項を消去す
ると当該の式関係の展開により直ちに次式(7)の関
係を得ることができる。
ると当該の式関係の展開により直ちに次式(7)の関
係を得ることができる。
(7) I2＝UT／R1・１／１＋１／ｐ＋１／mp・1nｋ／ｎ
第１図を用いて既に説明した回路構成により、
短絡の場合に出力トランジスタT7，T8のエミツ
タ−コレクタ間を介して流れる出力電流I2は、第
３のトランジスタT9の関与のもとでは、式(7)で
与えられた値に制限される。その際、UTは、既
述のごとく、温度電圧である。実際には、ｍ及び
Ｐは、より強い出力電流を得るために、大きな値
となる。第３のトランジスタT9が設けられてい
ない場合には、ｐは無限大となる。従つて式(7)
は、 (7a) I2＝UT／R1・1nｋ／ｎ となる。
短絡の場合に出力トランジスタT7，T8のエミツ
タ−コレクタ間を介して流れる出力電流I2は、第
３のトランジスタT9の関与のもとでは、式(7)で
与えられた値に制限される。その際、UTは、既
述のごとく、温度電圧である。実際には、ｍ及び
Ｐは、より強い出力電流を得るために、大きな値
となる。第３のトランジスタT9が設けられてい
ない場合には、ｐは無限大となる。従つて式(7)
は、 (7a) I2＝UT／R1・1nｋ／ｎ となる。
温度電圧UTは、絶対温度に比例する。その際、
温度係数は、＋3.3‰／ｋとなる。抵抗R1の代り
に、上記の値の温度係数を有する抵抗を選ぶと、
この装置は温度補償される。抵抗R1の温度係数
を、温度電圧UTの温度係数よりも大きい値を選
定して、温度が高まるにつれて出力電流が弱くな
るように、すなわち、損失電力がより少なくなる
ようにすると、一層有利である。ここでは、3.9
‰／ｋの温度係数を有する金属抵抗を使用する。
温度係数は、＋3.3‰／ｋとなる。抵抗R1の代り
に、上記の値の温度係数を有する抵抗を選ぶと、
この装置は温度補償される。抵抗R1の温度係数
を、温度電圧UTの温度係数よりも大きい値を選
定して、温度が高まるにつれて出力電流が弱くな
るように、すなわち、損失電力がより少なくなる
ようにすると、一層有利である。ここでは、3.9
‰／ｋの温度係数を有する金属抵抗を使用する。
要するに、上述の式(1)〜(7)の関係性に基づき、
当該の重要な危険性回避のための過大電流制限を
行なうべき出力トランジスタT7，T8において短
絡時そのエミツタ・コレクタ間を介して流れる出
力電流I2は式(7)ないし式（7a）に示す時に制限さ
れることになり、第１図〜第４図に示す回路構成
においてどのような短絡時の出力トランジスタ
T7，T8の電流が制限されるかが明らかにされた
のである。
当該の重要な危険性回避のための過大電流制限を
行なうべき出力トランジスタT7，T8において短
絡時そのエミツタ・コレクタ間を介して流れる出
力電流I2は式(7)ないし式（7a）に示す時に制限さ
れることになり、第１図〜第４図に示す回路構成
においてどのような短絡時の出力トランジスタ
T7，T8の電流が制限されるかが明らかにされた
のである。
第２図に示す実施例においては、プラスの作動
電流線路１０は、第１図に示した実施例とは異な
り、出力トランジスタT7，T8のコレクタに接続
されている。前記コレクタは、負荷Ｌを介して、
バツテリのプラス端子に接続されている。基準電
流源は、ここでもまた、プラスの作動電流線路１
０とマイナスの作動電流線路９との間に接続され
ている。抵抗R1は、トランジスタT8のエミツタ
と、マイナスの作動電流線路９との間に接続され
ている。２つのトランジスタT8及びT9の相互に
接続されたエミツタは、抵抗R3を介して、トラ
ンジスタT1のエミツタと接続されている。他方、
トランジスタT1のエミツタは、抵抗R2に接続さ
れ、さらにプラスの作動電流線路１０に接続され
ている。抵抗R2とR3との挿入接続することによ
り、負荷Ｌを流れる電流を、２つの作動電流線路
９，１０の間に加わる電圧に依存して、第１図の
実施例の場合よりも弱めることができる。
電流線路１０は、第１図に示した実施例とは異な
り、出力トランジスタT7，T8のコレクタに接続
されている。前記コレクタは、負荷Ｌを介して、
バツテリのプラス端子に接続されている。基準電
流源は、ここでもまた、プラスの作動電流線路１
０とマイナスの作動電流線路９との間に接続され
ている。抵抗R1は、トランジスタT8のエミツタ
と、マイナスの作動電流線路９との間に接続され
ている。２つのトランジスタT8及びT9の相互に
接続されたエミツタは、抵抗R3を介して、トラ
ンジスタT1のエミツタと接続されている。他方、
トランジスタT1のエミツタは、抵抗R2に接続さ
れ、さらにプラスの作動電流線路１０に接続され
ている。抵抗R2とR3との挿入接続することによ
り、負荷Ｌを流れる電流を、２つの作動電流線路
９，１０の間に加わる電圧に依存して、第１図の
実施例の場合よりも弱めることができる。
第３図に、本発明による回路装置の他の変形実
施例を示す。その構成は、第１図及び第２図に示
した実施例とはほぼ対応している。しかし、負荷
Ｌは、出力トランジスタT7，T8のエミツタリー
ド線に接続されており、また出力トランジスタ
T7，T8のコレクタは、プラスのバツテリ端子に
接続されている。このバツテリ端子には、プラス
の作動電流線路１０が、直接に接続されている。
基準電流源の制御区間R1は、出力トランジスタ
T7，T8のエミツタと負荷Ｌとの間に接続されて
いる。その際、マイナスの作動電流線路９は、制
御区間R1から負荷Ｌへと導かれている。接続線
に接続されている。
施例を示す。その構成は、第１図及び第２図に示
した実施例とはほぼ対応している。しかし、負荷
Ｌは、出力トランジスタT7，T8のエミツタリー
ド線に接続されており、また出力トランジスタ
T7，T8のコレクタは、プラスのバツテリ端子に
接続されている。このバツテリ端子には、プラス
の作動電流線路１０が、直接に接続されている。
基準電流源の制御区間R1は、出力トランジスタ
T7，T8のエミツタと負荷Ｌとの間に接続されて
いる。その際、マイナスの作動電流線路９は、制
御区間R1から負荷Ｌへと導かれている。接続線
に接続されている。
第４図及び第５図に示す実施例においては、第
１図乃至第３図に示した実施例とは異なり、基準
電流源の第１の作動電流線路１０の電位は、バツ
テリのプラス端子の電位から導かれていない。こ
の実施例の場合、作動電流線路１０は、バツテリ
のプラス端子から分離され、その代りに外部の端
子２０′に接続されている。端子２０′は、全回路
装置の制御端子として用いられ、端子２０の代り
に、出力トランジスタT7，T8の「ベース」とし
て機能する。これらの実施例においては、出力ト
ランジスタT7，T8を制御するためにトランジス
タT7，T8に供給される制御信号が、この端子２
０′に供給される。それゆえ、この全回路装置は、
変形ダーリントントランジスタとして働く。
１図乃至第３図に示した実施例とは異なり、基準
電流源の第１の作動電流線路１０の電位は、バツ
テリのプラス端子の電位から導かれていない。こ
の実施例の場合、作動電流線路１０は、バツテリ
のプラス端子から分離され、その代りに外部の端
子２０′に接続されている。端子２０′は、全回路
装置の制御端子として用いられ、端子２０の代り
に、出力トランジスタT7，T8の「ベース」とし
て機能する。これらの実施例においては、出力ト
ランジスタT7，T8を制御するためにトランジス
タT7，T8に供給される制御信号が、この端子２
０′に供給される。それゆえ、この全回路装置は、
変形ダーリントントランジスタとして働く。
第４図及び第５図に示す実施例においては、さ
らに、基準電流源を始動するために用いられる始
動回路がそれぞれ設けられている。この回路は、
回路素子T10，T11，R4より構成されている。
らに、基準電流源を始動するために用いられる始
動回路がそれぞれ設けられている。この回路は、
回路素子T10，T11，R4より構成されている。
第５図に示す実施例は、さらに、電流の制御の
ために、第２図で示した実施例において既に用い
られた抵抗R2，R3を有している。
ために、第２図で示した実施例において既に用い
られた抵抗R2，R3を有している。
過電圧を遮断するために、この実施例において
はさらに、回路素子R6，Z1，Z2，R5，T12及び
T13が設けられている。
はさらに、回路素子R6，Z1，Z2，R5，T12及び
T13が設けられている。
この回路装置は、次のように作動する。
出力トランジスタT7，T8のコレクタ−エミツ
タ電圧が、ツエナーダイオードZ1の降服電圧より
小さい場合には、この回路装置は、正常状態にあ
る。すなわち、電流は、 (7a) I2＝UT／R1・1nｋ／ｎ なる値に制限される。それとは逆に、出力トラン
ジスタT7，T8のコレクタ−エミツタ電圧値が、
ツエナーダイオードZ1の降服電圧と、２つのツエ
ナーダイオードZ1及びZ2の降服電圧の総和との間
の値をとる場合には、加えられているコレクタ−
エミツタ電圧に応じて電流の制御が行われる。出
力トランジスタT7，T8のコレクタ−エミツタ電
圧が、２つのツエナーダイオードZ1及びZ2の降服
電圧の総和よりも高い場合には、トランジスタ
T12及びT13は導通し、その結果、制御電流が、
トランジスタT6のコレクタからマイナスの導線
９へ供給される。すなわち、出力トランジスタ
T7，T8は遮断される。その場合、コレクタ−エ
ミツタ電圧は、出力トランジスタT7，T8が過負
荷によつて破壊することなしに、さらに高めるこ
とができる。しかしこの場合、 (8) UCEnax＜UCBp である。
タ電圧が、ツエナーダイオードZ1の降服電圧より
小さい場合には、この回路装置は、正常状態にあ
る。すなわち、電流は、 (7a) I2＝UT／R1・1nｋ／ｎ なる値に制限される。それとは逆に、出力トラン
ジスタT7，T8のコレクタ−エミツタ電圧値が、
ツエナーダイオードZ1の降服電圧と、２つのツエ
ナーダイオードZ1及びZ2の降服電圧の総和との間
の値をとる場合には、加えられているコレクタ−
エミツタ電圧に応じて電流の制御が行われる。出
力トランジスタT7，T8のコレクタ−エミツタ電
圧が、２つのツエナーダイオードZ1及びZ2の降服
電圧の総和よりも高い場合には、トランジスタ
T12及びT13は導通し、その結果、制御電流が、
トランジスタT6のコレクタからマイナスの導線
９へ供給される。すなわち、出力トランジスタ
T7，T8は遮断される。その場合、コレクタ−エ
ミツタ電圧は、出力トランジスタT7，T8が過負
荷によつて破壊することなしに、さらに高めるこ
とができる。しかしこの場合、 (8) UCEnax＜UCBp である。
抵抗R5は、トランジスタT12，T13の遮断電流
を取出し、ツエナーダイオードZ1及びZ2を、所定
の動作点において作動する目的で用いられてい
る。ツエナー電圧を相応して選定することによ
り、過電圧の遮断、又は電流の制御を、種々の応
用例に適合させることができる。
を取出し、ツエナーダイオードZ1及びZ2を、所定
の動作点において作動する目的で用いられてい
る。ツエナー電圧を相応して選定することによ
り、過電圧の遮断、又は電流の制御を、種々の応
用例に適合させることができる。
第１図乃至第５図は、本発明の実施例の回路略
図である。 Ｌ……負荷、２０′……制御端子。
図である。 Ｌ……負荷、２０′……制御端子。
Claims (1)
- 【特許請求の範囲】 １ エミツタ−コレクタ間が、負荷Ｌ及び抵抗
R1に直列接続されている出力トランジスタT7，
T8を備え、この直列回路の外側の端部が、第１
及び第２のバツテリ端子（＋及び−）と接続され
ているトランジスタ回路装置において、出力トラ
ンジスタT7，T8のエミツタ−コレクタ間を流れ
る出力電流を制限するために、上記の第１バツテ
リ端子（＋）と第２バツテリ端子（−）との間に
接続された基準電流源T1〜T6が設けられており、
更に該基準電流源の制御区間は、上記抵抗R1に
よつて形成されていて上記の出力トランジスタ
T7，T8の出力端子（エミツタ）と上記の第２の
バツテリ端子（−）との間に挿入接続されてお
り、更に上記の抵抗R1によつて調整可能な上記
基準電流源の出力（結合）電流I1が、上記出力ト
ランジスタT7，T8の制御端子２０に供給される
ように構成されていることを特徴とするトランジ
スタ回路装置。 ２ 出力トランジスタT7，T8を、第１のトラン
ジスタT8及び、第１のトランジスタT8と同一の
導電形を有する第２のトランジスタT7により構
成し、第２のトランジスタT7のコレクタを、第
１のトランジスタT8のコレクタに接続し、第２
のトランジスタT7のエミツタを、第１のトラン
ジスタT8のベースに接続し、又、第２のトラン
ジスタT7のベースが、出力トランジスタT7，T8
の制御端子２０を形成するようにした、特許請求
の範囲第１項記載のトランジスタ回路装置。 ３ 第１のトランジスタT8及び第２のトランジ
スタT7と同一の導電形を有する第３のトランジ
スタT9を設け、トランジスタT9のエミツタ−ベ
ース間を、第１のトランジスタT8のエミツタ−
ベース間に並列接続し、又、トランジスタT9の
コレクタを、第２のトランジスタT7のベースに
接続して、３つのトランジスタT7，T8，T9が、
カレントミラーを構成するようにし、該カレント
ミラーの入力側を、第２のトランジスタT7のベ
ース２０によつて構成し、又その出力側を、第１
のトランジスタT8と第２のトランジスタ８T7の
相互に接続されたコレクタにより構成した、特許
請求の範囲第２項記載のトランジスタ回路装置。 ４ 基準電流源を、第１の作動電流線路１０と第
２の作動電流線路９との間に接続し、第２の作動
電流線路９の電位を、第２のバツテリ端子（−）
の電位とした、特許請求の範囲第１項から第３項
までのいずれか１項記載のトランジスタ回路装
置。 ５ 基準電流源が、第１、第２及び第３のトラン
ジスタT8，T7，T9と同一の導電形を有する第４
のトランジスタT1を有し、該トランジスタT1の
エミツタが、基準電流源の制御区間R1と接続さ
れていて、第４のトランジスタT1のエミツタと
制御区間R1との間へ、第２の抵抗R3を接続し、
又、第４のトランジスタT1のエミツタに、第３
の抵抗R2を接続し、この抵抗R2の他の端子を、
第１のバツテリ端子（＋）の電位に接続した、特
許請求の範囲第４項記載のトランジスタ回路装
置。 ６ 第３の抵抗R2と第１のバツテリ端子（＋）
との間の接続線に、第１のツエナーダイオードZ1
及び第４の抵抗R6より成る直列回路を接続し、
又、第２の作動電流線路９と第１のツエナーダイ
オードZ1のアノードとの間へ、第５の抵抗R5と
第２のツエナーダイオードZ2より成る直列回路を
接続し、又、第２のツエナーダイオードZ2のアノ
ードに、第１及び第２のトランジスタT8，T7と
同一の導電形を有する第５のトランジスタT12及
び第６のトランジスタT13のベースをそれぞれ接
続し、その際、これら２つのトランジスタT12，
T13のエミツタを、それぞれ、第２の作動電流線
路９に接続し、第５のトランジスタT12のコレク
タを、第２のトランジスタT7のベースに接続し、
第６のトランジスタT13のコレクタを、第１のト
ランジスタT8のベースに接続した、特許請求の
範囲第２項及び第５項記載のトランジスタ回路装
置。 ７ 基準電流源の第１の作動電流線路１０の電位
を、第１のバツテリ端子（＋）の電位とする（第
１，２，３図）、特許請求の範囲第４項から第６
項までのいずれか１項記載のトランジスタ回路装
置。 ８ 基準電流源の第１の作動電流線路１０を、回
路装置の制御端子２０′に接続し、該制御端子２
０′に、出力トランジスタT7，T8のベース２０に
供給される制御信号を供給可能である（第４図，
第５図）、特許請求の範囲第４項から第６項まで
のいずれか１項記載のトランジスタ回路装置。 ９ ベース２０と出力トランジスタT7，T8のコ
レクタとの間に、コンデンサ１３を接続した、特
許請求の範囲第１項から第８項までのいずれか１
項記載のトランジスタ回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19823238880 DE3238880A1 (de) | 1982-10-21 | 1982-10-21 | Schaltungsanordnung |
| DE3238880.2 | 1982-10-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5991715A JPS5991715A (ja) | 1984-05-26 |
| JPH0469445B2 true JPH0469445B2 (ja) | 1992-11-06 |
Family
ID=6176179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58192650A Granted JPS5991715A (ja) | 1982-10-21 | 1983-10-17 | トランジスタ回路装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4567537A (ja) |
| EP (2) | EP0281684B1 (ja) |
| JP (1) | JPS5991715A (ja) |
| DE (3) | DE3238880A1 (ja) |
| ES (1) | ES8502297A1 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3424003A1 (de) * | 1984-06-29 | 1986-01-02 | Robert Bosch Gmbh, 7000 Stuttgart | Schaltungsanordnung |
| GB2163614A (en) * | 1984-08-22 | 1986-02-26 | Philips Electronic Associated | Battery economising circuit |
| DE3512563A1 (de) * | 1985-04-06 | 1986-10-16 | Robert Bosch Gmbh, 7000 Stuttgart | Schaltungsanordnung zur leistungsbegrenzung von kurzschlussfesten endstufen |
| US4672302A (en) * | 1986-03-06 | 1987-06-09 | Rca Corporation | Circuit for controlling the load current level in a transistor |
| DE3744756A1 (de) * | 1987-07-07 | 1989-01-26 | Ifm Electronic Gmbh | Konstantstromgenerator |
| JPH07113861B2 (ja) * | 1988-01-29 | 1995-12-06 | 株式会社日立製作所 | 半導体素子の状態検出及び保護回路とそれを用いたインバータ回路 |
| DE3802767A1 (de) * | 1988-01-30 | 1989-08-10 | Bosch Gmbh Robert | Elektronisches geraet |
| US4786855A (en) * | 1988-02-04 | 1988-11-22 | Linear Technology Inc. | Regulator for current source transistor bias voltage |
| US4851759A (en) * | 1988-05-26 | 1989-07-25 | North American Philips Corporation, Signetics Division | Unity-gain current-limiting circuit |
| US5027016A (en) * | 1988-12-29 | 1991-06-25 | Motorola, Inc. | Low power transient suppressor circuit |
| DE3919950C1 (en) * | 1989-06-19 | 1990-10-31 | Telefunken Electronic Gmbh, 7100 Heilbronn, De | Circuit for central and current monitoring - has collector-emitter path of transistor and loud coupled across DC supply |
| US5262713A (en) * | 1991-01-31 | 1993-11-16 | Texas Instruments Incorporated | Current mirror for sensing current |
| DE69330891T2 (de) * | 1992-06-10 | 2002-04-04 | Koninkl Philips Electronics Nv | Schnittstellenanordnung zur Verbindung von Mikroprozessoren |
| US5351336A (en) * | 1992-07-17 | 1994-09-27 | Wilkerson A W | Motor control having improved speed regulation under intermittent loading |
| US5367600A (en) * | 1992-07-21 | 1994-11-22 | Wilkerson A W | Motor control for a treadmill having improved power supply and improved speed regulation under intermittent loading |
| JP2635277B2 (ja) * | 1992-12-01 | 1997-07-30 | 三菱電機株式会社 | センサユニット制御システム |
| EP0606160A1 (en) * | 1993-01-08 | 1994-07-13 | National Semiconductor Corporation | Protection circuit used for deactivating a transistor during a short circuit having an inductive component |
| DE69308131T2 (de) * | 1993-08-18 | 1997-05-28 | Cons Ric Microelettronica | Schaltung zur Begrenzung des Maximalstroms, den ein Leistungstransistor an eine Last liefert |
| US5504448A (en) * | 1994-08-01 | 1996-04-02 | Motorola, Inc. | Current limit sense circuit and method for controlling a transistor |
| US5672962A (en) * | 1994-12-05 | 1997-09-30 | Texas Instruments Incorporated | Frequency compensated current output circuit with increased gain |
| US5734260A (en) * | 1996-08-26 | 1998-03-31 | Telcom Semiconductor, Inc. | Short-circuit protection circuit |
| JP3637848B2 (ja) | 1999-09-30 | 2005-04-13 | 株式会社デンソー | 負荷駆動回路 |
| JP3444263B2 (ja) * | 2000-03-30 | 2003-09-08 | 株式会社日立製作所 | 制御回路内蔵絶縁ゲート半導体装置 |
| US8125695B2 (en) * | 2003-03-24 | 2012-02-28 | Hewlett-Packard Development Company, L.P. | Imaging system and method |
| DE102015103247A1 (de) | 2015-03-05 | 2016-09-08 | Ge Energy Power Conversion Technology Limited | Schaltmodul mit Kurzschlussschutz und Leistungselektronikmodul mit diesem |
| CN108664075B (zh) * | 2017-04-01 | 2024-02-23 | 无锡友达电子有限公司 | 具有独特短路保护的功率输出级 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT958867B (it) * | 1972-05-15 | 1973-10-30 | Semiconduttori Spa Sgs Soc Gen | Dispositivo di protezione per un elemento di potenza di un circuito integrato |
| US3796943A (en) * | 1973-01-02 | 1974-03-12 | Nat Semiconductor Corp | Current limiting circuit |
| DE2507741C3 (de) * | 1975-02-22 | 1979-05-17 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Überstromgeschützte, universell verwendbare Transistoranordnung |
| US4177416A (en) * | 1978-03-09 | 1979-12-04 | Motorola, Inc. | Monolithic current supplies having high output impedances |
| US4282478A (en) * | 1978-10-03 | 1981-08-04 | Rca Corporation | Reference current supply circuits |
| US4225897A (en) * | 1979-01-29 | 1980-09-30 | Rca Corporation | Overcurrent protection circuit for power transistor |
| DE3015831C2 (de) * | 1980-04-24 | 1982-06-24 | Werner Messmer Gmbh & Co Kg, 7760 Radolfzell | Elektronischer Schalter für hohe Lastströme, insbesondere für den Lampenkreis von Kraftfahrzeugen |
| US4359652A (en) * | 1980-07-07 | 1982-11-16 | Motorola, Inc. | Over voltage detection circuit for use in electronic ignition systems |
| US4350904A (en) * | 1980-09-22 | 1982-09-21 | Bell Telephone Laboratories, Incorporated | Current source with modified temperature coefficient |
| US4338646A (en) * | 1981-04-27 | 1982-07-06 | Motorola, Inc. | Current limiting circuit |
| DE3146600A1 (de) * | 1981-11-25 | 1983-07-07 | Robert Bosch Gmbh, 7000 Stuttgart | Ringstromquelle |
-
1982
- 1982-10-21 DE DE19823238880 patent/DE3238880A1/de not_active Ceased
-
1983
- 1983-09-17 DE DE8383109227T patent/DE3379016D1/de not_active Expired
- 1983-09-17 DE DE8787118980T patent/DE3382062D1/de not_active Expired - Lifetime
- 1983-09-17 EP EP87118980A patent/EP0281684B1/de not_active Expired - Lifetime
- 1983-09-17 EP EP83109227A patent/EP0107028B1/de not_active Expired
- 1983-10-11 US US06/540,295 patent/US4567537A/en not_active Expired - Lifetime
- 1983-10-17 JP JP58192650A patent/JPS5991715A/ja active Granted
- 1983-10-21 ES ES526676A patent/ES8502297A1/es not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE3238880A1 (de) | 1984-04-26 |
| JPS5991715A (ja) | 1984-05-26 |
| DE3379016D1 (en) | 1989-02-23 |
| EP0107028A3 (en) | 1985-08-21 |
| ES526676A0 (es) | 1984-12-16 |
| EP0281684B1 (de) | 1990-12-12 |
| DE3382062D1 (de) | 1991-01-24 |
| ES8502297A1 (es) | 1984-12-16 |
| EP0107028A2 (de) | 1984-05-02 |
| EP0281684A1 (de) | 1988-09-14 |
| US4567537A (en) | 1986-01-28 |
| EP0107028B1 (de) | 1989-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0469445B2 (ja) | ||
| JPH0227806A (ja) | 相互コンダクタンス回路 | |
| JPH05121973A (ja) | 増幅器 | |
| US4536702A (en) | Constant current source or voltage source transistor circuit | |
| US4420786A (en) | Polarity guard circuit | |
| JPH07104372B2 (ja) | 電圧比較回路 | |
| US3602796A (en) | Transistorized voltage regulator,particularly for automotive use | |
| KR980010682A (ko) | 전압-전류 변환 회로 | |
| US4418321A (en) | Feedback amplifier or threshold value switch for a current feed differential stage | |
| JPH03788B2 (ja) | ||
| US3943432A (en) | Electronic feeding bridge | |
| US4282478A (en) | Reference current supply circuits | |
| JPH0784658A (ja) | 電流源 | |
| JP2613944B2 (ja) | 電流ミラー回路 | |
| JP2647725B2 (ja) | 電圧比較器 | |
| JP2953888B2 (ja) | 定電流回路 | |
| JPH0477329B2 (ja) | ||
| JPS5834495Y2 (ja) | 直流安定化電源の過電流保護回路 | |
| JP3179273B2 (ja) | 定電流回路 | |
| JPS6146506A (ja) | 定電圧電源回路 | |
| JPS6040737B2 (ja) | トランジスタ回路 | |
| JPS6325769Y2 (ja) | ||
| JPS5914819Y2 (ja) | 電源回路 | |
| JP2901397B2 (ja) | 非線型増幅器 | |
| SU1030780A1 (ru) | Стабилизатор напр жени с защитой |