JP2953888B2 - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JP2953888B2 JP2953888B2 JP32173692A JP32173692A JP2953888B2 JP 2953888 B2 JP2953888 B2 JP 2953888B2 JP 32173692 A JP32173692 A JP 32173692A JP 32173692 A JP32173692 A JP 32173692A JP 2953888 B2 JP2953888 B2 JP 2953888B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- terminal
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は定電流回路に関し、特に
低電圧動作可能な定電流回路に関する。
低電圧動作可能な定電流回路に関する。
【０００２】
【従来の技術】従来の定電流回路を図４に示す。図４に
おいて、従来の定電流回路は、電源（ＶＣＣ）端子１
と、接地（ＧＮＤ）端子３と、基準電圧（ＶＲＥＦ）入
力端子２と、出力端子４と、ＮＰＮ型トランジスタ（以
下Ｔｒと略記す）５，８，１０と、ＰＮＰ型トランジス
タ（以下Ｔｒと略記す）１１，２１と、抵抗１５とを備
えている。
おいて、従来の定電流回路は、電源（ＶＣＣ）端子１
と、接地（ＧＮＤ）端子３と、基準電圧（ＶＲＥＦ）入
力端子２と、出力端子４と、ＮＰＮ型トランジスタ（以
下Ｔｒと略記す）５，８，１０と、ＰＮＰ型トランジス
タ（以下Ｔｒと略記す）１１，２１と、抵抗１５とを備
えている。
【０００３】ＮＰＮＴｒ５のベースは基準端子２とし、
ＮＰＮＴｒ５のエミッタは抵抗１５を介して電源端子の
他端である接地端子３に接続し、ＰＮＰＴｒ２１のコレ
クタとベースは共通接続し、ＮＰＮＴｒ５のコレクタに
接続し、ＰＮＰＴｒ２１のエミッタは電源端子の一端の
ＶＣＣ端子１に接続する。ＰＮＰＴｒ１１のエミッタは
電源端子の一端１に接続し、ＰＮＰＴｒ１１のベース
は、ＰＮＰＴｒ２１のコレクタとベースの共通接続点に
接続し、ここでＰＮＰＴｒ２１とＰＮＰＴｒ１１はカレ
ントミラー構成をしている。ＰＮＰＴｒ１１のコレクタ
はＮＰＮＴｒ８のコレクタとベースとの共通接続点に接
続し、ＮＰＮＴｒ１０のベースはＮＰＮＴｒ８のコレク
タとベースの共通接続点に接続し、ＮＰＮＴｒ８及びＮ
ＰＮＴｒ１０のエミッタは各々電源端子の他端子３に接
続し、ここでＮＰＮＴｒ８及びＮＰＮＴｒ１０はカレン
トミラー構成をしている。ＮＰＮＴｒ１０のコレクタは
出力端子４とする。
ＮＰＮＴｒ５のエミッタは抵抗１５を介して電源端子の
他端である接地端子３に接続し、ＰＮＰＴｒ２１のコレ
クタとベースは共通接続し、ＮＰＮＴｒ５のコレクタに
接続し、ＰＮＰＴｒ２１のエミッタは電源端子の一端の
ＶＣＣ端子１に接続する。ＰＮＰＴｒ１１のエミッタは
電源端子の一端１に接続し、ＰＮＰＴｒ１１のベース
は、ＰＮＰＴｒ２１のコレクタとベースの共通接続点に
接続し、ここでＰＮＰＴｒ２１とＰＮＰＴｒ１１はカレ
ントミラー構成をしている。ＰＮＰＴｒ１１のコレクタ
はＮＰＮＴｒ８のコレクタとベースとの共通接続点に接
続し、ＮＰＮＴｒ１０のベースはＮＰＮＴｒ８のコレク
タとベースの共通接続点に接続し、ＮＰＮＴｒ８及びＮ
ＰＮＴｒ１０のエミッタは各々電源端子の他端子３に接
続し、ここでＮＰＮＴｒ８及びＮＰＮＴｒ１０はカレン
トミラー構成をしている。ＮＰＮＴｒ１０のコレクタは
出力端子４とする。
【０００４】図４の従来例の動作について説明する。従
来の定電流回路における設定電流（ＮＰＮＴｒ５のエミ
ッタ電流）Ｉは、ＮＰＮＴｒ５のベース・エミッタ間電
圧ＶＢＥ５と基準端子２の基準電圧（以下ＶＲＥＦとす
る）と抵抗１５の抵抗値Ｒ１５とから、次の（１）に設
定される。
来の定電流回路における設定電流（ＮＰＮＴｒ５のエミ
ッタ電流）Ｉは、ＮＰＮＴｒ５のベース・エミッタ間電
圧ＶＢＥ５と基準端子２の基準電圧（以下ＶＲＥＦとす
る）と抵抗１５の抵抗値Ｒ１５とから、次の（１）に設
定される。
【０００５】 Ｉ＝（ＶＲＥＦ−ＶＢＥ５）／Ｒ１５ …（１） また、ＮＰＮＴｒ５のコレクタ電流ＩＣ５は、次の
（２）式となる。
（２）式となる。
【０００６】 ＩＣ５＝Ｉ−ＩＢ５＝Ｉ−ＩＣ５／ｈＦＥ５ …（２） ここで、ＩＢ５はＮＰＮＴｒ５のベース電流，ｈＦＥ５
はＮＰＮＴｒ５の電流増幅率。
はＮＰＮＴｒ５の電流増幅率。
【０００７】ＰＮＰＴｒ２１とＰＮＰＴｒ１１とで構成
されるカレントミラー回路において、トランジスタの形
状及びエミッタ面積が等しい場合、次の（３）式が得ら
れる。
されるカレントミラー回路において、トランジスタの形
状及びエミッタ面積が等しい場合、次の（３）式が得ら
れる。
【０００８】 ＩＣ１１＝ＩＣ５−ＩＢ２１−ＩＢ１１＝ＩＣ５−ＩＣ２１／ｈＦＥ−ＩＣ１ １／ｈＦＥ１１ …（３） ここで、ＩＢ２１はＰＮＰＴｒ２１のベース電流，ＩＢ
１１はＰＮＰＴｒ１１のベース電流，ｈＦＥ２１はＰＮ
ＰＴｒ２１の電流増幅率，ｈＦＥ１１はＰＮＰＴｒ１１
の電流増幅率，ＩＣ２１はＰＮＰＴｒ２１のコレクタ電
流，ＩＣ１１はＰＮＰＴｒ１１のコレクタ電流。
１１はＰＮＰＴｒ１１のベース電流，ｈＦＥ２１はＰＮ
ＰＴｒ２１の電流増幅率，ｈＦＥ１１はＰＮＰＴｒ１１
の電流増幅率，ＩＣ２１はＰＮＰＴｒ２１のコレクタ電
流，ＩＣ１１はＰＮＰＴｒ１１のコレクタ電流。
【０００９】ＮＰＮＴｒ８とＮＰＮＴｒ１０において
も、カレントミラー回路となっているので、求める出力
端子４の出力電流ＩＬは、次の（４）式となる。
も、カレントミラー回路となっているので、求める出力
端子４の出力電流ＩＬは、次の（４）式となる。
【００１０】 ＩＬ＝ＩＣ１１−ＩＢ８−ＩＢ１０＝ＩＣ１１−（ＩＣ８／ｈＦＥ８）−（Ｉ Ｌ／ｈＦＥ１０） …（４） ここで、ＩＢ８はＮＰＮＴｒ８のベース電流，ＩＢ１０
はＮＰＮＴｒ１０のベース電流，ｈＦＥ８はＮＰＮＴｒ
８の電流増幅率，ｈＦＥ１０はＮＰＮＴｒ１０の電流増
幅率，ＩＣ８はＮＰＮＴｒ８のコレクタ電流。
はＮＰＮＴｒ１０のベース電流，ｈＦＥ８はＮＰＮＴｒ
８の電流増幅率，ｈＦＥ１０はＮＰＮＴｒ１０の電流増
幅率，ＩＣ８はＮＰＮＴｒ８のコレクタ電流。
【００１１】ただしＮＰＮＴｒ８とＮＰＮＴｒ１０は、
トランジスタの形状及びエミッタ面積が等しい。よって
設定電流Ｉと出力電流ＩＬとの関係は、前記（１），
（２），（３），（４）式を用いると、次の（５）式が
得られる。
トランジスタの形状及びエミッタ面積が等しい。よって
設定電流Ｉと出力電流ＩＬとの関係は、前記（１），
（２），（３），（４）式を用いると、次の（５）式が
得られる。
【００１２】
【００１３】ここで、電流増幅率ｈＦＥは充分に大き
く、計算上無視できるものとすると、次の（６）式が得
られる。
く、計算上無視できるものとすると、次の（６）式が得
られる。
【００１４】 ＩＬ≒Ｉ …（６） 即ち、出力電流ＩＬは、設定電流Ｉにほぼ等しくなる。
【００１５】又、この定電流回路が動作する電源電圧の
下限値ＶＣＣ（ＭＩＮ）は、電源端子の一端子１の電源
電圧ＶＣＣに対して、基準電圧ＶＲＦＥが、次の（７）
式を満足する必要がある。
下限値ＶＣＣ（ＭＩＮ）は、電源端子の一端子１の電源
電圧ＶＣＣに対して、基準電圧ＶＲＦＥが、次の（７）
式を満足する必要がある。
【００１６】 ＶＣＣ（ＭＩＮ）＞ＶＲＥＦ＋ＶＢＥ２１ …（７） ここで、ＶＢＥ２１は、ＰＮＰＴｒ２１のベース・エミ
ッタ間電圧。
ッタ間電圧。
【００１７】
【発明が解決しようとする課題】この従来の定電流回路
では、電源電圧の下限値ＶＣＣ（ＭＩＮ）は、前記
（７）式で決まる。しかしながら、電源電圧ＶＣＣが下
限値ＶＣＣ（ＭＩＮ）以下となると、前記（７）式の関
係が満足できなくなり、たとえばＶＲＥＦ＝ＶＣＣとな
った場合、ＰＮＰＴｒ２１のＶＢＥ２１の為にＮＰＮＴ
ｒ５のコレクタがエミッタと同電位になり、前記（３）
式の関係が維持できなくなり、定電流回路が動作しな
い。従って、電源電圧ＶＣＣの動作範囲が狭いという問
題点があった。
では、電源電圧の下限値ＶＣＣ（ＭＩＮ）は、前記
（７）式で決まる。しかしながら、電源電圧ＶＣＣが下
限値ＶＣＣ（ＭＩＮ）以下となると、前記（７）式の関
係が満足できなくなり、たとえばＶＲＥＦ＝ＶＣＣとな
った場合、ＰＮＰＴｒ２１のＶＢＥ２１の為にＮＰＮＴ
ｒ５のコレクタがエミッタと同電位になり、前記（３）
式の関係が維持できなくなり、定電流回路が動作しな
い。従って、電源電圧ＶＣＣの動作範囲が狭いという問
題点があった。
【００１８】本発明の目的は、前記問題点が解決され、
電源電圧ＶＣＣが下限値以下となっても、正常に動作し
えるようにした定電流回路を提供することにある。
電源電圧ＶＣＣが下限値以下となっても、正常に動作し
えるようにした定電流回路を提供することにある。
【００１９】
【課題を解決するための手段】本発明の定電流回路の構
成は、コレクタを第１の抵抗を介して電源端子の一端子
に接続し、ベースを基準電圧入力端子とし、エミッタを
第２の抵抗を介して電源端子の他端子に接続した第１の
トランジスタと、コレクタを前記電源端子の一端子に接
続し、ベースを前記第１のトランジスタのコレクタに接
続した第２のトランジスタと、ベースを前記第２のトラ
ンジスタのエミッタに接続し、エミッタを第３の抵抗を
介して前記電源端子の一端子に接続した第３のトランジ
スタとを有する第１の回路を設け、前記第２のトランジ
スタのエミッタ及び前記第３のトランジスタのコレクタ
と出力端子と前記他端子とに接続されたカレントミラー
回路を設け、前記第１の回路を起動させるための第２の
回路を設けたことを特徴とする。
成は、コレクタを第１の抵抗を介して電源端子の一端子
に接続し、ベースを基準電圧入力端子とし、エミッタを
第２の抵抗を介して電源端子の他端子に接続した第１の
トランジスタと、コレクタを前記電源端子の一端子に接
続し、ベースを前記第１のトランジスタのコレクタに接
続した第２のトランジスタと、ベースを前記第２のトラ
ンジスタのエミッタに接続し、エミッタを第３の抵抗を
介して前記電源端子の一端子に接続した第３のトランジ
スタとを有する第１の回路を設け、前記第２のトランジ
スタのエミッタ及び前記第３のトランジスタのコレクタ
と出力端子と前記他端子とに接続されたカレントミラー
回路を設け、前記第１の回路を起動させるための第２の
回路を設けたことを特徴とする。
【００２０】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の第１の実施例の定電流回路を示す回
路図である。図１において、図４中の従来例と共通する
部分に関しては、同一記号を付した。
る。図１は本発明の第１の実施例の定電流回路を示す回
路図である。図１において、図４中の従来例と共通する
部分に関しては、同一記号を付した。
【００２１】図１において、第１の実施例の定電流回路
は、電源（ＶＣＣ）端子の一端子１と、接地（ＧＮＤ）
となる他端子３と、基準電圧（ＶＲＥＦ）の入力端子２
と、出力端子４と、ＮＰＮ型トランジスタ（以下Ｔｒと
略記す）５，６，７，８，１０と、ＰＮＰ型トランジス
タ（以下Ｔｒと略記す）１１，１２と、抵抗１４〜２０
とを備えている。
は、電源（ＶＣＣ）端子の一端子１と、接地（ＧＮＤ）
となる他端子３と、基準電圧（ＶＲＥＦ）の入力端子２
と、出力端子４と、ＮＰＮ型トランジスタ（以下Ｔｒと
略記す）５，６，７，８，１０と、ＰＮＰ型トランジス
タ（以下Ｔｒと略記す）１１，１２と、抵抗１４〜２０
とを備えている。
【００２２】ＮＰＮＴｒ５のベースは、基準電圧（ＶＲ
ＥＦ）端子２とし、そのエミッタは抵抗１５を介して電
源端子の他端子３に接続し、そのコレクタは、抵抗１４
を介して電源端子の一端子１に接続する。ＮＰＮＴｒ６
のベースはＮＰＮＴｒ５のコレクタと抵抗１４との接続
点に接続し、そのコレクタは電源端子の一端子１に接続
し、そのエミッタはＮＰＮＴｒ７のコレクタと接続す
る。ＮＰＮＴｒ７のベースはＮＰＮＴｒ８のコレクタと
ベースの共通接続点に接続する。ＰＮＰＴｒ１１のコレ
クタはＮＰＮＴｒ８のコレクタとベースの共通接続点に
接続し、そのエミッタは抵抗１７を介して電源端子の一
端子１に接続し、そのベースはＮＰＮＴｒ６のエミッタ
とＮＰＮＴｒ７のコレクタとの接続点に接続する。ＮＰ
ＮＴｒ１０のベースはＮＰＮＴｒ８のコレクタとベース
の共通接続点に接続し、ＮＰＮＴｒ７，ＮＰＮＴｒ８及
びＮＰＮＴｒ１０のエミッタは各々電源端子の他端子３
に接続し、ＮＰＮＴｒ１０のコレクタを出力端子４と
し、ここでＮＰＮＴｒ７，ＮＰＮＴｒ８及びＮＰＮＴｒ
１０はカレントミラー構成をしている。ＮＰＮＴｒ５，
ＮＰＮＴｒ６，ＮＰＮＴｒ７，ＮＰＮＴｒ８，ＮＰＮＴ
ｒ１０，ＮＰＮＴｒ１１及び抵抗１４，抵抗１５，抵抗
１７で構成する定電流回路がある。
ＥＦ）端子２とし、そのエミッタは抵抗１５を介して電
源端子の他端子３に接続し、そのコレクタは、抵抗１４
を介して電源端子の一端子１に接続する。ＮＰＮＴｒ６
のベースはＮＰＮＴｒ５のコレクタと抵抗１４との接続
点に接続し、そのコレクタは電源端子の一端子１に接続
し、そのエミッタはＮＰＮＴｒ７のコレクタと接続す
る。ＮＰＮＴｒ７のベースはＮＰＮＴｒ８のコレクタと
ベースの共通接続点に接続する。ＰＮＰＴｒ１１のコレ
クタはＮＰＮＴｒ８のコレクタとベースの共通接続点に
接続し、そのエミッタは抵抗１７を介して電源端子の一
端子１に接続し、そのベースはＮＰＮＴｒ６のエミッタ
とＮＰＮＴｒ７のコレクタとの接続点に接続する。ＮＰ
ＮＴｒ１０のベースはＮＰＮＴｒ８のコレクタとベース
の共通接続点に接続し、ＮＰＮＴｒ７，ＮＰＮＴｒ８及
びＮＰＮＴｒ１０のエミッタは各々電源端子の他端子３
に接続し、ＮＰＮＴｒ１０のコレクタを出力端子４と
し、ここでＮＰＮＴｒ７，ＮＰＮＴｒ８及びＮＰＮＴｒ
１０はカレントミラー構成をしている。ＮＰＮＴｒ５，
ＮＰＮＴｒ６，ＮＰＮＴｒ７，ＮＰＮＴｒ８，ＮＰＮＴ
ｒ１０，ＮＰＮＴｒ１１及び抵抗１４，抵抗１５，抵抗
１７で構成する定電流回路がある。
【００２３】ＮＰＮＴｒ９のベースは抵抗１６を介して
ＮＰＮＴｒ５のベースと接続し、そのコレクタはＮＰＮ
Ｔｒ６のエミッタとＮＰＮＴｒ７のコレクタとの接続点
に接続し、そのエミッタは抵抗２０を介して電源端子の
他端子３に接続する。ＰＮＰＴｒ１２のコレクタはＮＰ
ＮＴｒ９のエミッタと抵抗２０の接続点に接続し、その
ベースは抵抗１８を介してＮＰＮＴｒ６のエミッタとＮ
ＰＮＴｒ７のコレクタとの接続点に接続し、そのエミッ
タは抵抗１９を介して電源端子の一端子１に接続する。
ここで、ＮＰＮＴｒ９，ＮＰＮＴｒ１２及び抵抗１６，
抵抗１８，抵抗１９，抵抗２０で構成する起動回路があ
る。
ＮＰＮＴｒ５のベースと接続し、そのコレクタはＮＰＮ
Ｔｒ６のエミッタとＮＰＮＴｒ７のコレクタとの接続点
に接続し、そのエミッタは抵抗２０を介して電源端子の
他端子３に接続する。ＰＮＰＴｒ１２のコレクタはＮＰ
ＮＴｒ９のエミッタと抵抗２０の接続点に接続し、その
ベースは抵抗１８を介してＮＰＮＴｒ６のエミッタとＮ
ＰＮＴｒ７のコレクタとの接続点に接続し、そのエミッ
タは抵抗１９を介して電源端子の一端子１に接続する。
ここで、ＮＰＮＴｒ９，ＮＰＮＴｒ１２及び抵抗１６，
抵抗１８，抵抗１９，抵抗２０で構成する起動回路があ
る。
【００２４】次に図１の動作について説明する。本実施
例の定電流回路における設定電流Ｉ（但し、設定電流Ｉ
はＮＰＮＴｒ５のエミッタ電流である）は、前記（１）
式のように設定する。ＮＰＮＴｒ５のコレクタ電流ＩＣ
５は、前記（２）式のようになる。抵抗１４の抵抗値Ｒ
１４に流れる電流をＩ１４とすると、次の（８）式が得
られる。
例の定電流回路における設定電流Ｉ（但し、設定電流Ｉ
はＮＰＮＴｒ５のエミッタ電流である）は、前記（１）
式のように設定する。ＮＰＮＴｒ５のコレクタ電流ＩＣ
５は、前記（２）式のようになる。抵抗１４の抵抗値Ｒ
１４に流れる電流をＩ１４とすると、次の（８）式が得
られる。
【００２５】 Ｉ１４＝ＩＣ５＋ＩＢ６＝Ｉ−（ＩＣ５／ｈＦＥ５）＋（ＩＣ６／ｈＦＥ６） …（８） ここで、ＩＣ５はＮＰＮＴｒ５のコレクタ電流，ｈＦＥ
５はＮＰＮＴｒ５の電流増幅率，ＩＢ６はＮＰＮＴｒ６
のベース電流，ＩＣ６はＮＰＮＴｒ６のコレクタ電流，
ｈＦＥ６はＮＰＮＴｒ６の電流増幅率。
５はＮＰＮＴｒ５の電流増幅率，ＩＢ６はＮＰＮＴｒ６
のベース電流，ＩＣ６はＮＰＮＴｒ６のコレクタ電流，
ｈＦＥ６はＮＰＮＴｒ６の電流増幅率。
【００２６】次に抵抗１７の抵抗値Ｒ１７に流れる電流
をＩ１７とすると、次の（９）式が得られる。
をＩ１７とすると、次の（９）式が得られる。
【００２７】 Ｉ１７＝（Ｉ１４・Ｒ１４＋ＶＢＥ６−ＶＢＥ１１）／Ｒ１７ …（９） ここで、ＶＢＥ１１はＰＮＰＴｒ１１のベース・エミッ
タ間電圧。
タ間電圧。
【００２８】電源電圧ＶＣＣが基準電圧ＶＲＥＦと同電
位になっても、ＮＰＮＴｒ５が飽和せず、前記（１）
式，前記（８），（９）式を満足するためには、下記
（１０）式の条件を満足する必要がある。
位になっても、ＮＰＮＴｒ５が飽和せず、前記（１）
式，前記（８），（９）式を満足するためには、下記
（１０）式の条件を満足する必要がある。
【００２９】 ＶＢＥ５−ＶＲ１４＞ＶＣＥ（ＳＡＴ）５ …（１０） ここで、ＶＲ１４は抵抗１４の抵抗値Ｒ１４の両端に発
生する電圧（ＶＲ１４＝Ｉ１４・Ｒ１４），ＶＣＥ（Ｓ
ＡＴ）５はＮＰＮＴｒ５の飽和時のコレクタ・エミッタ
間電圧。
生する電圧（ＶＲ１４＝Ｉ１４・Ｒ１４），ＶＣＥ（Ｓ
ＡＴ）５はＮＰＮＴｒ５の飽和時のコレクタ・エミッタ
間電圧。
【００３０】また、ＰＮＰＴｒ１１のコレクタ電流ＩＣ
１１は、次の（１１）式となる。
１１は、次の（１１）式となる。
【００３１】 ＩＣ１１＝Ｉ１７−ＩＢ１１＝｛（Ｉ１４・Ｒ１４＋ＶＢＥ６−ＶＢＥ１１） ／Ｒ１７）｝−ＩＣ１１／ｈＦＥ１１ …（１１） ここで、ｈＦＥ１１はＰＮＰＴｒ１１の電流増幅率。
【００３２】ＮＰＮＴｒ８を基準とし、ＮＰＮＴｒ７と
ＮＰＮＴｒ１０とで構成されるカレントミラー回路にお
いて、トランジスタの形状及びエミッタ面積が等しい場
合、求める出力端子４の出力電流ＩＬは、次式となる。
ＮＰＮＴｒ１０とで構成されるカレントミラー回路にお
いて、トランジスタの形状及びエミッタ面積が等しい場
合、求める出力端子４の出力電流ＩＬは、次式となる。
【００３３】 ＩＬ＝ＩＣ１１−ＩＢ７−ＩＢ８−ＩＢ１０＝ＩＣ１１−（ＩＣ７／ｈＦＥ７ ）−（ＩＣ８／ｈＦＥ８）−（ＩＬ／ｈＦＥ１０） 従って、次の（１２）式が得られる。
【００３４】
【００３５】ここで、ＩＢ７はＮＰＮＴｒ７のベース電
流，ｈＦＥ７はＮＰＮＴｒ７の電流増幅率，ＩＣ７はＮ
ＰＮＴｒ７のコレクタ電流。
流，ｈＦＥ７はＮＰＮＴｒ７の電流増幅率，ＩＣ７はＮ
ＰＮＴｒ７のコレクタ電流。
【００３６】よって、設定電流Ｉと出力電流ＩＬの関係
は、前記（１），（２），（８），（９），（１１），
（１２）式より、次の（１３）式が得られる。
は、前記（１），（２），（８），（９），（１１），
（１２）式より、次の（１３）式が得られる。
【００３７】
【００３８】ここで、電流増幅率ｈＦＥは充分に大き
く、計算上無視できるものとすると、次の近似（１４）
式が得られる。
く、計算上無視できるものとすると、次の近似（１４）
式が得られる。
【００３９】 ＩＬ≒（Ｉ・Ｒ１４＋ＶＢＥ６−ＶＢＥ１１）／Ｒ１７ …（１４） ここで、Ｒ１７＝Ｒ１４，ＶＢＥ１１＝ＶＢＥ６と設定
した場合、 ＩＬ≒Ｉ …（１５） と近似式としてあらわされる。
した場合、 ＩＬ≒Ｉ …（１５） と近似式としてあらわされる。
【００４０】又、起動回路の動作は、電源端子の一端子
１の電源電圧値ＶＣＣが充分に高い時、基準端子２の基
準電圧値ＶＲＥＦが、ＮＰＮＴｒ９のベース・エミッタ
間電圧ＶＢＥ９よりも大きくなるとＮＰＮＴｒ９が動作
し、ＮＰＮＴｒ９のコレクタがＰＮＰＴｒ１１，ＰＮＰ
Ｔｒ１２のベース電流を吸い込み、ＰＮＰＴｒ１１及び
ＰＮＰＴｒ１２のエミッタ・ベース間電圧が生じて動作
し、且つＮＰＮＴｒ６のエミッタ電流をＮＰＮＴｒ９が
吸い込むので、ＮＰＮＴｒ６も動作する。
１の電源電圧値ＶＣＣが充分に高い時、基準端子２の基
準電圧値ＶＲＥＦが、ＮＰＮＴｒ９のベース・エミッタ
間電圧ＶＢＥ９よりも大きくなるとＮＰＮＴｒ９が動作
し、ＮＰＮＴｒ９のコレクタがＰＮＰＴｒ１１，ＰＮＰ
Ｔｒ１２のベース電流を吸い込み、ＰＮＰＴｒ１１及び
ＰＮＰＴｒ１２のエミッタ・ベース間電圧が生じて動作
し、且つＮＰＮＴｒ６のエミッタ電流をＮＰＮＴｒ９が
吸い込むので、ＮＰＮＴｒ６も動作する。
【００４１】ＰＮＰＴｒ１１の動作により、ＮＰＮＴｒ
８に電流が供給され、ＮＰＮＴｒ８が動作する。ＮＰＮ
Ｔｒ８とカレントミラーを構成するＮＰＮＴｒ７及びＮ
ＰＮＴｒ１０も同様に動作する。ＮＰＮＴｒ７が動作す
ることにより、ＮＰＮＴｒ６のエミッタ電流及びＰＮＰ
Ｔｒ１１，ＰＮＰＴｒ１２のベース電流を吸い込み、定
電流回路動作になる。
８に電流が供給され、ＮＰＮＴｒ８が動作する。ＮＰＮ
Ｔｒ８とカレントミラーを構成するＮＰＮＴｒ７及びＮ
ＰＮＴｒ１０も同様に動作する。ＮＰＮＴｒ７が動作す
ることにより、ＮＰＮＴｒ６のエミッタ電流及びＰＮＰ
Ｔｒ１１，ＰＮＰＴｒ１２のベース電流を吸い込み、定
電流回路動作になる。
【００４２】ＰＮＰＴｒ１２のコレクタ電流が抵抗２０
に流れ込む為、抵抗２０の抵抗値Ｒ２０の両端に発生す
る電圧ＶＲ２０が高くなり、次の（１６）、（１７）式
となる。
に流れ込む為、抵抗２０の抵抗値Ｒ２０の両端に発生す
る電圧ＶＲ２０が高くなり、次の（１６）、（１７）式
となる。
【００４３】 ＶＢＥ９＜ＶＲＥＦ−ＶＥ９ …（１６） ここで、ＶＢＥ９はＮＰＮＴｒ９のベース・エミッタ間
電圧，ＶＥ９はＮＰＮＴｒ９のエミッタ電圧。
電圧，ＶＥ９はＮＰＮＴｒ９のエミッタ電圧。
【００４４】 ＶＥ９＝（ＩＥ９＋ＩＣ１２）×Ｒ２０＝ＩＣ１２×Ｒ２０（近似式）＝ＶＲ ２０ …（１７） 前記（１６），（１７）式となる様に、抵抗２０の抵抗
値Ｒ２０を設定すれば、前記（１６）式の関係より、Ｖ
ＢＥ９が小さくなることによりＮＰＮＴｒ９が動作を停
止し、起動回路動作は終了する。
値Ｒ２０を設定すれば、前記（１６）式の関係より、Ｖ
ＢＥ９が小さくなることによりＮＰＮＴｒ９が動作を停
止し、起動回路動作は終了する。
【００４５】図１において、本実施例の定電流回路は電
源電圧の下限値ＶＣＣ（ＭＩＮ）が、次の（１８）式で
きまる。
源電圧の下限値ＶＣＣ（ＭＩＮ）が、次の（１８）式で
きまる。
【００４６】 ＶＣＣ（ＭＩＮ）≧ＶＲＥＦ …（１８） かつ、前記式（１０）の条件を満足すれば、ＶＣＣとＶ
ＲＥＦとが同電位となっても正常に定電流回路は動作可
能となり、ＶＣＣの動作範囲を大きくできるという効果
を得ることができる。
ＲＥＦとが同電位となっても正常に定電流回路は動作可
能となり、ＶＣＣの動作範囲を大きくできるという効果
を得ることができる。
【００４７】図２は本発明の第２の実施例の定電流回路
を示した回路図である。図２において、図１と共通する
部分に関しては、同一記号を付した。
を示した回路図である。図２において、図１と共通する
部分に関しては、同一記号を付した。
【００４８】図２において、本実施例は、ＮＰＮＴｒ９
のエミッタと抵抗２０との共通接続点に、ＰＮＰＴｒ１
３のエミッタを接続し、ＮＰＮＴｒ５のエミッタと抵抗
１５との共通接続点にＰＮＰＴｒ１３のベースを接続
し、さらにこのＰＮＰＴｒ１３のコレクタは電源端子の
他端子３に接続している。その他の回路部分は図１と同
じである。
のエミッタと抵抗２０との共通接続点に、ＰＮＰＴｒ１
３のエミッタを接続し、ＮＰＮＴｒ５のエミッタと抵抗
１５との共通接続点にＰＮＰＴｒ１３のベースを接続
し、さらにこのＰＮＰＴｒ１３のコレクタは電源端子の
他端子３に接続している。その他の回路部分は図１と同
じである。
【００４９】本実施例の回路動作においても、前記第１
の実施例と同等の作用・効果を得ることができる。
の実施例と同等の作用・効果を得ることができる。
【００５０】図１の回路において、たとえば電源電圧Ｖ
ＣＣが高くなり、抵抗２０の抵抗値Ｒ２０の両端に発生
する電圧ＶＲ２０が高くなると、ＮＰＮＴｒ９のエミッ
タ電圧ＶＥ９が高くなり、ＮＰＮＴｒ９のベースとエミ
ッタの電位が逆転し逆バイアスの状態となり、極端な場
合には、エミッタ・ベース間でブレークダウンを起こ
し、ＮＰＮＴｒ９が劣化・破壊もしくは動作異常となる
恐れが考えうる。
ＣＣが高くなり、抵抗２０の抵抗値Ｒ２０の両端に発生
する電圧ＶＲ２０が高くなると、ＮＰＮＴｒ９のエミッ
タ電圧ＶＥ９が高くなり、ＮＰＮＴｒ９のベースとエミ
ッタの電位が逆転し逆バイアスの状態となり、極端な場
合には、エミッタ・ベース間でブレークダウンを起こ
し、ＮＰＮＴｒ９が劣化・破壊もしくは動作異常となる
恐れが考えうる。
【００５１】ところが、図２の回路においては、ＰＮＰ
Ｔｒ１３を挿入することにより、ＮＰＮＴｒ９のベース
とエミッタの電位を等しくし、図１の弱点であるＮＰＮ
Ｔｒ９の劣化・破壊もしくは動作異常を完全に防止する
ことができる。
Ｔｒ１３を挿入することにより、ＮＰＮＴｒ９のベース
とエミッタの電位を等しくし、図１の弱点であるＮＰＮ
Ｔｒ９の劣化・破壊もしくは動作異常を完全に防止する
ことができる。
【００５２】図３は本発明の第３の実施例の定電流回路
を示す回路図である。
を示す回路図である。
【００５３】図３において、本実施例は、図２における
第２の実施例中のＮＰＮ型トランジスタをＰＮＰ型トラ
ンジスタに、ＰＮＰ型トランジスタをＮＰＮ型トランジ
スタに、それぞれ置き換えた回路であり、これにともな
い抵抗や接続配線関係等を変更しており、動作機能は図
２と同様である。
第２の実施例中のＮＰＮ型トランジスタをＰＮＰ型トラ
ンジスタに、ＰＮＰ型トランジスタをＮＰＮ型トランジ
スタに、それぞれ置き換えた回路であり、これにともな
い抵抗や接続配線関係等を変更しており、動作機能は図
２と同様である。
【００５４】尚、図３中のＮＰＮ型トランジスタ１３の
無い場合を、本発明の第４の実施例の定電流回路とする
こともできる。この場合、本第４の実施例は、その動作
機能は図１と同様である。
無い場合を、本発明の第４の実施例の定電流回路とする
こともできる。この場合、本第４の実施例は、その動作
機能は図１と同様である。
【００５５】図３において、ＰＮＰ型トランジスタ
５′，６′，７′，８′，９′，１０′と、ＮＰＮトラ
ンジスタ１１′，１２′，１３′と、抵抗１４〜２０
と、入力端子１，２，３と、出力端子４とを備えてい
る。
５′，６′，７′，８′，９′，１０′と、ＮＰＮトラ
ンジスタ１１′，１２′，１３′と、抵抗１４〜２０
と、入力端子１，２，３と、出力端子４とを備えてい
る。
【００５６】
【発明の効果】以上説明したように、本発明の実施例の
定電流回路によれば、例えばベースが基準電圧入力端子
に接続された入力のＮＰＮトランジスタとこのＮＰＮト
ランジスタにより設定された電流をＮＰＮトランジスタ
とＰＮＰトランジスタを用いて定電流を発生する回路
と、この回路を起動する起動回路と定常動作時起動用Ｎ
ＰＮトランジスタのベースとエミッタが逆転し逆バイア
スの状態とならないように電圧クランプ回路とを設けた
場合には、電源端子と基準電圧入力端子とが接続された
状態でも安定に定電流回路が動作するという効果があ
り、また特にＰＮＰトランジスタ１１のコレクタ電流は
ＰＮＰトランジスタ１１のエミッタ面積又は抵抗１７の
抵抗値を変更することにより、容易に設定できるという
効果もある。
定電流回路によれば、例えばベースが基準電圧入力端子
に接続された入力のＮＰＮトランジスタとこのＮＰＮト
ランジスタにより設定された電流をＮＰＮトランジスタ
とＰＮＰトランジスタを用いて定電流を発生する回路
と、この回路を起動する起動回路と定常動作時起動用Ｎ
ＰＮトランジスタのベースとエミッタが逆転し逆バイア
スの状態とならないように電圧クランプ回路とを設けた
場合には、電源端子と基準電圧入力端子とが接続された
状態でも安定に定電流回路が動作するという効果があ
り、また特にＰＮＰトランジスタ１１のコレクタ電流は
ＰＮＰトランジスタ１１のエミッタ面積又は抵抗１７の
抵抗値を変更することにより、容易に設定できるという
効果もある。
【００５７】これにより、本発明は、電源端子と基準電
圧入力端子が同電位になる迄電源端子の電圧が下がった
状態でも、安定に動作可能であるため、電源端子の動作
範囲を大きくできるという効果を有する。
圧入力端子が同電位になる迄電源端子の電圧が下がった
状態でも、安定に動作可能であるため、電源端子の動作
範囲を大きくできるという効果を有する。
【図１】本発明の第１の実施例の定電流回路を示すブロ
ック図である。
ック図である。
【図２】本発明の第２の実施例の定電流回路を示すブロ
ック図である。
ック図である。
【図３】本発明の第３の実施例の定電流回路を示すブロ
ック図である。
ック図である。
【図４】従来の一例の定電流回路を示す回路図である。
１ 電源端子の一端子 ２ 基準電圧入力端子 ３ 電源端子の他端子 ４ 出力端子 ５，５′，６，６′，７，７′，８，８′，９，９′，
１０，１０′ ＮＰＮ型トランジスタ １１，１１′，１２，１２′，１３，１３′，２１
ＰＮＰ型トランジスタ １４，１５，１６，１７，１８１９，２０ 抵抗
１０，１０′ ＮＰＮ型トランジスタ １１，１１′，１２，１２′，１３，１３′，２１
ＰＮＰ型トランジスタ １４，１５，１６，１７，１８１９，２０ 抵抗
フロントページの続き (72)発明者 西鳥羽 茂夫 神奈川県川崎市中原区小杉町一丁目403 番53日本電気アイシーマイコンシステム 株式会社内 (56)参考文献 特開 昭64−11406（ＪＰ，Ａ) 特開 昭56−52420（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G05F 1/56 310
Claims (6)
- 【請求項１】 コレクタを第１の抵抗を介して電源端子
の一端子に接続し、ベースを基準電圧入力端子とし、エ
ミッタを第２の抵抗を介して電源端子の他端子に接続し
た第１のトランジスタと、コレクタを前記電源端子の一
端子に接続し、ベースを前記第１のトランジスタのコレ
クタに接続した第２のトランジスタと、ベースを前記第
２のトランジスタのエミッタに接続し、エミッタを第３
の抵抗を介して前記電源端子の一端子に接続した第３の
トランジスタとを有する第１の回路を設け、前記第２の
トランジスタのエミッタ及び前記第３のトランジスタの
コレクタと出力端子と前記他端子とに接続されたカレン
トミラー回路を設け、前記第１の回路を起動させるため
の第２の回路を設けたことを特徴とする定電流回路。 - 【請求項２】 前記カレントミラー回路が、コレクタと
ベースとを共通接続し、前記第３のトランジスタのコレ
クタに接続し、エミッタを前記他端子に接続した第４の
トランジスタと、コレクタを前記第２のトランジスタの
エミッタと前記第３のトランジスタのベースとの共通接
続点に接続し、エミッタを前記他端子に接続した第５の
トランジスタと、ベースを前記第４のトランジスタのベ
ースに接続し、エミッタを前記他端子に接続し、コレク
タを前記出力端子とした第６のトランジスタとを有する
請求項１に記載の定電流回路。 - 【請求項３】 前記第２の回路が、コレクタを前記第２
のトランジスタのエミッタに接続し、ベースを第４の抵
抗を介して前記第１のトランジスタのベースに接続し、
エミッタを第５の抵抗を介して前記他端子に接続した第
７のトランジスタと、コレクタを前記第７のトランジス
タのエミッタと前記第５の抵抗との共通接続点に接続
し、ベースを第６の抵抗を介して前記第２のトランジス
タのエミッタに接続し、エミッタを第７の抵抗を介して
前記一端子に接続した第８のトランジスタとを有する請
求項１及び２に記載の定電流回路。 - 【請求項４】 コレクタを前記他端子に接続し、ベース
を前記第１のトランジスタのエミッタと前記第２の抵抗
との共通接続点に接続し、エミッタを前記第７のトラン
ジスタのエミッタに接続した第９のトランジスタを有す
る電圧クランプ回路を設けた請求項１及び３に記載の定
電流回路。 - 【請求項５】 前記第１，第２，第４，第５，第６，第
７のトランジスタがいずれもＮＰＮ型のトランジスタで
あり、前記第３，第８，第９のトランジスタがいずれも
ＰＮＰ型のトランジスタである請求項２及び３並びに４
に記載の定電流回路。 - 【請求項６】 前記第１，第２，第４，第５，第６，第
７のトランジスタがいずれもＰＮＰ型のトランジスタで
あり、前記第３，第８，第９のトランジスタがいずれも
ＮＰＮ型のトランジスタである請求項２及び３並び４に
記載の定電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32173692A JP2953888B2 (ja) | 1992-12-01 | 1992-12-01 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32173692A JP2953888B2 (ja) | 1992-12-01 | 1992-12-01 | 定電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06187054A JPH06187054A (ja) | 1994-07-08 |
| JP2953888B2 true JP2953888B2 (ja) | 1999-09-27 |
Family
ID=18135875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32173692A Expired - Lifetime JP2953888B2 (ja) | 1992-12-01 | 1992-12-01 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2953888B2 (ja) |
-
1992
- 1992-12-01 JP JP32173692A patent/JP2953888B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06187054A (ja) | 1994-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3065605B2 (ja) | 直流安定化電源装置 | |
| JP3394389B2 (ja) | 直流安定化電源回路 | |
| JPH0469445B2 (ja) | ||
| EP0344855B1 (en) | Transconductance circuit | |
| JPH0666600B2 (ja) | 電流検出回路 | |
| US20230327554A1 (en) | Three output dc voltage supply with short circuit protection | |
| JP2953888B2 (ja) | 定電流回路 | |
| JP4734747B2 (ja) | 電流制限回路及び電源回路 | |
| KR920010238B1 (ko) | 증폭회로 | |
| JP2542623B2 (ja) | カレントミラ−回路 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JP3179273B2 (ja) | 定電流回路 | |
| JPH07114423A (ja) | 基準電源回路 | |
| US4381484A (en) | Transistor current source | |
| JPH0158684B2 (ja) | ||
| JP3338274B2 (ja) | 電力増幅回路 | |
| JP3111616B2 (ja) | 入力短絡保護回路 | |
| JPS5834495Y2 (ja) | 直流安定化電源の過電流保護回路 | |
| JP2829773B2 (ja) | コンパレータ回路 | |
| JPS63305415A (ja) | カレント・ミラー回路配置 | |
| JPS6037484B2 (ja) | 電流安定化回路 | |
| JP3052819B2 (ja) | 電圧電流変換回路 | |
| JP3150002B2 (ja) | 出力回路 | |
| JPH0744253A (ja) | 定電流回路 | |
| JP2710471B2 (ja) | 定電圧供給回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990615 |