JPH05121973A - 増幅器 - Google Patents
増幅器Info
- Publication number
- JPH05121973A JPH05121973A JP4110088A JP11008892A JPH05121973A JP H05121973 A JPH05121973 A JP H05121973A JP 4110088 A JP4110088 A JP 4110088A JP 11008892 A JP11008892 A JP 11008892A JP H05121973 A JPH05121973 A JP H05121973A
- Authority
- JP
- Japan
- Prior art keywords
- input
- voltage
- pair
- transistors
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
- H03F3/45089—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/516—Some amplifier stages of an amplifier use supply voltages of different value
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45024—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are cascode coupled transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45026—One or more current sources are added to the amplifying transistors in the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45202—Indexing scheme relating to differential amplifiers the differential amplifier contains only resistors in the load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45352—Indexing scheme relating to differential amplifiers the AAC comprising a combination of a plurality of transistors, e.g. Darlington coupled transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45371—Indexing scheme relating to differential amplifiers the AAC comprising parallel coupled multiple transistors at their source and gate and drain or at their base and emitter and collector, e.g. in a cascode dif amp, only those forming the composite common source transistor or the composite common emitter transistor respectively
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45374—Indexing scheme relating to differential amplifiers the AAC comprising one or more discrete resistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 簡単で廉価な技術で製造でき、しかも通過帯
域を拡張しうる差動増幅器を提供する。 【構成】 主要対及び補助対の２対の入力トランジスタ
Ｔ1,Ｔ2及びＴ3,Ｔ4 と、１対のカスコードトランジス
タＴ5 ，Ｔ6 とを有し、カスコードトランジスタのコレ
クタ−エミッタ通路を主要対の入力トランジスタのコレ
クタ中に負荷として配置し、カスコードトランジスタの
ベースを相互接続するとともに一定の基準電圧点に接続
し、電源電圧点Ｖ′CCと主要対の入力トランジスタＴ
1 , Ｔ2 のそれぞれのコレクタとの間に接続した２つの
抵抗性ブリッジＲ3 ，Ｒ5 及びＲ4 ，Ｒ6 により補助対
の入力トランジスタのコレクタ電流の一部を主要対の入
力トランジスタのコレクタ電流と加算し、補助対の入力
トランジスタのコレクタをこれら抵抗性ブリッジの抵抗
性素子相互接続点Ｕ及びＶに接続する。
域を拡張しうる差動増幅器を提供する。 【構成】 主要対及び補助対の２対の入力トランジスタ
Ｔ1,Ｔ2及びＴ3,Ｔ4 と、１対のカスコードトランジス
タＴ5 ，Ｔ6 とを有し、カスコードトランジスタのコレ
クタ−エミッタ通路を主要対の入力トランジスタのコレ
クタ中に負荷として配置し、カスコードトランジスタの
ベースを相互接続するとともに一定の基準電圧点に接続
し、電源電圧点Ｖ′CCと主要対の入力トランジスタＴ
1 , Ｔ2 のそれぞれのコレクタとの間に接続した２つの
抵抗性ブリッジＲ3 ，Ｒ5 及びＲ4 ，Ｒ6 により補助対
の入力トランジスタのコレクタ電流の一部を主要対の入
力トランジスタのコレクタ電流と加算し、補助対の入力
トランジスタのコレクタをこれら抵抗性ブリッジの抵抗
性素子相互接続点Ｕ及びＶに接続する。
Description
【０００１】本発明は、電源端子と基準端子との間に配
置された２対の入力トランジスタを有する差動段を具え
る増幅器であって、主要対と称する一方の対の入力トラ
ンジスタの相互接続エミッタが、前記の基準端子に接続
されたエミッタ電流源により駆動され、補助対と称する
もう一方の対の入力トランジスタの相互接続エミッタも
主要対と同様に駆動され、主要対の入力トランジスタの
ベースは補助対の入力トランジスタの対応するベースに
接続され且つ入力電圧に対する入力端子を構成してお
り、これら入力電圧の差が差動入力電圧を規定し、補助
対の入力トランジスタのコレクタ電流の一部分が主要対
の入力トランジスタのコレクタ電流と適切に加算され、
この加算により差動段の出力電流を得、差動入力電圧に
比べて前記の出力電流の直線性を高めるようにした増幅
器に関するものである。
置された２対の入力トランジスタを有する差動段を具え
る増幅器であって、主要対と称する一方の対の入力トラ
ンジスタの相互接続エミッタが、前記の基準端子に接続
されたエミッタ電流源により駆動され、補助対と称する
もう一方の対の入力トランジスタの相互接続エミッタも
主要対と同様に駆動され、主要対の入力トランジスタの
ベースは補助対の入力トランジスタの対応するベースに
接続され且つ入力電圧に対する入力端子を構成してお
り、これら入力電圧の差が差動入力電圧を規定し、補助
対の入力トランジスタのコレクタ電流の一部分が主要対
の入力トランジスタのコレクタ電流と適切に加算され、
この加算により差動段の出力電流を得、差動入力電圧に
比べて前記の出力電流の直線性を高めるようにした増幅
器に関するものである。
【０００２】
【従来の技術】増幅器に用いる上述した差動段は特開昭
５７−５３１１４号公報に記載されており既知である。
この公報によれば、補助対の入力トランジスタのコレク
タにより供給される電流が電流ミラーにより主要対の入
力トランジスタの反対側のトランジスタのコレクタに戻
されている。従って、補助対の入力トランジスタから生
じるコレクタ電流が出力端子においては主要対の入力ト
ランジスタの反対側のトランジスタのコレクタ電流から
減算される。この構成の場合、２つのみのトランジスタ
を有する差動段に比べて、入力トランジスタ対のコレク
タにおける電流が差動入力電圧の変化関数として逆方向
に変化する他方の電流から減算されるようになる。
５７−５３１１４号公報に記載されており既知である。
この公報によれば、補助対の入力トランジスタのコレク
タにより供給される電流が電流ミラーにより主要対の入
力トランジスタの反対側のトランジスタのコレクタに戻
されている。従って、補助対の入力トランジスタから生
じるコレクタ電流が出力端子においては主要対の入力ト
ランジスタの反対側のトランジスタのコレクタ電流から
減算される。この構成の場合、２つのみのトランジスタ
を有する差動段に比べて、入力トランジスタ対のコレク
タにおける電流が差動入力電圧の変化関数として逆方向
に変化する他方の電流から減算されるようになる。
【０００３】この既知の構成の場合、種々の特別な特性
がある。特に差動段の相互コンダクタンスが増大し、又
出力電流の直線範囲が差動入力電圧の関数として増大す
る。特に、アナログ−デジタル変換器の分野における最
近の回路の発達が要求することは、回路の直線範囲をで
きるだけ広げる必要があるということである。既知の差
動段の特性はこの条件をわずかに満足している。
がある。特に差動段の相互コンダクタンスが増大し、又
出力電流の直線範囲が差動入力電圧の関数として増大す
る。特に、アナログ−デジタル変換器の分野における最
近の回路の発達が要求することは、回路の直線範囲をで
きるだけ広げる必要があるということである。既知の差
動段の特性はこの条件をわずかに満足している。
【０００４】しかし、アナログ−デジタル変換器に使用
する場合、増幅器の差動出力信号が厳密に規定した最大
（電流又は電圧）値を呈する必要があり、しかも差動入
力電圧が出力信号の直線範囲を越える場合に、差動段の
トランジスタが飽和モードで動作しえないようにする必
要がある。実際問題として少なくとも１つのトランジス
タが所定の瞬時に飽和してしまうと、差動増幅器はその
帯域通過特性を失う。既知の差動段はこれらの特性を有
さない。
する場合、増幅器の差動出力信号が厳密に規定した最大
（電流又は電圧）値を呈する必要があり、しかも差動入
力電圧が出力信号の直線範囲を越える場合に、差動段の
トランジスタが飽和モードで動作しえないようにする必
要がある。実際問題として少なくとも１つのトランジス
タが所定の瞬時に飽和してしまうと、差動増幅器はその
帯域通過特性を失う。既知の差動段はこれらの特性を有
さない。
【０００５】この回路の他の欠点は、この回路がＰＮＰ
トランジスタを有する電流ミラーを用いているという事
実から生じる。周知のように、簡単で、従って廉価な技
術を用いる場合にはＰＮＰトランジスタはＮＰＮトラン
ジスタに比べて動作が遅い。従って、高速ＰＮＰトラン
ジスタを使用しうるように進んだ技術を、それがあまり
にも高価であるという理由で考慮しえない家庭用製品に
既知の回路を用いる必要がある場合には、この既知の回
路の通過帯域は著しく制限されてしまう。
トランジスタを有する電流ミラーを用いているという事
実から生じる。周知のように、簡単で、従って廉価な技
術を用いる場合にはＰＮＰトランジスタはＮＰＮトラン
ジスタに比べて動作が遅い。従って、高速ＰＮＰトラン
ジスタを使用しうるように進んだ技術を、それがあまり
にも高価であるという理由で考慮しえない家庭用製品に
既知の回路を用いる必要がある場合には、この既知の回
路の通過帯域は著しく制限されてしまう。
【０００６】
【発明が解決しようとする課題】本発明の目的は、直線
性を改善し、好ましくは相互コンダクタンスをも改善
し、前述した欠点がなく、ＮＰＮ型のみのトランジスタ
を以って構成しうる前述した種類の差動増幅器を提供せ
んとするにある。このような増幅器は廉価な技術を以っ
て実現でき、しかも高周波数まで延在する優れた通過帯
域を有しうる。
性を改善し、好ましくは相互コンダクタンスをも改善
し、前述した欠点がなく、ＮＰＮ型のみのトランジスタ
を以って構成しうる前述した種類の差動増幅器を提供せ
んとするにある。このような増幅器は廉価な技術を以っ
て実現でき、しかも高周波数まで延在する優れた通過帯
域を有しうる。
【０００７】
【課題を解決するための手段】本発明は、電源端子と基
準端子との間に配置された２対の入力トランジスタを有
する差動段を具える増幅器であって、主要対と称する一
方の対の入力トランジスタの相互接続エミッタが、前記
の基準端子に接続されたエミッタ電流源により駆動さ
れ、補助対と称するもう一方の対の入力トランジスタの
相互接続エミッタも主要対と同様に駆動され、主要対の
入力トランジスタのベースは補助対の入力トランジスタ
の対応するベースに接続され且つ入力電圧に対する入力
端子を構成しており、これら入力電圧の差が差動入力電
圧を規定し、補助対の入力トランジスタのコレクタ電流
の一部分が主要対の入力トランジスタのコレクタ電流と
適切に加算され、この加算により差動段の出力電流を
得、差動入力電圧に比べて前記の出力電流の直線性を高
めるようにした増幅器において、前記の差動段が一対の
カカスコードトランジスタを有し、これらカカスコード
トランジスタのコレクタ−エミッタ通路が主要対の入力
トランジスタのコレクタにおける負荷として配置され、
これらカスコードトランジスタのベースが相互接続され
且つ一定の中間基準電圧の点に接続され、前記の加算を
電源電圧の点と主要対の入力トランジスタのコレクタの
それぞれとの間に接続した２つの抵抗性ブリッジにより
行われ、補助対の入力トランジスタのコレクタがこれら
抵抗性ブリッジの抵抗性素子相互接続点にそれぞれ接続
されていることを特徴とする。
準端子との間に配置された２対の入力トランジスタを有
する差動段を具える増幅器であって、主要対と称する一
方の対の入力トランジスタの相互接続エミッタが、前記
の基準端子に接続されたエミッタ電流源により駆動さ
れ、補助対と称するもう一方の対の入力トランジスタの
相互接続エミッタも主要対と同様に駆動され、主要対の
入力トランジスタのベースは補助対の入力トランジスタ
の対応するベースに接続され且つ入力電圧に対する入力
端子を構成しており、これら入力電圧の差が差動入力電
圧を規定し、補助対の入力トランジスタのコレクタ電流
の一部分が主要対の入力トランジスタのコレクタ電流と
適切に加算され、この加算により差動段の出力電流を
得、差動入力電圧に比べて前記の出力電流の直線性を高
めるようにした増幅器において、前記の差動段が一対の
カカスコードトランジスタを有し、これらカカスコード
トランジスタのコレクタ−エミッタ通路が主要対の入力
トランジスタのコレクタにおける負荷として配置され、
これらカスコードトランジスタのベースが相互接続され
且つ一定の中間基準電圧の点に接続され、前記の加算を
電源電圧の点と主要対の入力トランジスタのコレクタの
それぞれとの間に接続した２つの抵抗性ブリッジにより
行われ、補助対の入力トランジスタのコレクタがこれら
抵抗性ブリッジの抵抗性素子相互接続点にそれぞれ接続
されていることを特徴とする。
【０００８】本発明による増幅器では、カスコードトラ
ンジスタのエミッタ−ベース電圧の変動を無視すれば、
カスコードトランジスタ段が主要対の入力トランジスタ
のコレクタ電圧をほぼ一定値に維持する。これとは逆
に、補助対の入力トランジスタのコレクタは、差動入力
電圧の関数として変化する電流が主要対の入力トランジ
スタのコレクタに加えられるか又はコレクタから減じら
れるように差動入力電圧信号に応じて変化する電圧とな
る。上述した算術的加算関数はＰＮＰトランジスタを用
いずに抵抗ブリッジとカスコードトランジスタ対との組
合せにより達成される。従って本発明による増幅器は簡
単で廉価な技術で実現でき、しかも通過帯域が広げられ
るという利益が得られる。
ンジスタのエミッタ−ベース電圧の変動を無視すれば、
カスコードトランジスタ段が主要対の入力トランジスタ
のコレクタ電圧をほぼ一定値に維持する。これとは逆
に、補助対の入力トランジスタのコレクタは、差動入力
電圧の関数として変化する電流が主要対の入力トランジ
スタのコレクタに加えられるか又はコレクタから減じら
れるように差動入力電圧信号に応じて変化する電圧とな
る。上述した算術的加算関数はＰＮＰトランジスタを用
いずに抵抗ブリッジとカスコードトランジスタ対との組
合せにより達成される。従って本発明による増幅器は簡
単で廉価な技術で実現でき、しかも通過帯域が広げられ
るという利益が得られる。
【０００９】後に詳細に説明するように、抵抗性負荷を
カスコードトランジスタのコレクタに配置すれば、増幅
器のいずれのトランジスタをも飽和状態に駆動すること
なく、出力電流又は出力電圧の変化を最大にする特性が
得られる。簡単化のために有利な例では、前記の電源電
圧を前記の電源端子における電圧と同じ電圧にする。し
かし、この構成は本質的なものではなく、例えば差動段
の出力端子における変化を正確に規定するために他の電
源電圧を選択することもできる。
カスコードトランジスタのコレクタに配置すれば、増幅
器のいずれのトランジスタをも飽和状態に駆動すること
なく、出力電流又は出力電圧の変化を最大にする特性が
得られる。簡単化のために有利な例では、前記の電源電
圧を前記の電源端子における電圧と同じ電圧にする。し
かし、この構成は本質的なものではなく、例えば差動段
の出力端子における変化を正確に規定するために他の電
源電圧を選択することもできる。
【００１０】補助対の入力トランジスタのエミッタを、
主要対の入力トランジスタのエミッタを駆動するエミッ
タ電流源とは異なるエミッタ電流源により駆動するのが
好ましい。この例では、２つのエミッタ電流源の電流の
それぞれの値を適切に選択することにより増幅器の動
作、特に零入力点を決定するのが容易となる。
主要対の入力トランジスタのエミッタを駆動するエミッ
タ電流源とは異なるエミッタ電流源により駆動するのが
好ましい。この例では、２つのエミッタ電流源の電流の
それぞれの値を適切に選択することにより増幅器の動
作、特に零入力点を決定するのが容易となる。
【００１１】以下図面につき説明する。図１は、本発明
の増幅器と比較するために従来の増幅器を示す。この従
来の増幅器は電源端子ＶCCと基準端子、この場合大地と
の間に配置した一対の入力トランジスタＴ1 , Ｔ2 を有
する差動段を具えている。これら入力トランジスタＴ1
及びＴ2 のエミッタは相互接続され、これらのエミッタ
と大地との間に配置されたエミッタ電流源Ｓ1 により駆
動される。トランジスタＴ1 のベースは電圧Ｖ1 を受け
トランジスタＴ2 のベースは電圧Ｖ2 を受ける。電圧
（Ｖ1 −Ｖ2 ）＝Ｖinを差動入力電圧と称する。トラン
ジスタＴ1 及びＴ2 の各々のコレクタには負荷が配置さ
れている。図示のように、この負荷は２つのトランジス
タＴ5 及びＴ6 を有するカスコード段を以って構成され
ており、これらのトランジスタのコレクタ−エミッタ通
路が入力トランジスタＴ1 及びＴ2 のコレクタ負荷とし
て配置されており、トランジスタＴ5 及びＴ6 のベース
は相互接続されて固定の中間基準電圧Ｖref の点に接続
されている。カスコード対のトランジスタＴ5 , Ｔ6 の
コレクタは互いに等しい負荷抵抗Ｒ1 及びＲ2 をそれぞ
れ経て電源端子ＶCCに接続されている。図１は２つの補
助電流ＩA 及びＩ B をも示しており、これら補助電流源
の出力がカスコード対のトランジスタＴ5 , Ｔ6 のエミ
ッタと差動入力対のトランジスタＴ1 , Ｔ2 のコレクタ
との間の接続点に供給される。トランジスタをＭＥＳＦ
ＥＴ型とした欧州特許出願公開第ＥＰ−Ａ−０２７５０
７９号明細書から既知の従来の装置では、補助電流源Ｉ
A 及びＩB が
の増幅器と比較するために従来の増幅器を示す。この従
来の増幅器は電源端子ＶCCと基準端子、この場合大地と
の間に配置した一対の入力トランジスタＴ1 , Ｔ2 を有
する差動段を具えている。これら入力トランジスタＴ1
及びＴ2 のエミッタは相互接続され、これらのエミッタ
と大地との間に配置されたエミッタ電流源Ｓ1 により駆
動される。トランジスタＴ1 のベースは電圧Ｖ1 を受け
トランジスタＴ2 のベースは電圧Ｖ2 を受ける。電圧
（Ｖ1 −Ｖ2 ）＝Ｖinを差動入力電圧と称する。トラン
ジスタＴ1 及びＴ2 の各々のコレクタには負荷が配置さ
れている。図示のように、この負荷は２つのトランジス
タＴ5 及びＴ6 を有するカスコード段を以って構成され
ており、これらのトランジスタのコレクタ−エミッタ通
路が入力トランジスタＴ1 及びＴ2 のコレクタ負荷とし
て配置されており、トランジスタＴ5 及びＴ6 のベース
は相互接続されて固定の中間基準電圧Ｖref の点に接続
されている。カスコード対のトランジスタＴ5 , Ｔ6 の
コレクタは互いに等しい負荷抵抗Ｒ1 及びＲ2 をそれぞ
れ経て電源端子ＶCCに接続されている。図１は２つの補
助電流ＩA 及びＩ B をも示しており、これら補助電流源
の出力がカスコード対のトランジスタＴ5 , Ｔ6 のエミ
ッタと差動入力対のトランジスタＴ1 , Ｔ2 のコレクタ
との間の接続点に供給される。トランジスタをＭＥＳＦ
ＥＴ型とした欧州特許出願公開第ＥＰ−Ａ−０２７５０
７９号明細書から既知の従来の装置では、補助電流源Ｉ
A 及びＩB が
【数１】ＩA ＋ＩB ＝２ＩO となる一定電流ＩO を生じる。
【００１２】エミッタ電流源Ｓ1 によって生ぜしめられ
る電流は２ＩS ＋２ＩO に等しくなる。電流ＩS の値
は、負荷抵抗Ｒ1 及びＲ2 にまたがる出力電圧Ｖ5 及び
Ｖ6 の変化が差動入力電圧Ｖinの変化時に特定の値の範
囲内に留まるような値となる。
る電流は２ＩS ＋２ＩO に等しくなる。電流ＩS の値
は、負荷抵抗Ｒ1 及びＲ2 にまたがる出力電圧Ｖ5 及び
Ｖ6 の変化が差動入力電圧Ｖinの変化時に特定の値の範
囲内に留まるような値となる。
【００１３】（補助電流源が無く、すなわちＩA ＝０及
びＩB ＝０であり）、エミッタ電流源が値２ＩS を有す
る通常の差動増幅器の場合、実効相互コンダクタンスｇ
m1は値
びＩB ＝０であり）、エミッタ電流源が値２ＩS を有す
る通常の差動増幅器の場合、実効相互コンダクタンスｇ
m1は値
【数２】ｇm1＝ＩS ／ＶT を有する。ここにＶT はｋＴ／ｑに相当し、ほぼ26ｍＶ
に等しい。
に等しい。
【００１４】補助電流源ＩA 及びＩB の各々が電流ＩO
を生じる場合には、簡単な計算により相互コンダクタン
スｇm2が
を生じる場合には、簡単な計算により相互コンダクタン
スｇm2が
【数３】ｇm2 ＝（ＩS ＋ＩO ）／ＶT ＞ｇm1 となることが分かる。この場合、エミッタ電流源Ｓ1 か
らの電流が増大することにより差動増幅器の相互コンダ
クタンスを増大させ且つ差動入力電圧Ｖinに対する出力
（Ｖ5 −Ｖ6 ）の電圧利得を相関的に増大させること明
らかである。
らの電流が増大することにより差動増幅器の相互コンダ
クタンスを増大させ且つ差動入力電圧Ｖinに対する出力
（Ｖ5 −Ｖ6 ）の電圧利得を相関的に増大させること明
らかである。
【００１５】補助電流源ＩA 及びＩB により生ぜしめら
れる電流が一定でなく、差動入力電圧Ｖinの関数として
互いに逆の方向に変化する場合には、相互コンダクタン
スを更に増大せしめることができる。
れる電流が一定でなく、差動入力電圧Ｖinの関数として
互いに逆の方向に変化する場合には、相互コンダクタン
スを更に増大せしめることができる。
【数４】 ＩA ＝ＩO （１−ｆ（Ｖin）） ＩB ＝ＩO （１−ｆ（Ｖin）） と仮定する。ここにｆ（Ｖin）は差動入力電圧Ｖinの単
調増加関数である。この場合、実効相互コンダクタンス
ｇm3は
調増加関数である。この場合、実効相互コンダクタンス
ｇm3は
【数５】 ｇm3＝（（ＩS ＋ＩO ）／ＶT ）＋ＩO ｆ′(o) となる。ここにｆ′(o) は曲線ｆ（Ｖin）の原点におけ
る導関数である。相互コンダクタンスｇm3を増大せしめ
るためには、関数ｆ′(o) を正とする必要があるだけで
あり、特開昭５７−５３１１４号公報から既知の増幅器
では、図１に示す補助電流源ＩA 及びＩB を、入力トラ
ンジスタＴ1 及びＴ2 の主要対に結合された入力トラン
ジスタの追加の対のコレクタ電流とすることにより関数
ｆ′(o) を正としている。入力トランジスタの追加の対
のコレクタを入力トランジスタの主要対のコレクタに交
差結合させて適切な電流加算を行い、これにより導関数
が適切な正負符号を有する単調増加関数ｆを得ている。
る導関数である。相互コンダクタンスｇm3を増大せしめ
るためには、関数ｆ′(o) を正とする必要があるだけで
あり、特開昭５７−５３１１４号公報から既知の増幅器
では、図１に示す補助電流源ＩA 及びＩB を、入力トラ
ンジスタＴ1 及びＴ2 の主要対に結合された入力トラン
ジスタの追加の対のコレクタ電流とすることにより関数
ｆ′(o) を正としている。入力トランジスタの追加の対
のコレクタを入力トランジスタの主要対のコレクタに交
差結合させて適切な電流加算を行い、これにより導関数
が適切な正負符号を有する単調増加関数ｆを得ている。
【００１６】前述したように、カスコード型でない既知
の増幅器はＰＮＰトランジスタを有する電流ミラーを利
用している。通常の集積回路技術を用いる必要がある場
合には、ＰＮＰトランジスタの動作はゆっくりしたもの
となり、増幅器の通過帯域は極めて制限されたものとな
る。
の増幅器はＰＮＰトランジスタを有する電流ミラーを利
用している。通常の集積回路技術を用いる必要がある場
合には、ＰＮＰトランジスタの動作はゆっくりしたもの
となり、増幅器の通過帯域は極めて制限されたものとな
る。
【００１７】本発明は、補助電流源ＩA 及びＩB の電流
を変えることにより、上述したのと同じ機能を実現し、
ＰＮＰ型トランジスタにたよることなく相互コンダクタ
ンスを増大させ且つ出力信号の直線性を特定の範囲内で
改善することを提案する。更に本発明は、差動入力電圧
がその標準差動範囲を越える場合に増幅器のいずれのト
ランジスタも飽和しないようにすることを提案する。
を変えることにより、上述したのと同じ機能を実現し、
ＰＮＰ型トランジスタにたよることなく相互コンダクタ
ンスを増大させ且つ出力信号の直線性を特定の範囲内で
改善することを提案する。更に本発明は、差動入力電圧
がその標準差動範囲を越える場合に増幅器のいずれのト
ランジスタも飽和しないようにすることを提案する。
【００１８】
【実施例】図２は本発明による増幅器の一実施例の回路
図を示す。この図２において、入力トランジスタＴ1 ,
Ｔ2 の主要対と、カスコードトランジスタＴ5 , Ｔ6 の
対と、負荷抵抗Ｒ1 , Ｒ2 とは図１におけるのと同じで
ある。図示の増幅器は更に入力トランジスタの他の対
（補助対と称する）を有し、この補助対はトランジスタ
Ｔ3 及びＴ4 を有し、これらトランジスタのエミッタは
相互接続され、エミッタ電流源Ｓ2 により駆動される。
これら２対の入力トランジスタのうちで対応するトラン
ジスタのベースが相互接続され、トランジスタＴ1 及び
Ｔ3 の相互接続ベースが入力電圧Ｖ1 を受け、トランジ
スタＴ2 及びＴ4 の相互接続ベースが入力電圧Ｖ2 を受
ける。この場合も電圧差Ｖ1 −Ｖ2 が差動入力電圧Ｖin
を構成する。
図を示す。この図２において、入力トランジスタＴ1 ,
Ｔ2 の主要対と、カスコードトランジスタＴ5 , Ｔ6 の
対と、負荷抵抗Ｒ1 , Ｒ2 とは図１におけるのと同じで
ある。図示の増幅器は更に入力トランジスタの他の対
（補助対と称する）を有し、この補助対はトランジスタ
Ｔ3 及びＴ4 を有し、これらトランジスタのエミッタは
相互接続され、エミッタ電流源Ｓ2 により駆動される。
これら２対の入力トランジスタのうちで対応するトラン
ジスタのベースが相互接続され、トランジスタＴ1 及び
Ｔ3 の相互接続ベースが入力電圧Ｖ1 を受け、トランジ
スタＴ2 及びＴ4 の相互接続ベースが入力電圧Ｖ2 を受
ける。この場合も電圧差Ｖ1 −Ｖ2 が差動入力電圧Ｖin
を構成する。
【００１９】図２は、本発明により補助対の入力トラン
ジスタのコレクタを主要対の入力トランジスタのコレク
タにいかに結合して必要な関数ｆ（Ｖin）を得るかを示
している。この目的のために、電源電圧Ｖ′CCの点と入
力トランジスタＴ1 のコレクタとの間に配置した直列抵
抗Ｒ3 及びＲ5 を以って第１抵抗ブリッジを構成する。
この第１抵抗ブリッジの抵抗相互接続点（ノード）Ｕを
トランジスタＴ3 のコレクタに接続する。これと対称的
に第２抵抗ブリッジが抵抗Ｒ4 及びＲ6 を有し、この第
２抵抗ブリッジの一端を電源電圧Ｖ′CCの点に接続し、
他端をトランジスタＴ2 のコレクタに接続し、この第２
抵抗ブリッジの抵抗相互接続点ＶをトランジスタＴ4 の
コレクタに接続する。Ｃ1 はトランジスタＴ5 のエミッ
タと、トランジスタＴ1 のコレクタと、抵抗Ｒ5 との相
互接続点であり、これと対称的にＣ2 はトランジスタＴ
6 のエミッタと、トランジスタＴ2 のコレクタと、抵抗
Ｒ6 との相互接続点である。
ジスタのコレクタを主要対の入力トランジスタのコレク
タにいかに結合して必要な関数ｆ（Ｖin）を得るかを示
している。この目的のために、電源電圧Ｖ′CCの点と入
力トランジスタＴ1 のコレクタとの間に配置した直列抵
抗Ｒ3 及びＲ5 を以って第１抵抗ブリッジを構成する。
この第１抵抗ブリッジの抵抗相互接続点（ノード）Ｕを
トランジスタＴ3 のコレクタに接続する。これと対称的
に第２抵抗ブリッジが抵抗Ｒ4 及びＲ6 を有し、この第
２抵抗ブリッジの一端を電源電圧Ｖ′CCの点に接続し、
他端をトランジスタＴ2 のコレクタに接続し、この第２
抵抗ブリッジの抵抗相互接続点ＶをトランジスタＴ4 の
コレクタに接続する。Ｃ1 はトランジスタＴ5 のエミッ
タと、トランジスタＴ1 のコレクタと、抵抗Ｒ5 との相
互接続点であり、これと対称的にＣ2 はトランジスタＴ
6 のエミッタと、トランジスタＴ2 のコレクタと、抵抗
Ｒ6 との相互接続点である。
【００２０】まず最初に、差動入力電圧Ｖinが零である
場合を考慮する。接続点Ｃ1 及びＣ2 における電圧はカ
スコードトランジスタＴ5 及びＴ6 のエミッタによりほ
ぼ決定され、電圧Ｖref から１つの順方向接合電圧を引
いた値に相当する。補助エミッタ電流源Ｓ2 の電流２
Ｉ′A 及び抵抗Ｒ3 , Ｒ5 及びＲ4 ，Ｒ6 に対し選択し
た値に応じて相互接続点Ｕ及びＶにおける電圧を相互接
続点Ｃ1 及びＣ2 における電圧よりも大きくしたり、小
さくしたりすることができる。相互接続点Ｕ及びＶにお
ける電圧が相互接続点Ｃ1 及びＣ2 における電圧よりも
大きく、電流Ｉ X 及びＩY が相互接続点Ｕ及びＶから相
互接続点Ｃ1 及びＣ2 に向う方向に流れるものと仮定す
る。これは、図１における電流源ＩA 及びＩB からの方
向と同じ方向に電流ＩA 及びＩB が流れる場合に相当す
る。同様に、これとは逆の状態、すなわち相互接続点Ｕ
及びＶにおける電圧が相互接続点Ｃ1 及びＣ2 における
電圧よりも小さい状態を考慮しうるも、その理論は同じ
である。
場合を考慮する。接続点Ｃ1 及びＣ2 における電圧はカ
スコードトランジスタＴ5 及びＴ6 のエミッタによりほ
ぼ決定され、電圧Ｖref から１つの順方向接合電圧を引
いた値に相当する。補助エミッタ電流源Ｓ2 の電流２
Ｉ′A 及び抵抗Ｒ3 , Ｒ5 及びＲ4 ，Ｒ6 に対し選択し
た値に応じて相互接続点Ｕ及びＶにおける電圧を相互接
続点Ｃ1 及びＣ2 における電圧よりも大きくしたり、小
さくしたりすることができる。相互接続点Ｕ及びＶにお
ける電圧が相互接続点Ｃ1 及びＣ2 における電圧よりも
大きく、電流Ｉ X 及びＩY が相互接続点Ｕ及びＶから相
互接続点Ｃ1 及びＣ2 に向う方向に流れるものと仮定す
る。これは、図１における電流源ＩA 及びＩB からの方
向と同じ方向に電流ＩA 及びＩB が流れる場合に相当す
る。同様に、これとは逆の状態、すなわち相互接続点Ｕ
及びＶにおける電圧が相互接続点Ｃ1 及びＣ2 における
電圧よりも小さい状態を考慮しうるも、その理論は同じ
である。
【００２１】今、入力電圧Ｖ1 が入力電圧Ｖ2 よりも高
い（Ｖinが正である）ものと仮定する。この場合、平衡
状態に比べて、相互接続点Ｕにおける電圧が減少し、相
互接続点Ｖにおける電圧が増大する。平衡状態に比べて
電流ＩX の変化量はトランジスタＴ1 のコレクタからの
電流の除去量に相当し、これとは逆に電流ＩY の変化量
はトランジスタＴ2 のコレクタへの電流の注入量に相当
する。その結果は所望の関数ｆ（Ｖin）と一致し、増幅
器の相互コンダクタンスの増大と、標準の動作範囲にお
けるＶinの関数としての出力電圧（Ｖ5 −Ｖ6 ）の直線
性の増大との双方をもたらす。
い（Ｖinが正である）ものと仮定する。この場合、平衡
状態に比べて、相互接続点Ｕにおける電圧が減少し、相
互接続点Ｖにおける電圧が増大する。平衡状態に比べて
電流ＩX の変化量はトランジスタＴ1 のコレクタからの
電流の除去量に相当し、これとは逆に電流ＩY の変化量
はトランジスタＴ2 のコレクタへの電流の注入量に相当
する。その結果は所望の関数ｆ（Ｖin）と一致し、増幅
器の相互コンダクタンスの増大と、標準の動作範囲にお
けるＶinの関数としての出力電圧（Ｖ5 −Ｖ6 ）の直線
性の増大との双方をもたらす。
【００２２】上述したように構成した増幅器は、差動入
力電圧Ｖinが増幅器の定格動作範囲を越えた場合に遮断
器として作用するという利点をも有する。今、差動入力
電圧ＶinはトランジスタＴ1 及びＴ3 が遮断するような
値にあるものと仮定する。相互接続点における電圧は
Ｖ′CCの値まで上昇し、従って相互接続点Ｃ1 における
電圧もＶ′CCの値となる。その理由はこれらの相互接続
点が抵抗Ｒ5 により互いに接続されている為である。ト
ランジスタＴ5 を遮断せしめるためには、電圧Ｖ′CCを
電圧Ｖref に比べて充分大きくする必要がある。最終的
に、トランジスタＴ1 ，Ｔ3 及びＴ5 が遮断し、出力電
圧Ｖ5 が電圧ＶCCに等しくなる。この増幅器の反対側の
分岐では、全電流２ＩS ＋２ＩO がトランジスタＴ2 の
エミッタを流れ、全電流２Ｉ′A がトランジスタＴ4 の
エミッタを流れる。抵抗Ｒ4 の値は、相互接続点Ｖにお
ける電圧がトランジスタＴ4 を基底状態とする電圧より
も高くなるように選択した。電流ＩY はトランジスタＴ
2 のコレクタに供給される。この電流ＩY の値は予め容
易に決定することができる。この電流と電流２ＩS ＋２
ＩO との間の差に等しい電流がカカスコードトランジス
タＴ6 を流れる。トランジスタＴ6 のコレクタ電流は
（ベース電流の値を無視して）エミッタ電流にほぼ等し
い。従って、出力電圧Ｖ6 は負荷抵抗Ｒ6 の両端間の電
圧降下より成り、この電圧Ｖ6 を容易に決定しうる。差
動入力電圧Ｖinがたとえその標準の動作範囲を越えて
も、増幅器のいずれのトランジスタも飽和状態に駆動さ
れないこと明らかである。従って、最大の差動出力電圧
Ｖ5 −Ｖ6 を予め容易に決定することができる。
力電圧Ｖinが増幅器の定格動作範囲を越えた場合に遮断
器として作用するという利点をも有する。今、差動入力
電圧ＶinはトランジスタＴ1 及びＴ3 が遮断するような
値にあるものと仮定する。相互接続点における電圧は
Ｖ′CCの値まで上昇し、従って相互接続点Ｃ1 における
電圧もＶ′CCの値となる。その理由はこれらの相互接続
点が抵抗Ｒ5 により互いに接続されている為である。ト
ランジスタＴ5 を遮断せしめるためには、電圧Ｖ′CCを
電圧Ｖref に比べて充分大きくする必要がある。最終的
に、トランジスタＴ1 ，Ｔ3 及びＴ5 が遮断し、出力電
圧Ｖ5 が電圧ＶCCに等しくなる。この増幅器の反対側の
分岐では、全電流２ＩS ＋２ＩO がトランジスタＴ2 の
エミッタを流れ、全電流２Ｉ′A がトランジスタＴ4 の
エミッタを流れる。抵抗Ｒ4 の値は、相互接続点Ｖにお
ける電圧がトランジスタＴ4 を基底状態とする電圧より
も高くなるように選択した。電流ＩY はトランジスタＴ
2 のコレクタに供給される。この電流ＩY の値は予め容
易に決定することができる。この電流と電流２ＩS ＋２
ＩO との間の差に等しい電流がカカスコードトランジス
タＴ6 を流れる。トランジスタＴ6 のコレクタ電流は
（ベース電流の値を無視して）エミッタ電流にほぼ等し
い。従って、出力電圧Ｖ6 は負荷抵抗Ｒ6 の両端間の電
圧降下より成り、この電圧Ｖ6 を容易に決定しうる。差
動入力電圧Ｖinがたとえその標準の動作範囲を越えて
も、増幅器のいずれのトランジスタも飽和状態に駆動さ
れないこと明らかである。従って、最大の差動出力電圧
Ｖ5 −Ｖ6 を予め容易に決定することができる。
【００２３】図３は、差動出力電圧ΔＶO ＝（Ｖ5 −Ｖ
6 ）を差動入力段Ｖinの関数として表わした曲線を示し
ており、曲線Ｉは通常の差動段に対するもので、曲線II
は欧州特許出願公開第ＥＰ−Ａ−０２７５０７９号の従
来技術の差動段に対するもので、曲線III は図１に示す
電流ＩA 及びＩB の関数ｆ（Ｖin）を利用した本発明に
よる増幅器に対するものである。
6 ）を差動入力段Ｖinの関数として表わした曲線を示し
ており、曲線Ｉは通常の差動段に対するもので、曲線II
は欧州特許出願公開第ＥＰ−Ａ−０２７５０７９号の従
来技術の差動段に対するもので、曲線III は図１に示す
電流ＩA 及びＩB の関数ｆ（Ｖin）を利用した本発明に
よる増幅器に対するものである。
【００２４】ＩA ，ＩB ＝０とした通常の差動段の場合
の曲線Ｉは漸近線がＶO max ＝２Ｒ1 ＩS となったハイ
パボリックタンジェント（双曲線正接）である。この曲
線から明らかなように、通常の差動段の場合、出力電圧
の直線範囲が値ＶO max によって表わされる動作範囲に
比べて小さいという欠点がある。曲線IIは電流がＩA ＝
ＩB ＝ＩO を満足する従来技術の差動段の差動出力電圧
ΔＶO を示す。この曲線から明らかなように、相互コン
ダクタンスは高くなり、この場合のハイパボリックタン
ジェント関数に対応する漸近線Ｖ2 が大きくなり、この
漸近線は差動出力段を制限することなく決定される。Ｖ
O max と同じ値を参照すると、曲線IIでは傾斜が急峻と
なり（相互コンダクタンスが高くなり）、動作範囲内の
差動出力電圧の直線性が改善される。
の曲線Ｉは漸近線がＶO max ＝２Ｒ1 ＩS となったハイ
パボリックタンジェント（双曲線正接）である。この曲
線から明らかなように、通常の差動段の場合、出力電圧
の直線範囲が値ＶO max によって表わされる動作範囲に
比べて小さいという欠点がある。曲線IIは電流がＩA ＝
ＩB ＝ＩO を満足する従来技術の差動段の差動出力電圧
ΔＶO を示す。この曲線から明らかなように、相互コン
ダクタンスは高くなり、この場合のハイパボリックタン
ジェント関数に対応する漸近線Ｖ2 が大きくなり、この
漸近線は差動出力段を制限することなく決定される。Ｖ
O max と同じ値を参照すると、曲線IIでは傾斜が急峻と
なり（相互コンダクタンスが高くなり）、動作範囲内の
差動出力電圧の直線性が改善される。
【００２５】曲線III は本発明による増幅器に関するも
のである。この場合、電流ＩA 及びＩB （図１）が入力
電圧Ｖinに応じて変化する値を有する為、相互コンダク
タンスが一層高くなり、ΔＶO の漸近線値Ｖ3 も特定値
ＶO max に制限されることなく一層大きくなる。
のである。この場合、電流ＩA 及びＩB （図１）が入力
電圧Ｖinに応じて変化する値を有する為、相互コンダク
タンスが一層高くなり、ΔＶO の漸近線値Ｖ3 も特定値
ＶO max に制限されることなく一層大きくなる。
【００２６】従って、本発明による増幅器は（エミッタ
電流源の電流が増大すると増大する）高い相互コンダク
タンスと、いかなるＰＮＰトランジスタをも用いること
なく最大出力電圧によりきまる直線出力電圧範囲とを有
する。従って、本発明による増幅器は大きな通過帯域を
有し且つ通常の廉価な技術により製造しうる。
電流源の電流が増大すると増大する）高い相互コンダク
タンスと、いかなるＰＮＰトランジスタをも用いること
なく最大出力電圧によりきまる直線出力電圧範囲とを有
する。従って、本発明による増幅器は大きな通過帯域を
有し且つ通常の廉価な技術により製造しうる。
【００２７】図２に示す電源電圧Ｖ′CCは電源端子の電
圧ＶCCと相違するＶ′CCに対し調整値を用いることによ
り、ＶCCの変動に依存しない出力信号変化を得ることが
できる。しかし、簡単な実施例ではＶ′CCのラインをＶ
CCのラインに接続する。上述した好適実施例は２つの異
なるエミッタ電流源Ｓ1 及びＳ2 を用い、これにより回
路の動作の制御を容易にしている。しかし、トランジス
タＴ1 ，Ｔ2 ，Ｔ3 及びＴ4 のエミッタを相互接続して
１つのみのエミッタ電流源を用いることもできる。
圧ＶCCと相違するＶ′CCに対し調整値を用いることによ
り、ＶCCの変動に依存しない出力信号変化を得ることが
できる。しかし、簡単な実施例ではＶ′CCのラインをＶ
CCのラインに接続する。上述した好適実施例は２つの異
なるエミッタ電流源Ｓ1 及びＳ2 を用い、これにより回
路の動作の制御を容易にしている。しかし、トランジス
タＴ1 ，Ｔ2 ，Ｔ3 及びＴ4 のエミッタを相互接続して
１つのみのエミッタ電流源を用いることもできる。
【００２８】本発明は上述した実施例に限定されるもの
ではない。ＮＰＮトランジスタはＮＭＯＳＴトランジス
タと置き換えることができる。図２につき説明したハイ
パボリックタンジェント関数は異なるも、得られる曲線
は同様な形状で変化はよりゆるやかとなる。更に、一層
精密な直線性補正を得るために、数個の電流源ＩA 及び
ＩB を他の補助トランジスタ対及び補助抵抗性ブリッジ
と並列に配置することができる。
ではない。ＮＰＮトランジスタはＮＭＯＳＴトランジス
タと置き換えることができる。図２につき説明したハイ
パボリックタンジェント関数は異なるも、得られる曲線
は同様な形状で変化はよりゆるやかとなる。更に、一層
精密な直線性補正を得るために、数個の電流源ＩA 及び
ＩB を他の補助トランジスタ対及び補助抵抗性ブリッジ
と並列に配置することができる。
【図１】従来の差動増幅器を示す回路図である。
【図２】本発明の増幅器の一実施例を示す回路図であ
る。
る。
【図３】既知の増幅器と本発明による増幅器との差動出
力電圧を示す比較線図である。
力電圧を示す比較線図である。
Ｒ1 〜Ｒ5 抵抗 Ｓ1 , Ｓ2 エミッタ電流源 Ｔ1 〜Ｔ4 入力トランジスタ Ｔ5 , Ｔ6 カスコードトランジスタ
Claims (3)
- 【請求項１】 電源端子と基準端子との間に配置された
２対の入力トランジスタを有する差動段を具える増幅器
であって、主要対と称する一方の対の入力トランジスタ
の相互接続エミッタが、前記の基準端子に接続されたエ
ミッタ電流源により駆動され、補助対と称するもう一方
の対の入力トランジスタの相互接続エミッタも主要対と
同様に駆動され、主要対の入力トランジスタのベースは
補助対の入力トランジスタの対応するベースに接続され
且つ入力電圧に対する入力端子を構成しており、これら
入力電圧の差が差動入力電圧を規定し、補助対の入力ト
ランジスのタコレクタ電流の一部分が主要対の入力トラ
ンジスタのコレクタ電流と適切に加算され、この加算に
より差動段の出力電流を得、差動入力電圧に比べて前記
の出力電流の直線性を高めるようにした増幅器におい
て、 前記の差動段が一対のカスコードトランジスタを有し、
これらカスコードトランジスタのコレクタ−エミッタ通
路が主要対の入力トランジスタのコレクタにおける負荷
として配置され、これらカスコードトランジスタのベー
スが相互接続され且つ一定の中間基準電圧の点に接続さ
れ、前記の加算を電源電圧の点と主要対の入力トランジ
スタのコレクタのそれぞれとの間に接続した２つの抵抗
性ブリッジにより行われ、補助対の入力トランジスタの
コレクタがこれら抵抗性ブリッジの抵抗性素子相互接続
点にそれぞれ接続されていることを特徴とする増幅器。 - 【請求項２】 請求項１に記載の増幅器において、前記
の電源電圧を前記の電源端子における電圧と同じ電圧に
したことを特徴とする増幅器。 - 【請求項３】 請求項１または２に記載の増幅器におい
て、補助対の入力トランジスタのエミッタが主要対の入
力トランジスタのエミッタを駆動するエミッタ電流源と
は異なるエミッタ電流源により駆動されることを特徴と
する増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9105291A FR2676149A1 (fr) | 1991-04-30 | 1991-04-30 | Amplificateur differentiel notamment du type a cascode. |
| FR9105291 | 1991-04-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05121973A true JPH05121973A (ja) | 1993-05-18 |
Family
ID=9412384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4110088A Pending JPH05121973A (ja) | 1991-04-30 | 1992-04-28 | 増幅器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5185582A (ja) |
| EP (1) | EP0511707B1 (ja) |
| JP (1) | JPH05121973A (ja) |
| DE (1) | DE69209558T2 (ja) |
| FR (1) | FR2676149A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353752A (ja) * | 2001-05-30 | 2002-12-06 | New Japan Radio Co Ltd | 差動増幅器 |
| JP2006025260A (ja) * | 2004-07-08 | 2006-01-26 | Advantest Corp | 増幅回路、及び試験装置 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960009739B1 (en) * | 1991-05-14 | 1996-07-23 | Toshiba Kk | Differential input circuit |
| US5389833A (en) * | 1992-08-27 | 1995-02-14 | Texas Instruments Incorporated | Analog multiplexer |
| GB9318836D0 (en) * | 1993-09-10 | 1993-10-27 | Plessey Semiconductors Ltd | Amplifier arrangements |
| GB9318883D0 (en) * | 1993-09-10 | 1993-10-27 | Taylor David | Godiver |
| FI97656C (fi) * | 1995-04-05 | 1997-01-27 | Nokia Telecommunications Oy | Linearisointikytkentä |
| DE69615638T2 (de) * | 1995-11-29 | 2002-08-01 | Koninklijke Philips Electronics N.V., Eindhoven | Spannungsverstärker mit grossen dynamischen Bereich und A/D-Konverter damit |
| US5942939A (en) * | 1998-06-01 | 1999-08-24 | Motorola, Inc. | Amplifier and method of canceling distortion by combining hyperbolic tangent and hyperbolic sine transfer functions |
| US6069523A (en) * | 1998-06-04 | 2000-05-30 | Nortel Networks Corporation | Differential data driver |
| US6140879A (en) * | 1999-03-12 | 2000-10-31 | National Semiconductor Corporation | Cascode amplifier with positive feedback for high frequency performance and method for operating and optimizing such amplifier |
| DE60045575D1 (de) * | 1999-10-01 | 2011-03-10 | Nxp Bv | Verstärker |
| US6344762B1 (en) * | 2000-12-21 | 2002-02-05 | Intersil Americas Inc. | Bias circuit for a low voltage differential circuit |
| DE10344878B4 (de) * | 2003-09-26 | 2014-05-28 | Infineon Technologies Ag | Differenzverstärkeranordnung mit Stromregelkreis und Verfahren zum Betreiben einer Differenzverstärkeranordnung |
| FR2872648B1 (fr) * | 2004-06-30 | 2006-09-08 | St Microelectronics Sa | Amplificateur a transconductance rapide |
| US7551667B2 (en) * | 2004-09-27 | 2009-06-23 | Intel Corporation | Feed forward equalizer |
| US7738546B2 (en) * | 2004-09-27 | 2010-06-15 | Intel Corporation | Feed forward equalizer for a communication system |
| US8453497B2 (en) * | 2006-08-11 | 2013-06-04 | Schlumberger Technology Corporation | Test fixture that positions a cutting element at a positive rake angle |
| KR100930407B1 (ko) * | 2008-01-18 | 2009-12-08 | 주식회사 하이닉스반도체 | 입력회로를 가지는 반도체 집적회로 |
| RU2469465C1 (ru) * | 2011-11-02 | 2012-12-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Каскодный дифференциальный усилитель |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4881044A (en) * | 1987-01-16 | 1989-11-14 | Hitachi, Ltd. | Amplifying circuit |
| JPS63240109A (ja) * | 1987-03-27 | 1988-10-05 | Toshiba Corp | 差動増幅器 |
| AU601336B2 (en) * | 1988-08-05 | 1990-09-06 | Matsushita Electric Industrial Co., Ltd. | Amplifier |
-
1991
- 1991-04-30 FR FR9105291A patent/FR2676149A1/fr active Pending
-
1992
- 1992-04-22 DE DE69209558T patent/DE69209558T2/de not_active Expired - Fee Related
- 1992-04-22 EP EP92201133A patent/EP0511707B1/fr not_active Expired - Lifetime
- 1992-04-24 US US07/874,256 patent/US5185582A/en not_active Expired - Fee Related
- 1992-04-28 JP JP4110088A patent/JPH05121973A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353752A (ja) * | 2001-05-30 | 2002-12-06 | New Japan Radio Co Ltd | 差動増幅器 |
| JP2006025260A (ja) * | 2004-07-08 | 2006-01-26 | Advantest Corp | 増幅回路、及び試験装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69209558T2 (de) | 1996-10-02 |
| US5185582A (en) | 1993-02-09 |
| EP0511707A1 (fr) | 1992-11-04 |
| FR2676149A1 (fr) | 1992-11-06 |
| EP0511707B1 (fr) | 1996-04-03 |
| DE69209558D1 (de) | 1996-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05121973A (ja) | 増幅器 | |
| JPH0227806A (ja) | 相互コンダクタンス回路 | |
| JP2869664B2 (ja) | 電流増幅器 | |
| JP3352899B2 (ja) | 増幅器回路 | |
| US4369410A (en) | Monolithically integrable transistor amplifier having gain control means | |
| US4928073A (en) | DC amplifier | |
| US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
| JPS63214009A (ja) | 複合トランジスタ | |
| JPH04268810A (ja) | 遅延回路 | |
| JPS5941321B2 (ja) | 電圧比較回路 | |
| JP2897522B2 (ja) | カレントミラー回路 | |
| JP3851019B2 (ja) | 電圧バッファ回路 | |
| JP3116595B2 (ja) | 演算増幅回路 | |
| JP2503887B2 (ja) | 利得可変回路 | |
| JP2569944B2 (ja) | カレントミラー回路 | |
| JPH0212049B2 (ja) | ||
| JPS6040737B2 (ja) | トランジスタ回路 | |
| JPH06260925A (ja) | レベルシフト回路 | |
| JPH10161760A (ja) | 定電圧発生回路 | |
| JPS6325769Y2 (ja) | ||
| JPH0630425B2 (ja) | 広帯域可変利得増幅回路 | |
| JP3312640B2 (ja) | スイッチ回路 | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| JPH08172324A (ja) | ゲイン可変差動増幅器 | |
| JPS5916311B2 (ja) | 比較回路 |