JP2002353752A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JP2002353752A JP2002353752A JP2001161794A JP2001161794A JP2002353752A JP 2002353752 A JP2002353752 A JP 2002353752A JP 2001161794 A JP2001161794 A JP 2001161794A JP 2001161794 A JP2001161794 A JP 2001161794A JP 2002353752 A JP2002353752 A JP 2002353752A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- differential amplifier
- inverting input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 出力電圧に自由に出力オフセット電圧を持た
せること。 【解決手段】 適応バイアス発生部３０により差動増幅
部１０の動作電流を増大させるときに該動作電流に対応
した電流を一時的に発生する電流源部４０を設け、該電
流源部４０で発生した電流を差動増幅部１０の非反転出
力部又は反転出力部に一時的に供給する。
せること。 【解決手段】 適応バイアス発生部３０により差動増幅
部１０の動作電流を増大させるときに該動作電流に対応
した電流を一時的に発生する電流源部４０を設け、該電
流源部４０で発生した電流を差動増幅部１０の非反転出
力部又は反転出力部に一時的に供給する。
Description
【０００１】
【発明の属する技術分野】本発明は、差動増幅器の出力
オフセット電圧を制御する技術に関するものである。
オフセット電圧を制御する技術に関するものである。
【０００２】
【従来の技術】例えば、液晶表示装置を駆動する駆動回
路として使用される差動増幅器では、本来の電圧よりも
高い電圧或いは低い電圧を液晶素子に印加することによ
り、その液晶素子の表示内容に所望の特性を持たせるこ
とが行われる。この場合、差動増幅器では、積極的に出
力電圧にオフセットを持たせている。例えば、本来の電
圧より高い電圧を与える場合には正側にオフセットを持
たせ、低い電圧を与える場合には負側にオフセットをも
たせることが行われる。
路として使用される差動増幅器では、本来の電圧よりも
高い電圧或いは低い電圧を液晶素子に印加することによ
り、その液晶素子の表示内容に所望の特性を持たせるこ
とが行われる。この場合、差動増幅器では、積極的に出
力電圧にオフセットを持たせている。例えば、本来の電
圧より高い電圧を与える場合には正側にオフセットを持
たせ、低い電圧を与える場合には負側にオフセットをも
たせることが行われる。
【０００３】図９はこのような目的のために、積極的に
オフセットを施した従来の差動増幅器を示す回路図であ
る。この差動増幅器は、差動接続されたＮＭＯＳトラン
ジスタＭＮ１，ＭＮ２、カレントミラー接続され能動負
荷として働くＰＭＯＳトランジスタＭＰ１，ＭＰ２、抵
抗Ｒ１，Ｒ２および電流源Ａ１からなる差動増幅部１
０’と、出力トランジスタとしてのＰＭＯＳトランジス
タＭＰ３、電流源Ａ４、位相補償用キャパシタＣ１から
なる出力部２０’より構成されている。
オフセットを施した従来の差動増幅器を示す回路図であ
る。この差動増幅器は、差動接続されたＮＭＯＳトラン
ジスタＭＮ１，ＭＮ２、カレントミラー接続され能動負
荷として働くＰＭＯＳトランジスタＭＰ１，ＭＰ２、抵
抗Ｒ１，Ｒ２および電流源Ａ１からなる差動増幅部１
０’と、出力トランジスタとしてのＰＭＯＳトランジス
タＭＰ３、電流源Ａ４、位相補償用キャパシタＣ１から
なる出力部２０’より構成されている。
【０００４】この差動増幅器は、抵抗Ｒ１，Ｒ２の値を
調整する（製造時にトリミングする）ことにより出力電
圧の正側（（VDD−VSS)/2より高い側）或いは負側（（V
DD−VSS)/2より低い側）に出力オフセット電圧を積極的
に与えることができる。
調整する（製造時にトリミングする）ことにより出力電
圧の正側（（VDD−VSS)/2より高い側）或いは負側（（V
DD−VSS)/2より低い側）に出力オフセット電圧を積極的
に与えることができる。
【０００５】
【発明が解決しようとする課題】ところが、この差動増
幅器では、入力電圧の変化に出力電圧が高速で応答でき
るように、差動増幅部１０’の動作電流が入力電圧の変
化に応じて適応的に制御される適応バイアス方式に適用
したとき、動作電流が大きく変化するために、抵抗Ｒ
１，Ｒ２の電圧降下分が一定とならず、一定の適正なオ
フセット電圧を与えることが困難になるという問題があ
った。
幅器では、入力電圧の変化に出力電圧が高速で応答でき
るように、差動増幅部１０’の動作電流が入力電圧の変
化に応じて適応的に制御される適応バイアス方式に適用
したとき、動作電流が大きく変化するために、抵抗Ｒ
１，Ｒ２の電圧降下分が一定とならず、一定の適正なオ
フセット電圧を与えることが困難になるという問題があ
った。
【０００６】本発明の目的は、適応バイアス方式に適用
しても所望の出力オフセット電圧を容易に持たせること
ができるようにした差動増幅器を提供することである。
しても所望の出力オフセット電圧を容易に持たせること
ができるようにした差動増幅器を提供することである。
【０００７】
【課題を解決するための手段】上記課題を解決するため
の第１の発明は、非反転入力端子および反転入力端子を
有する差動増幅部と、該差動増幅部の出力信号を入力し
て負荷を駆動する出力部と、前記非反転入力端子又は前
記反転入力端子の電圧が変化するときこれを検知して前
記差動増幅部の動作電流を一時的に増大させる適応バイ
アス発生部とを有する差動増幅器において、前記適応バ
イアス発生部により前記差動増幅部の動作電流を増大さ
せるときに該動作電流に対応した電流を一時的に発生す
る電流源部を設け、該電流源部で発生した電流を前記差
動増幅部の非反転出力部又は反転出力部に一時的に供給
するようにしたことを特徴とする差動増幅器とした。
の第１の発明は、非反転入力端子および反転入力端子を
有する差動増幅部と、該差動増幅部の出力信号を入力し
て負荷を駆動する出力部と、前記非反転入力端子又は前
記反転入力端子の電圧が変化するときこれを検知して前
記差動増幅部の動作電流を一時的に増大させる適応バイ
アス発生部とを有する差動増幅器において、前記適応バ
イアス発生部により前記差動増幅部の動作電流を増大さ
せるときに該動作電流に対応した電流を一時的に発生す
る電流源部を設け、該電流源部で発生した電流を前記差
動増幅部の非反転出力部又は反転出力部に一時的に供給
するようにしたことを特徴とする差動増幅器とした。
【０００８】請求項２の発明は、請求項１の発明におい
て、前記非反転入力端子の電圧が前記反転入力端子の電
圧に対して高レベル方向に変化するとき、前記電流源部
により前記反転出力部の電圧を低レベル方向に制御し
て、出力電圧の高レベル方向への変化を緩慢にすること
を特徴とする差動増幅器とした。
て、前記非反転入力端子の電圧が前記反転入力端子の電
圧に対して高レベル方向に変化するとき、前記電流源部
により前記反転出力部の電圧を低レベル方向に制御し
て、出力電圧の高レベル方向への変化を緩慢にすること
を特徴とする差動増幅器とした。
【０００９】請求項３の発明は、請求項１の発明におい
て、前記非反転入力端子の電圧が前記反転入力端子の電
圧に対して高レベル方向に変化するとき、前記電流源部
により前記非反転出力部の電圧を低レベル方向に制御し
て、出力電圧の高レベル方向への変化を高速化すること
を特徴とする差動増幅器とした。
て、前記非反転入力端子の電圧が前記反転入力端子の電
圧に対して高レベル方向に変化するとき、前記電流源部
により前記非反転出力部の電圧を低レベル方向に制御し
て、出力電圧の高レベル方向への変化を高速化すること
を特徴とする差動増幅器とした。
【００１０】請求項４の発明は、請求項１の発明におい
て、前記非反転入力端子の電圧が前記反転入力端子の電
圧に対して低レベル方向に変化するとき、前記電流源部
により前記反転出力部の電圧を低レベル方向に制御し
て、出力電圧の低レベル方向への変化を高速化すること
を特徴とする差動増幅器とした。
て、前記非反転入力端子の電圧が前記反転入力端子の電
圧に対して低レベル方向に変化するとき、前記電流源部
により前記反転出力部の電圧を低レベル方向に制御し
て、出力電圧の低レベル方向への変化を高速化すること
を特徴とする差動増幅器とした。
【００１１】請求項５の発明は、請求項１の発明におい
て、前記非反転入力端子の電圧が前記反転入力端子の電
圧に対して低レベル方向に変化するとき、前記電流源部
により前記非反転出力部の電圧を低レベル方向に制御し
て、出力電圧の低レベル方向への変化を緩慢にすること
を特徴とする差動増幅器とした。
て、前記非反転入力端子の電圧が前記反転入力端子の電
圧に対して低レベル方向に変化するとき、前記電流源部
により前記非反転出力部の電圧を低レベル方向に制御し
て、出力電圧の低レベル方向への変化を緩慢にすること
を特徴とする差動増幅器とした。
【００１２】
【発明の実施の形態】［本発明の原理］本発明では、図
１に示すように、差動増幅部１０と、その差動増幅部１
０の出力信号を入力して負荷を駆動する出力部２０と、
その差動増幅部１０のバイアス（動作電流）を入力電圧
変化時に一時的に増大させて動作を高速化する適応バイ
アス発生部３０とを有する差動増幅器において、適応バ
イアス発生部３０で発生するバイアス（動作電流）に対
応した電流を発生する電流源部４０を設け、この電流源
部４０で発生した電流を差動増幅部１０の非反転出力部
又は反転出力部に供給して、所望の出力オフセット電圧
を与えるようにする。
１に示すように、差動増幅部１０と、その差動増幅部１
０の出力信号を入力して負荷を駆動する出力部２０と、
その差動増幅部１０のバイアス（動作電流）を入力電圧
変化時に一時的に増大させて動作を高速化する適応バイ
アス発生部３０とを有する差動増幅器において、適応バ
イアス発生部３０で発生するバイアス（動作電流）に対
応した電流を発生する電流源部４０を設け、この電流源
部４０で発生した電流を差動増幅部１０の非反転出力部
又は反転出力部に供給して、所望の出力オフセット電圧
を与えるようにする。
【００１３】［第１の実施の形態］図２は本発明の第１
の実施の形態の差動増幅器のブロック図である。これ
は、差動増幅部１０において、非反転入力電圧が反転入
力電圧に比べて相対的に低レベル方向に変化するとき、
その変化の程度を増進させ又は抑制させる出力オフセッ
ト電圧を持たせた場合の例である。
の実施の形態の差動増幅器のブロック図である。これ
は、差動増幅部１０において、非反転入力電圧が反転入
力電圧に比べて相対的に低レベル方向に変化するとき、
その変化の程度を増進させ又は抑制させる出力オフセッ
ト電圧を持たせた場合の例である。
【００１４】適応バイアス発生部３０Ａは、差動増幅部
１０の非反転入力端子１１の入力電圧が低レベル方向に
変化したとき、つまりトランジスタＭＮ２のドレイン
（非反転出力部）の電圧が高くなり、これに基づく電流
Ｉａ１（この電流Ｉａ１は差動増幅部１０がバランス状
態にあるときは流れない。）が流れ込むので、その大き
さに対応して差動増幅部１０に新たに設けた電流源Ａ２
の電流を増大する方向に制御する。この結果、差動増幅
部１０において、入力電圧の低レベル方向への変化に対
する回路動作が高速化する。すなわち、トランジスタＭ
Ｎ２のドレイン電圧上昇に対してその上昇をさらに押し
進める正帰還動作が行われる。なお、この正帰還動作が
短時間に終結するよう適応バイアス発生部３０内では負
帰還動作（詳しくは後記する）が行われる。以上は、反
転入力端子１２の入力電圧が高レベル方向に動作したき
も同様である。ただし、非反転入力端子１１の入力電圧
が高レベル方向に変化したとき、又は反転入力端子１２
の入力電圧が低レベル方向に変化したときは、トランジ
スタＭＮ２のドレイン電圧が低くなる方向に変化するの
で、電流源Ａ２の電流は減少し、適応バイアスの効果は
ない。
１０の非反転入力端子１１の入力電圧が低レベル方向に
変化したとき、つまりトランジスタＭＮ２のドレイン
（非反転出力部）の電圧が高くなり、これに基づく電流
Ｉａ１（この電流Ｉａ１は差動増幅部１０がバランス状
態にあるときは流れない。）が流れ込むので、その大き
さに対応して差動増幅部１０に新たに設けた電流源Ａ２
の電流を増大する方向に制御する。この結果、差動増幅
部１０において、入力電圧の低レベル方向への変化に対
する回路動作が高速化する。すなわち、トランジスタＭ
Ｎ２のドレイン電圧上昇に対してその上昇をさらに押し
進める正帰還動作が行われる。なお、この正帰還動作が
短時間に終結するよう適応バイアス発生部３０内では負
帰還動作（詳しくは後記する）が行われる。以上は、反
転入力端子１２の入力電圧が高レベル方向に動作したき
も同様である。ただし、非反転入力端子１１の入力電圧
が高レベル方向に変化したとき、又は反転入力端子１２
の入力電圧が低レベル方向に変化したときは、トランジ
スタＭＮ２のドレイン電圧が低くなる方向に変化するの
で、電流源Ａ２の電流は減少し、適応バイアスの効果は
ない。
【００１５】以上のようにして、非反転入力電圧が低レ
ベル方向に変化するときは、適応バイアス発生部３０Ａ
によって電流源部４０Ａにも対応した制御信号が出力さ
れ、この電流源部４０Ａから前記電流Ｉａ１に応じた吸
込み電流Ｉｂ１を発生し、差動増幅部１０のトランジス
タＭＮ１のドレイン（反転出力部）側から吸い込む。
ベル方向に変化するときは、適応バイアス発生部３０Ａ
によって電流源部４０Ａにも対応した制御信号が出力さ
れ、この電流源部４０Ａから前記電流Ｉａ１に応じた吸
込み電流Ｉｂ１を発生し、差動増幅部１０のトランジス
タＭＮ１のドレイン（反転出力部）側から吸い込む。
【００１６】従って、出力端子２１と反転入力端子１２
を接続してボルテージフォロワとしたとき、電流Ｉａ１
とＩｂ１との関係を適宜設定することによって、出力端
子２１の出力電圧にオフセットを与えることができる。
すなわち、非反転入力端子１１の入力電圧の低レベル変
化に応じて出力電圧が低レベルに変化する程度（時間的
変化）が大きくなるオフセットとなり、応答性が高速化
される。
を接続してボルテージフォロワとしたとき、電流Ｉａ１
とＩｂ１との関係を適宜設定することによって、出力端
子２１の出力電圧にオフセットを与えることができる。
すなわち、非反転入力端子１１の入力電圧の低レベル変
化に応じて出力電圧が低レベルに変化する程度（時間的
変化）が大きくなるオフセットとなり、応答性が高速化
される。
【００１７】［第２の実施の形態］図３は本発明の第２
の実施の形態の差動増幅器のブロック図である。これ
は、非反転入力端子１１の入力電圧が低レベル方向に変
化したとき、図２の場合と逆に、電流源部４０Ａが差動
増幅部１０のトランジスタＭＮ２のドレイン（反転出力
部）から電流Ｉｂ１を吸い込むようにした例である。
の実施の形態の差動増幅器のブロック図である。これ
は、非反転入力端子１１の入力電圧が低レベル方向に変
化したとき、図２の場合と逆に、電流源部４０Ａが差動
増幅部１０のトランジスタＭＮ２のドレイン（反転出力
部）から電流Ｉｂ１を吸い込むようにした例である。
【００１８】従って、出力端子２１と反転入力端子１２
を接続してボルテージフォロワとしたとき、電流Ｉａ１
とＩｂ１の関係を適宜設定することによって、出力電圧
に前記とは異なった出力オフセット電圧を与えることが
できる。このときは、非反転入力端子１１の入力電圧の
低レベル変化に応じて出力電圧が低レベルに変化する程
度が小さくなる出力オフセット電圧となり、応答性が緩
慢となる。
を接続してボルテージフォロワとしたとき、電流Ｉａ１
とＩｂ１の関係を適宜設定することによって、出力電圧
に前記とは異なった出力オフセット電圧を与えることが
できる。このときは、非反転入力端子１１の入力電圧の
低レベル変化に応じて出力電圧が低レベルに変化する程
度が小さくなる出力オフセット電圧となり、応答性が緩
慢となる。
【００１９】［第３の実施の形態］図４(a)は本発明の
第３の実施の形態の差動増幅器のブロック図である。こ
こでは、差動増幅部１０として、反転入力側トランジス
タＭＮ１１のドレイン側に抵抗Ｒ１１を介してカレント
ミラー接続のトランジスタＭＰ１１，ＭＰ１２を、また
非反転入力側トランジスタＭＮ１２のドレイン側に抵抗
Ｒ１２を介してカレントミラー接続のトランジスタＭＰ
１３，ＭＰ１４を各々接続し、トランジスタＭＰ１２の
ドレインをトランジスタＭＰ１３のドレインに接続し、
トランジスタＭＰ１４のドレインをトランジスタＭＰ１
１のドレインに接続している。抵抗Ｒ１１、Ｒ１２につ
いては後記する。そして、トランジスタＭＮ１２のドレ
イン電圧の増大（電流Ｉａ１の増大）を検出して電流源
Ａ２の電流を増大させる適応バイアス発生部３０Ａ、ト
ランジスタＭＮ１１のドレイン電圧の増大（Ｉａ２の増
大）を検出して電流源Ａ３の電流を増大させる適応バイ
アス発生部３０Ｂを設ける。さらに電流Ｉａ１が流入し
て適応バイアス発生部３０Ａが動作するとき吸込み電流
Ｉｂ１を発生させる電流源部４０Ａを設け、電流Ｉａ２
が流入して応バイアス発生部３０Ｂが動作するとき吸込
み電流Ｉｂ２を発生させる電流源部４０Ｂを設けてい
る。各電流源部４０Ａ，４０Ｂの出力端子である吸込み
電流端子は、差動増幅部１０のトランジスタＭＮ１１の
抵抗Ｒ１１とＭＰ１１の共通接続点（反転出力部）に接
続されている。
第３の実施の形態の差動増幅器のブロック図である。こ
こでは、差動増幅部１０として、反転入力側トランジス
タＭＮ１１のドレイン側に抵抗Ｒ１１を介してカレント
ミラー接続のトランジスタＭＰ１１，ＭＰ１２を、また
非反転入力側トランジスタＭＮ１２のドレイン側に抵抗
Ｒ１２を介してカレントミラー接続のトランジスタＭＰ
１３，ＭＰ１４を各々接続し、トランジスタＭＰ１２の
ドレインをトランジスタＭＰ１３のドレインに接続し、
トランジスタＭＰ１４のドレインをトランジスタＭＰ１
１のドレインに接続している。抵抗Ｒ１１、Ｒ１２につ
いては後記する。そして、トランジスタＭＮ１２のドレ
イン電圧の増大（電流Ｉａ１の増大）を検出して電流源
Ａ２の電流を増大させる適応バイアス発生部３０Ａ、ト
ランジスタＭＮ１１のドレイン電圧の増大（Ｉａ２の増
大）を検出して電流源Ａ３の電流を増大させる適応バイ
アス発生部３０Ｂを設ける。さらに電流Ｉａ１が流入し
て適応バイアス発生部３０Ａが動作するとき吸込み電流
Ｉｂ１を発生させる電流源部４０Ａを設け、電流Ｉａ２
が流入して応バイアス発生部３０Ｂが動作するとき吸込
み電流Ｉｂ２を発生させる電流源部４０Ｂを設けてい
る。各電流源部４０Ａ，４０Ｂの出力端子である吸込み
電流端子は、差動増幅部１０のトランジスタＭＮ１１の
抵抗Ｒ１１とＭＰ１１の共通接続点（反転出力部）に接
続されている。
【００２０】この差動増幅器では、ボルテージフォロワ
に接続した状態において、非反転入力端子１１の電圧が
相対的に低レベル方向に変化したときは、トランジスタ
ＭＰ１３のドレイン電圧が高くなり、トランジスタＭＰ
１１のドレイン電圧が低くなるので、トランジスタＭＰ
１２のドレイン電流増大によりトランジスタＭＰ１３の
ドレイン電圧がより高くなる。このため、電流Ｉａ１
（この電流Ｉａ１は差動増幅部１０がバランス状態にあ
るときは流れない。）が適応バイアス発生部３０Ａに流
れ込み、その適応バイアス発生部３０Ａによって電流源
Ａ２の電流が増大し高速動作が行われると共に、電流源
部４０ＡによってトランジスタＭＰ１１のドレインから
電流Ｉｂ１が吸い出される。よって、トランジスタＭＰ
１２のドレイン電圧がさらに高くなる。よって、出力端
子２１の電圧がより強く低レベル方向に制御される。す
なわち、非反転入力端子１１の前記入力電圧が低レベル
方向に変化したことによって出力端子２１の電圧が低レ
ベル方向に変化する動作が、更に強調される。
に接続した状態において、非反転入力端子１１の電圧が
相対的に低レベル方向に変化したときは、トランジスタ
ＭＰ１３のドレイン電圧が高くなり、トランジスタＭＰ
１１のドレイン電圧が低くなるので、トランジスタＭＰ
１２のドレイン電流増大によりトランジスタＭＰ１３の
ドレイン電圧がより高くなる。このため、電流Ｉａ１
（この電流Ｉａ１は差動増幅部１０がバランス状態にあ
るときは流れない。）が適応バイアス発生部３０Ａに流
れ込み、その適応バイアス発生部３０Ａによって電流源
Ａ２の電流が増大し高速動作が行われると共に、電流源
部４０ＡによってトランジスタＭＰ１１のドレインから
電流Ｉｂ１が吸い出される。よって、トランジスタＭＰ
１２のドレイン電圧がさらに高くなる。よって、出力端
子２１の電圧がより強く低レベル方向に制御される。す
なわち、非反転入力端子１１の前記入力電圧が低レベル
方向に変化したことによって出力端子２１の電圧が低レ
ベル方向に変化する動作が、更に強調される。
【００２１】一方、上記と逆に、非反転入力端子１１の
電圧が相対的に高レベル方向に変化したときは、トラン
ジスタＭＰ１３のドレイン電圧が低くなり、トランジス
タＭＰ１１のドレイン電圧が高くなるので、トランジス
タＭＰ１４のドレイン電流増大によりトランジスタＭＰ
１１のドレイン電圧がより高くなる。このため、電流Ｉ
ａ２（この電流Ｉａ２は差動増幅部１０がバランス状態
にあるときは流れない。）が適応バイアス発生部３０Ｂ
に流れ込み、この適応バイアス発生部３０Ｂによって電
流源Ａ３の電流が増大し高速動作が行われると共に、電
流源部４０ＢによってトランジスタＭＰ１１のドレイン
から電流Ｉｂ２が吸い出され、そのドレイン電圧が低レ
ベル方向に制御される。よって、トランジスタＭＰ１２
のドレイン電圧の低レベル方向への変化が緩慢になり、
出力端子２１では電圧の高レベル方向への変化が緩慢に
なる。すなわち、非反転入力端子１１の入力電圧が高レ
ベル方向に変化したことによって出力端子２１の電圧が
高レベル方向に変化する動作が、抑制される。
電圧が相対的に高レベル方向に変化したときは、トラン
ジスタＭＰ１３のドレイン電圧が低くなり、トランジス
タＭＰ１１のドレイン電圧が高くなるので、トランジス
タＭＰ１４のドレイン電流増大によりトランジスタＭＰ
１１のドレイン電圧がより高くなる。このため、電流Ｉ
ａ２（この電流Ｉａ２は差動増幅部１０がバランス状態
にあるときは流れない。）が適応バイアス発生部３０Ｂ
に流れ込み、この適応バイアス発生部３０Ｂによって電
流源Ａ３の電流が増大し高速動作が行われると共に、電
流源部４０ＢによってトランジスタＭＰ１１のドレイン
から電流Ｉｂ２が吸い出され、そのドレイン電圧が低レ
ベル方向に制御される。よって、トランジスタＭＰ１２
のドレイン電圧の低レベル方向への変化が緩慢になり、
出力端子２１では電圧の高レベル方向への変化が緩慢に
なる。すなわち、非反転入力端子１１の入力電圧が高レ
ベル方向に変化したことによって出力端子２１の電圧が
高レベル方向に変化する動作が、抑制される。
【００２２】図４(b)は図４(a)の差動増幅器の負荷特性
を示す図である。これは、反転入力端子１１と出力端子
２１を接続してボルテージフォロワとし、且つ非反転入
力端子１１に５Ｖの一定電圧を印加し、出力端子２１に
容量性負荷を接続して、その容量性負荷の充電電圧が５
Ｖより高い容量に変化した場合（左側）と５Ｖより低い
容量に変化した場合（右側）の特性を示す図である。横
軸の正側の負荷電流は出力端子２１から電流を吐き出す
場合、負側の負荷電流は出力端子２１から電流を吸い込
む場合である。
を示す図である。これは、反転入力端子１１と出力端子
２１を接続してボルテージフォロワとし、且つ非反転入
力端子１１に５Ｖの一定電圧を印加し、出力端子２１に
容量性負荷を接続して、その容量性負荷の充電電圧が５
Ｖより高い容量に変化した場合（左側）と５Ｖより低い
容量に変化した場合（右側）の特性を示す図である。横
軸の正側の負荷電流は出力端子２１から電流を吐き出す
場合、負側の負荷電流は出力端子２１から電流を吸い込
む場合である。
【００２３】安定状態では出力端子２１の電圧は、非反
転入力端子１１の電圧と同じ電圧の５Ｖとなっている。
合計容量負荷が５Ｖより高い充電容量の負荷に変化した
ときは、反転入力端子１２の電圧が高レベル側に変化す
るので、出力端子２１では電圧が５Ｖに落ち着くまで電
流が吸い込まれるが、このときは電流源部４０Ａにより
トランジスタＭＰ１１のドレインから電流Ｉｂ１が引き
抜かれるので、そのドレイン電圧がより低くなり、トラ
ンジスタＭＰ１２のドレイン電圧はより高くなり、出力
端子２１からの吸込み電流がより増大し、出力端子２１
の電圧は早急に５Ｖに落ち着く（左側の特性）。
転入力端子１１の電圧と同じ電圧の５Ｖとなっている。
合計容量負荷が５Ｖより高い充電容量の負荷に変化した
ときは、反転入力端子１２の電圧が高レベル側に変化す
るので、出力端子２１では電圧が５Ｖに落ち着くまで電
流が吸い込まれるが、このときは電流源部４０Ａにより
トランジスタＭＰ１１のドレインから電流Ｉｂ１が引き
抜かれるので、そのドレイン電圧がより低くなり、トラ
ンジスタＭＰ１２のドレイン電圧はより高くなり、出力
端子２１からの吸込み電流がより増大し、出力端子２１
の電圧は早急に５Ｖに落ち着く（左側の特性）。
【００２４】一方、合計容量負荷が５Ｖより低い充電容
量の負荷に変化したときは、反転入力端子１２の電圧が
低レベル側に変化するので、出力端子２１では電圧が５
Ｖに落ち着くまで電流が吐き出されるが、このときは電
流源部４０ＢによりトランジスタＭＰ１１のドレインか
ら電流Ｉｂ２が引き抜かれるので、そのドレイン電圧が
低くなり、トランジスタＭＰ１３のドレイン電圧の低レ
ベル方向への変化が制御され、出力端子２１からの吐出
電流が減少し、出力端子２１の電圧が５Ｖに落ち着く動
作が抑制され緩慢となる（右側の特性）。
量の負荷に変化したときは、反転入力端子１２の電圧が
低レベル側に変化するので、出力端子２１では電圧が５
Ｖに落ち着くまで電流が吐き出されるが、このときは電
流源部４０ＢによりトランジスタＭＰ１１のドレインか
ら電流Ｉｂ２が引き抜かれるので、そのドレイン電圧が
低くなり、トランジスタＭＰ１３のドレイン電圧の低レ
ベル方向への変化が制御され、出力端子２１からの吐出
電流が減少し、出力端子２１の電圧が５Ｖに落ち着く動
作が抑制され緩慢となる（右側の特性）。
【００２５】この結果、図４の(b)の特性では、出力電
圧（非反転入力電圧と等価）が多少変動しても負荷電流
が流れない不感帯が右側の特性で大きくなり、非反転入
力端子１１に印加している５Ｖの一定電圧にノイズが重
畳しても、あるいは多少負荷が変動しても、現在の状態
が維持される。
圧（非反転入力電圧と等価）が多少変動しても負荷電流
が流れない不感帯が右側の特性で大きくなり、非反転入
力端子１１に印加している５Ｖの一定電圧にノイズが重
畳しても、あるいは多少負荷が変動しても、現在の状態
が維持される。
【００２６】以上から、この実施形態では、負荷電流吐
出側で大きな出力オフセット電圧を、吸込み側で小さな
出力オフセット電圧を与えることができ、吸込み側の動
作速度を高速化できる。これに対して、電流源部４０
Ａ，４０Ｂを使用しない場合の破線の特性では、吐出
側、吸込み側で同じ負荷特性となっている。
出側で大きな出力オフセット電圧を、吸込み側で小さな
出力オフセット電圧を与えることができ、吸込み側の動
作速度を高速化できる。これに対して、電流源部４０
Ａ，４０Ｂを使用しない場合の破線の特性では、吐出
側、吸込み側で同じ負荷特性となっている。
【００２７】［第４の実施の形態］図５(a)は第４の実
施の形態の差動増幅器のブロック図である。差動増幅部
１０、出力部２０、適応バイアス発生部３０Ａ，３０
Ｂ、電流源部４０Ａ，４０Ｂは図４(a)の差動増幅器と
同じであるが、各電流源部４０Ａ，４０Ｂの出力端子で
ある吸込み電流端子は、差動増幅部１０のトランジスタ
ＭＰ１３のドレイン（非反転出力部）側に接続されてい
る。
施の形態の差動増幅器のブロック図である。差動増幅部
１０、出力部２０、適応バイアス発生部３０Ａ，３０
Ｂ、電流源部４０Ａ，４０Ｂは図４(a)の差動増幅器と
同じであるが、各電流源部４０Ａ，４０Ｂの出力端子で
ある吸込み電流端子は、差動増幅部１０のトランジスタ
ＭＰ１３のドレイン（非反転出力部）側に接続されてい
る。
【００２８】この差動増幅器では、ボルテージフォロワ
に接続した状態において、非反転入力端子１１の電圧が
相対的に低レベル方向に変化したときは、トランジスタ
ＭＰ１３のドレイン電圧が高くなり、トランジスタＭＰ
１１のドレイン電圧が低くなるので、トランジスタＭＰ
１２のドレイン電流増大によりトランジスタＭＰ１３の
ドレイン電圧がより高くなる。このため、電流Ｉａ１
（この電流Ｉａ１は差動増幅部１０がバランス状態にあ
るときは流れない。）が適応バイアス発生部３０Ａに流
れ込み、その適応バイアス発生部３０Ａによって電流源
Ａ２の電流が増大し高速動作が行われると共に、電流源
部４０ＡによってトランジスタＭＰ１３のドレインから
電流Ｉｂ１が吸い出される。よって、トランジスタＭＰ
１２のドレイン電圧が低い方向に制御される。このた
め、トランジスタＭＰ１２のドレイン電圧の高レベル方
向への変化が緩慢になり、出力端子２１では電圧の低レ
ベル方向への変化が緩慢になる。すなわち、非反転入力
端子１１の入力電圧が低レベル方向に変化したことによ
って出力端子２１の電圧が低レベル方向に変化する動作
が、抑制される。
に接続した状態において、非反転入力端子１１の電圧が
相対的に低レベル方向に変化したときは、トランジスタ
ＭＰ１３のドレイン電圧が高くなり、トランジスタＭＰ
１１のドレイン電圧が低くなるので、トランジスタＭＰ
１２のドレイン電流増大によりトランジスタＭＰ１３の
ドレイン電圧がより高くなる。このため、電流Ｉａ１
（この電流Ｉａ１は差動増幅部１０がバランス状態にあ
るときは流れない。）が適応バイアス発生部３０Ａに流
れ込み、その適応バイアス発生部３０Ａによって電流源
Ａ２の電流が増大し高速動作が行われると共に、電流源
部４０ＡによってトランジスタＭＰ１３のドレインから
電流Ｉｂ１が吸い出される。よって、トランジスタＭＰ
１２のドレイン電圧が低い方向に制御される。このた
め、トランジスタＭＰ１２のドレイン電圧の高レベル方
向への変化が緩慢になり、出力端子２１では電圧の低レ
ベル方向への変化が緩慢になる。すなわち、非反転入力
端子１１の入力電圧が低レベル方向に変化したことによ
って出力端子２１の電圧が低レベル方向に変化する動作
が、抑制される。
【００２９】一方、上記と逆に、非反転入力端子１１の
電圧が相対的に高レベル方向に変化したときは、トラン
ジスタＭＰ１３のドレイン電圧が低くなり、トランジス
タＭＰ１１のドレイン電圧が高くなるので、トランジス
タＭＰ１４のドレイン電流増大によりトランジスタＭＰ
１１のドレイン電圧がより高くなる。このため、電流Ｉ
ａ２（この電流Ｉａ２は差動増幅部１０がバランス状態
にあるときは流れない。）が適応バイアス発生部３０Ｂ
に流れ込み、この適応バイアス発生部３０Ｂによって電
流源Ａ３の電流が増大し高速動作が行われると共に、電
流源部４０ＢによってトランジスタＭＰ１３のドレイン
から電流Ｉｂ２が吸い出され、そのドレイン電圧がより
強く低レベル方向に制御される。よって、トランジスタ
ＭＰ１２のドレイン電圧の低レベル方向への変化がより
強くなり、出力端子２１では電圧の高レベル方向への変
化が高速化される。すなわち、非反転入力端子１１の前
記入力電圧が高レベル方向に変化したことによって出力
端子２１の電圧が高レベル方向に変化する動作が、更に
強調される。
電圧が相対的に高レベル方向に変化したときは、トラン
ジスタＭＰ１３のドレイン電圧が低くなり、トランジス
タＭＰ１１のドレイン電圧が高くなるので、トランジス
タＭＰ１４のドレイン電流増大によりトランジスタＭＰ
１１のドレイン電圧がより高くなる。このため、電流Ｉ
ａ２（この電流Ｉａ２は差動増幅部１０がバランス状態
にあるときは流れない。）が適応バイアス発生部３０Ｂ
に流れ込み、この適応バイアス発生部３０Ｂによって電
流源Ａ３の電流が増大し高速動作が行われると共に、電
流源部４０ＢによってトランジスタＭＰ１３のドレイン
から電流Ｉｂ２が吸い出され、そのドレイン電圧がより
強く低レベル方向に制御される。よって、トランジスタ
ＭＰ１２のドレイン電圧の低レベル方向への変化がより
強くなり、出力端子２１では電圧の高レベル方向への変
化が高速化される。すなわち、非反転入力端子１１の前
記入力電圧が高レベル方向に変化したことによって出力
端子２１の電圧が高レベル方向に変化する動作が、更に
強調される。
【００３０】図５(b)は図５(a)の差動増幅器の負荷特性
を示す図である。接続条件は図４(b)の場合と同じであ
る。合計容量負荷が５Ｖより高い充電容量の負荷に変化
したときは、反転入力端子１２の電圧が高レベル側に変
化するので、出力端子２１では電圧が５Ｖに落ち着くま
で電流が吸い込まれるが、このときは電流源部４０Ａに
よりトランジスタＭＰ１３のドレインから電流Ｉｂ１が
引き抜かれるので、そのドレイン電圧が低くなり、トラ
ンジスタＭＰ１３のドレイン電圧は低くなり、出力端子
２１からの吸込み電流が減少し、出力端子２１の電圧が
５Ｖに落ち着く動作が抑制され緩慢となる（左側の特
性）。
を示す図である。接続条件は図４(b)の場合と同じであ
る。合計容量負荷が５Ｖより高い充電容量の負荷に変化
したときは、反転入力端子１２の電圧が高レベル側に変
化するので、出力端子２１では電圧が５Ｖに落ち着くま
で電流が吸い込まれるが、このときは電流源部４０Ａに
よりトランジスタＭＰ１３のドレインから電流Ｉｂ１が
引き抜かれるので、そのドレイン電圧が低くなり、トラ
ンジスタＭＰ１３のドレイン電圧は低くなり、出力端子
２１からの吸込み電流が減少し、出力端子２１の電圧が
５Ｖに落ち着く動作が抑制され緩慢となる（左側の特
性）。
【００３１】一方、合計容量負荷が５Ｖより低い充電容
量の負荷に変化したときは、反転入力端子１２の電圧が
低レベル側に変化するので、出力端子２１では電圧が５
Ｖに落ち着くまで電流が吐き出されるが、このときは電
流源部４０ＢによりトランジスタＭＰ１３のドレインか
ら電流Ｉｂ２が引き抜かれるので、そのトランジスタＭ
Ｐ１３のドレイン電圧は低レベル方向に制御され、出力
端子２１からの吐出電流が増大し、出力端子２１の電圧
が急速に５Ｖに落ち着く（右側の特性）。
量の負荷に変化したときは、反転入力端子１２の電圧が
低レベル側に変化するので、出力端子２１では電圧が５
Ｖに落ち着くまで電流が吐き出されるが、このときは電
流源部４０ＢによりトランジスタＭＰ１３のドレインか
ら電流Ｉｂ２が引き抜かれるので、そのトランジスタＭ
Ｐ１３のドレイン電圧は低レベル方向に制御され、出力
端子２１からの吐出電流が増大し、出力端子２１の電圧
が急速に５Ｖに落ち着く（右側の特性）。
【００３２】この結果、図５の(b)の特性では、出力電
圧（非反転入力電圧と等価）が多少変動しても負荷電流
が流れない不感帯が左側の特性で大きくなり、非反転入
力端子１１に印加している５Ｖの一定電圧にノイズが重
畳しても、あるいは多少負荷が変動しても、現在の状態
が維持される。以上から、この実施形態では、負荷電流
吸込み側で大きな出力オフセット電圧を、吐出し側で小
さな出力オフセット電圧を与えることができ、吐出し吸
込み側の動作速度を高速化できる。
圧（非反転入力電圧と等価）が多少変動しても負荷電流
が流れない不感帯が左側の特性で大きくなり、非反転入
力端子１１に印加している５Ｖの一定電圧にノイズが重
畳しても、あるいは多少負荷が変動しても、現在の状態
が維持される。以上から、この実施形態では、負荷電流
吸込み側で大きな出力オフセット電圧を、吐出し側で小
さな出力オフセット電圧を与えることができ、吐出し吸
込み側の動作速度を高速化できる。
【００３３】［第５の実施の形態］図６(a)は第５の実
施の形態の差動増幅器のブロック図である。差動増幅部
１０、出力部２０、適応バイアス発生部３０Ａ，３０
Ｂ、電流源部４０Ａ，４０Ｂは図４(a)、図５(a)の差動
増幅器と同じであるが、電流源部４０Ａの出力端子であ
る吸込み電流端子は差動増幅部１０のトランジスタＭＰ
１１のドレイン側に接続され、電流源部４０Ｂの出力端
子である吸込み電流端子は差動増幅部１０のトランジス
タＭＰ１３のドレイン側に接続されている。
施の形態の差動増幅器のブロック図である。差動増幅部
１０、出力部２０、適応バイアス発生部３０Ａ，３０
Ｂ、電流源部４０Ａ，４０Ｂは図４(a)、図５(a)の差動
増幅器と同じであるが、電流源部４０Ａの出力端子であ
る吸込み電流端子は差動増幅部１０のトランジスタＭＰ
１１のドレイン側に接続され、電流源部４０Ｂの出力端
子である吸込み電流端子は差動増幅部１０のトランジス
タＭＰ１３のドレイン側に接続されている。
【００３４】この差動増幅器では、ボルテージフォロワ
に接続した状態において、非反転入力端子１１の電圧が
相対的に低レベル方向に変化したときは、トランジスタ
ＭＰ１３のドレイン電圧が高くなり、トランジスタＭＰ
１１のドレイン電圧が低くなるので、トランジスタＭＰ
１２のドレイン電流増大によりトランジスタＭＰ１３の
ドレイン電圧がより高くなる。このため、電流Ｉａ１
（この電流Ｉａ１は差動増幅部１０がバランス状態にあ
るときは流れない。）が適応バイアス発生部３０Ａに流
れ込み、その適応バイアス発生部３０Ａによって電流源
Ａ２の電流が増大し高速動作が行われると共に、電流源
部４０ＡによってトランジスタＭＰ１１のドレインから
電流Ｉｂ１が吸い出される。よって、トランジスタＭＰ
１２のドレイン電圧がさらに高くなる。よって、出力端
子２１の電圧がより強く低レベル方向に制御される。す
なわち、非反転入力端子１１の前記入力電圧が低レベル
方向に変化したことによって出力端子２１の電圧が低レ
ベル方向に変化する動作が、更に強調される。
に接続した状態において、非反転入力端子１１の電圧が
相対的に低レベル方向に変化したときは、トランジスタ
ＭＰ１３のドレイン電圧が高くなり、トランジスタＭＰ
１１のドレイン電圧が低くなるので、トランジスタＭＰ
１２のドレイン電流増大によりトランジスタＭＰ１３の
ドレイン電圧がより高くなる。このため、電流Ｉａ１
（この電流Ｉａ１は差動増幅部１０がバランス状態にあ
るときは流れない。）が適応バイアス発生部３０Ａに流
れ込み、その適応バイアス発生部３０Ａによって電流源
Ａ２の電流が増大し高速動作が行われると共に、電流源
部４０ＡによってトランジスタＭＰ１１のドレインから
電流Ｉｂ１が吸い出される。よって、トランジスタＭＰ
１２のドレイン電圧がさらに高くなる。よって、出力端
子２１の電圧がより強く低レベル方向に制御される。す
なわち、非反転入力端子１１の前記入力電圧が低レベル
方向に変化したことによって出力端子２１の電圧が低レ
ベル方向に変化する動作が、更に強調される。
【００３５】一方、上記と逆に、非反転入力端子１１の
電圧が相対的に高レベル方向に変化したときは、トラン
ジスタＭＰ１３のドレイン電圧が低くなり、トランジス
タＭＰ１１のドレイン電圧が高くなるので、トランジス
タＭＰ１４のドレイン電流増大によりトランジスタＭＰ
１１のドレイン電圧がより高くなる。このため、電流Ｉ
ａ２（この電流Ｉａ２は差動増幅部１０がバランス状態
にあるときは流れない。）が適応バイアス発生部３０Ｂ
に流れ込み、この適応バイアス発生部３０Ｂによって電
流源Ａ３の電流が増大し高速動作が行われると共に、電
流源部４０ＢによってトランジスタＭＰ１３のドレイン
から電流Ｉｂ２が吸い出され、そのドレイン電圧がより
強く低レベル方向に制御される。よって、トランジスタ
ＭＰ１２のドレイン電圧の低レベル方向への変化がより
強くなり、出力端子２１では電圧の高レベル方向への変
化が高速化される。すなわち、非反転入力端子１１の前
記入力電圧が高レベル方向に変化したことによって出力
端子２１の電圧が高レベル方向に変化する動作が、更に
強調される。
電圧が相対的に高レベル方向に変化したときは、トラン
ジスタＭＰ１３のドレイン電圧が低くなり、トランジス
タＭＰ１１のドレイン電圧が高くなるので、トランジス
タＭＰ１４のドレイン電流増大によりトランジスタＭＰ
１１のドレイン電圧がより高くなる。このため、電流Ｉ
ａ２（この電流Ｉａ２は差動増幅部１０がバランス状態
にあるときは流れない。）が適応バイアス発生部３０Ｂ
に流れ込み、この適応バイアス発生部３０Ｂによって電
流源Ａ３の電流が増大し高速動作が行われると共に、電
流源部４０ＢによってトランジスタＭＰ１３のドレイン
から電流Ｉｂ２が吸い出され、そのドレイン電圧がより
強く低レベル方向に制御される。よって、トランジスタ
ＭＰ１２のドレイン電圧の低レベル方向への変化がより
強くなり、出力端子２１では電圧の高レベル方向への変
化が高速化される。すなわち、非反転入力端子１１の前
記入力電圧が高レベル方向に変化したことによって出力
端子２１の電圧が高レベル方向に変化する動作が、更に
強調される。
【００３６】図６(b)は図６(a)の差動増幅器の負荷特性
を示す図である。接続条件は前記した場合と同じであ
る。合計容量負荷が５Ｖより高い充電容量の負荷に変化
したときは、反転入力端子１２の電圧が高レベル側に変
化するので、出力端子２１では電圧が５Ｖに落ち着くま
で電流が吸い込まれるが、このときは電流源部４０Ａに
よりトランジスタＭＰ１１のドレインから電流Ｉｂ１が
引き抜かれるので、そのドレイン電圧がより低くなり、
トランジスタＭＰ１２のドレイン電圧はより高くなり、
出力端子２１からの吸込み電流がより増大し、出力端子
２１の電圧は早急に５Ｖに落ち着く（左側の特性）。
を示す図である。接続条件は前記した場合と同じであ
る。合計容量負荷が５Ｖより高い充電容量の負荷に変化
したときは、反転入力端子１２の電圧が高レベル側に変
化するので、出力端子２１では電圧が５Ｖに落ち着くま
で電流が吸い込まれるが、このときは電流源部４０Ａに
よりトランジスタＭＰ１１のドレインから電流Ｉｂ１が
引き抜かれるので、そのドレイン電圧がより低くなり、
トランジスタＭＰ１２のドレイン電圧はより高くなり、
出力端子２１からの吸込み電流がより増大し、出力端子
２１の電圧は早急に５Ｖに落ち着く（左側の特性）。
【００３７】一方、合計容量負荷が５Ｖより低い充電容
量の負荷に変化したときは、反転入力端子１２の電圧が
低レベル側に変化するので、出力端子２１では電圧が５
Ｖに落ち着くまで電流が吐き出されるが、このときは電
流源部４０ＢによりトランジスタＭＰ１３のドレインか
ら電流Ｉｂ２が引き抜かれるので、そのトランジスタＭ
Ｐ１３のドレイン電圧は低レベル方向に制御され、出力
端子２１からの吐出電流が増大し、出力端子２１の電圧
が急速に５Ｖに落ち着く（右側の特性）。
量の負荷に変化したときは、反転入力端子１２の電圧が
低レベル側に変化するので、出力端子２１では電圧が５
Ｖに落ち着くまで電流が吐き出されるが、このときは電
流源部４０ＢによりトランジスタＭＰ１３のドレインか
ら電流Ｉｂ２が引き抜かれるので、そのトランジスタＭ
Ｐ１３のドレイン電圧は低レベル方向に制御され、出力
端子２１からの吐出電流が増大し、出力端子２１の電圧
が急速に５Ｖに落ち着く（右側の特性）。
【００３８】この結果、図６の(b)の特性では、出力電
圧（非反転入力電圧と等価）が多少変動しても負荷電流
が流れない不感帯が左側および右側で小さくなる。以上
から、この実施形態では、負荷電流吸込み側および吐出
し側の両方で小さな出力オフセット電圧を与えることが
でき、吸込みおよび吐出しの両側の動作速度を高速化で
きる。
圧（非反転入力電圧と等価）が多少変動しても負荷電流
が流れない不感帯が左側および右側で小さくなる。以上
から、この実施形態では、負荷電流吸込み側および吐出
し側の両方で小さな出力オフセット電圧を与えることが
でき、吸込みおよび吐出しの両側の動作速度を高速化で
きる。
【００３９】［実施例］図７は図６(a)に示した差動増
幅器の具体的な実施例の回路図である。図７において、
ＭＰ１１〜ＭＰ２６はＰＭＯＳトランジスタ、ＭＮ１１
〜ＭＮ２８はＮＭＯＳトランジスタである。Ｃ１１は位
相補償用キャパシタ、Ｃ１２，Ｃ１３は発振防止用キャ
パシタ、Ｒ１１〜Ｒ１４は抵抗である。ＭＮ１６，ＭＮ
１９，ＭＮ１３，ＭＮ２０，ＭＮ２３，ＭＮ２５のゲー
トには固定のバイアス電圧ＶＢ１１が印加している。
幅器の具体的な実施例の回路図である。図７において、
ＭＰ１１〜ＭＰ２６はＰＭＯＳトランジスタ、ＭＮ１１
〜ＭＮ２８はＮＭＯＳトランジスタである。Ｃ１１は位
相補償用キャパシタ、Ｃ１２，Ｃ１３は発振防止用キャ
パシタ、Ｒ１１〜Ｒ１４は抵抗である。ＭＮ１６，ＭＮ
１９，ＭＮ１３，ＭＮ２０，ＭＮ２３，ＭＮ２５のゲー
トには固定のバイアス電圧ＶＢ１１が印加している。
【００４０】なお、ＭＮ１３は電流源Ａ１として働き、
ＭＮ１５はＭＮ２１とカレントミラー接続され電流源Ａ
２として働き、ＭＮ１４はＭＮ１８とカレントミラー接
続され電流源Ａ３として働き、ＭＮ２７はＭＮ２１とカ
レントミラー接続され電流源部４０Ａとして働き、ＭＮ
２８はＭＮ１８とカレントミラー接続され電流源部４０
Ｂとして働く。ＭＮ２１とＭＮ２７のサイズ比、ＭＮ１
８とＭＮ２８のサイズ比を適宜設定することで、オフセ
ット量の調整ができる。
ＭＮ１５はＭＮ２１とカレントミラー接続され電流源Ａ
２として働き、ＭＮ１４はＭＮ１８とカレントミラー接
続され電流源Ａ３として働き、ＭＮ２７はＭＮ２１とカ
レントミラー接続され電流源部４０Ａとして働き、ＭＮ
２８はＭＮ１８とカレントミラー接続され電流源部４０
Ｂとして働く。ＭＮ２１とＭＮ２７のサイズ比、ＭＮ１
８とＭＮ２８のサイズ比を適宜設定することで、オフセ
ット量の調整ができる。
【００４１】差動増幅部１０において、抵抗Ｒ１２は出
力部２０に送り出す電圧を取り出すための負荷抵抗とし
て機能する。これによって、ＭＰ１３のドレイン電圧は
ＶＤＤ−Ｖth（ＭＰ１３）から大きく変動しなくても、
抵抗Ｒ１２の電流の変動に応じてその抵抗Ｒ１２に大き
な振幅の電圧を得ることができる。Ｒ１１はＲ１２との
バランス用である。
力部２０に送り出す電圧を取り出すための負荷抵抗とし
て機能する。これによって、ＭＰ１３のドレイン電圧は
ＶＤＤ−Ｖth（ＭＰ１３）から大きく変動しなくても、
抵抗Ｒ１２の電流の変動に応じてその抵抗Ｒ１２に大き
な振幅の電圧を得ることができる。Ｒ１１はＲ１２との
バランス用である。
【００４２】この差動増幅部１０では平衡状態にあると
きは、ＭＮ１１，ＭＮ１２に同じドレイン電流が流れて
いるが、その平衡が崩れて、例えばＭＮ１１のドレイン
電流が増大したときは、ＭＰ１１、ＭＰ１２からなるカ
レントミラー回路のＭＰ１１に流れる電流に対応した電
流がＭＰ１２にＭＰ１１，ＭＰ１２のサイズ比に応じて
流れ、この電流は抵抗Ｒ１２やＭＮ１２側には流れず、
適応バイアス発生部３０ＡにＩａ１として注入される。
きは、ＭＮ１１，ＭＮ１２に同じドレイン電流が流れて
いるが、その平衡が崩れて、例えばＭＮ１１のドレイン
電流が増大したときは、ＭＰ１１、ＭＰ１２からなるカ
レントミラー回路のＭＰ１１に流れる電流に対応した電
流がＭＰ１２にＭＰ１１，ＭＰ１２のサイズ比に応じて
流れ、この電流は抵抗Ｒ１２やＭＮ１２側には流れず、
適応バイアス発生部３０ＡにＩａ１として注入される。
【００４３】逆に、ＭＮ１２のドレイン電流が増大した
ときは、ＭＰ１３、ＭＰ１４からなるカレントミラー回
路のＭＰ１３に流れる電流に対応した電流がＭＰ１４に
ＭＰ１３，ＭＰ１４のサイズ比に応じて流れるが、この
電流は抵抗Ｒ１１やＭＮ１１には流れず、適応バイアス
発生部３０Ｂに電流Ｉａ２として注入される。また、こ
のときは、Ｒ１２に大きな電流が流れるので、前記した
ように、ＭＰ１３のドレイン電圧が大きく変動しないの
にもかかわらず、そのＲ１２とＭＮ１２の共通接続点の
電圧が大きく低下し出力部２０のＭＰ２３を大きく駆動
する。
ときは、ＭＰ１３、ＭＰ１４からなるカレントミラー回
路のＭＰ１３に流れる電流に対応した電流がＭＰ１４に
ＭＰ１３，ＭＰ１４のサイズ比に応じて流れるが、この
電流は抵抗Ｒ１１やＭＮ１１には流れず、適応バイアス
発生部３０Ｂに電流Ｉａ２として注入される。また、こ
のときは、Ｒ１２に大きな電流が流れるので、前記した
ように、ＭＰ１３のドレイン電圧が大きく変動しないの
にもかかわらず、そのＲ１２とＭＮ１２の共通接続点の
電圧が大きく低下し出力部２０のＭＰ２３を大きく駆動
する。
【００４４】適応バイアス発生部３０Ａにおいて、ＭＰ
１９とＭＰ２０，ＭＮ２１とＭＮ２２，ＭＰ２１とＭＰ
２２はそれぞれカレントミラー回路を構成し、ＭＰ１９
のソースに差動増幅部１０から電流Ｉａ１が注入される
と、Ｒ１４を経由しＭＮ２１に流れる。ＭＮ２１のゲー
トにはキャパシタＣ１３（例えば、0.1 pＦ）が接続さ
れているので、ＭＮ２１に流れる電流は若干遅延する。
また、このＭＮ２１は電流源Ａ２としてのＭＮ１５およ
び電流源部４０ＡとしてのＭＮ２７とカレントミラー接
続されているので、それらのサイズ比に応じてＭＮ１
５、ＭＮ２７に電流を流す。これにより、ＭＮ１５によ
って差動増幅部１０は動作電流を増大させるので正帰還
がかかる。またＭＮ２７によってＭＰ１１のドレイン電
圧が低レベルに引き下げられる。
１９とＭＰ２０，ＭＮ２１とＭＮ２２，ＭＰ２１とＭＰ
２２はそれぞれカレントミラー回路を構成し、ＭＰ１９
のソースに差動増幅部１０から電流Ｉａ１が注入される
と、Ｒ１４を経由しＭＮ２１に流れる。ＭＮ２１のゲー
トにはキャパシタＣ１３（例えば、0.1 pＦ）が接続さ
れているので、ＭＮ２１に流れる電流は若干遅延する。
また、このＭＮ２１は電流源Ａ２としてのＭＮ１５およ
び電流源部４０ＡとしてのＭＮ２７とカレントミラー接
続されているので、それらのサイズ比に応じてＭＮ１
５、ＭＮ２７に電流を流す。これにより、ＭＮ１５によ
って差動増幅部１０は動作電流を増大させるので正帰還
がかかる。またＭＮ２７によってＭＰ１１のドレイン電
圧が低レベルに引き下げられる。
【００４５】また、この適応バイアス発生部３０Ａで
は、サイズ比を、例えばＭＮ２１：ＭＮ２２＝４：１、
ＭＰ１９：ＭＰ２０＝１：１、ＭＰ２１：ＭＰ２２＝
１：１０に設定した場合は、差動増幅部１０からＭＰ１
９のソースに電流Ｉａ１が注入されると、ＭＰ１９−Ｒ
１４−ＭＮ２１−ＭＮ２２−ＭＰ２０−ＭＰ２２の経路
でＭＰ２１に1/40の係数の負帰還がかかり、その流入電
流を減らすよう動作するので、平衡状態においてはごく
少量の電流しか流れない。
は、サイズ比を、例えばＭＮ２１：ＭＮ２２＝４：１、
ＭＰ１９：ＭＰ２０＝１：１、ＭＰ２１：ＭＰ２２＝
１：１０に設定した場合は、差動増幅部１０からＭＰ１
９のソースに電流Ｉａ１が注入されると、ＭＰ１９−Ｒ
１４−ＭＮ２１−ＭＮ２２−ＭＰ２０−ＭＰ２２の経路
でＭＰ２１に1/40の係数の負帰還がかかり、その流入電
流を減らすよう動作するので、平衡状態においてはごく
少量の電流しか流れない。
【００４６】このように、適応バイアス発生部３０Ａは
差動増幅部１０のＭＮ１１のドレイン電流の増大変化を
検出してその差動増幅部１０の動作電流が増大するよう
正帰還をかけているが、その正帰還の開始はキャパシタ
Ｃ１３により若干遅れ、しかもその適応バイアス発生部
３０Ａ自体は負帰還動作するので正帰還動作は直ちに集
結し、正帰還量を決めるＭＮ２１とＭＮ１５のサイズ比
を１０程度に設定しても安定に動作する。
差動増幅部１０のＭＮ１１のドレイン電流の増大変化を
検出してその差動増幅部１０の動作電流が増大するよう
正帰還をかけているが、その正帰還の開始はキャパシタ
Ｃ１３により若干遅れ、しかもその適応バイアス発生部
３０Ａ自体は負帰還動作するので正帰還動作は直ちに集
結し、正帰還量を決めるＭＮ２１とＭＮ１５のサイズ比
を１０程度に設定しても安定に動作する。
【００４７】なお、他方の適応バイアス発生部３０Ｂは
差動増幅部１０のＭＮ１２のドレイン電流が増大変化し
た場合に、電流Ｉａ２をＭＰ１６のソースに注入されて
電流源Ａ３としてのＭＮ１４のドレイン電流を増大させ
る正帰還動作を行う。またＭＮ２８によってＭＰ１３の
ドレイン電圧が低レベルに引き下げられる。この適応バ
イアス発生部３０Ａは、前記した適応バイアス発生部３
０Ｂとは動作が相補的になる。
差動増幅部１０のＭＮ１２のドレイン電流が増大変化し
た場合に、電流Ｉａ２をＭＰ１６のソースに注入されて
電流源Ａ３としてのＭＮ１４のドレイン電流を増大させ
る正帰還動作を行う。またＭＮ２８によってＭＰ１３の
ドレイン電圧が低レベルに引き下げられる。この適応バ
イアス発生部３０Ａは、前記した適応バイアス発生部３
０Ｂとは動作が相補的になる。
【００４８】出力部２０において、ＭＰ２３は差動増幅
部１０のＭＮ１２のドレイン電圧により駆動されるが、
そのドレイン電圧は前記したようにそのドレイン電流を
Ｒ１２により電圧変換して大きな電圧振幅として得られ
るようにしているので、充分な駆動力を発揮することが
できる。ＭＰ２４，ＭＮ２６は抵抗素子でありキャパシ
タＣ１１と共に位相補償用として働く。ＭＮ２４は適応
バイアス発生部３０ＡのＲ１４とＭＰ１９との共通接続
点の電圧によって駆動される。このＭＮ２４は前記した
差動増幅部１０のＲ１２と同様の動作を行う。つまり、
適応バイアス発生部３０ＢのＭＮ１９のドレインがＶＳ
Ｓ＋Ｖth（ＭＮ２１）で決まる電圧から大きく変化しな
いにもかかわらず、Ｒ１４によりそのドレイン電流の変
化を大きな電圧振幅に変換している。よって、適応バイ
アス発生部３０Ａに電流Ｉａ１が注入されたとき、ＭＮ
２４は充分な駆動力を発揮してＭＮ２５の動作を補佐す
る動作を行う。
部１０のＭＮ１２のドレイン電圧により駆動されるが、
そのドレイン電圧は前記したようにそのドレイン電流を
Ｒ１２により電圧変換して大きな電圧振幅として得られ
るようにしているので、充分な駆動力を発揮することが
できる。ＭＰ２４，ＭＮ２６は抵抗素子でありキャパシ
タＣ１１と共に位相補償用として働く。ＭＮ２４は適応
バイアス発生部３０ＡのＲ１４とＭＰ１９との共通接続
点の電圧によって駆動される。このＭＮ２４は前記した
差動増幅部１０のＲ１２と同様の動作を行う。つまり、
適応バイアス発生部３０ＢのＭＮ１９のドレインがＶＳ
Ｓ＋Ｖth（ＭＮ２１）で決まる電圧から大きく変化しな
いにもかかわらず、Ｒ１４によりそのドレイン電流の変
化を大きな電圧振幅に変換している。よって、適応バイ
アス発生部３０Ａに電流Ｉａ１が注入されたとき、ＭＮ
２４は充分な駆動力を発揮してＭＮ２５の動作を補佐す
る動作を行う。
【００４９】なお、図７とは逆の極性のトランジスタを
使用しても同様に差動増幅器を構成することができる。
図８はその差動増幅器の回路図である。ＭＰ３１〜ＭＰ
４８はＰＭＯＳトランジスタ、ＭＮ３１〜４４はＮＭＯ
Ｓトランジスタである。Ｃ３１は位相補償用キャパシ
タ、Ｃ３２，Ｃ３３は発振防止用キャパシタ、Ｒ３１〜
Ｒ１４は抵抗である。
使用しても同様に差動増幅器を構成することができる。
図８はその差動増幅器の回路図である。ＭＰ３１〜ＭＰ
４８はＰＭＯＳトランジスタ、ＭＮ３１〜４４はＮＭＯ
Ｓトランジスタである。Ｃ３１は位相補償用キャパシ
タ、Ｃ３２，Ｃ３３は発振防止用キャパシタ、Ｒ３１〜
Ｒ１４は抵抗である。
【００５０】
【発明の効果】以上から本発明の差動増幅器によれば、
容易に出力電圧が高くなる方向への動作或いは低くなる
方向への動作に所望の異なった出力オフセット電圧を持
たせることが可能となるという利点がある。
容易に出力電圧が高くなる方向への動作或いは低くなる
方向への動作に所望の異なった出力オフセット電圧を持
たせることが可能となるという利点がある。
【図１】 本発明の原理説明用の差動増幅器のブロック
図である。
図である。
【図２】 本発明の第１の実施形態の差動増幅器のブロ
ック図でる。
ック図でる。
【図３】 本発明の第２の実施形態の差動増幅器のブロ
ック図である。
ック図である。
【図４】 (a)は本発明の第３の実施形態の差動増幅器
のブロック図、(b)はその負荷特性図である。
のブロック図、(b)はその負荷特性図である。
【図５】 (a)は本発明の第４の実施形態の差動増幅器
のブロック図、(b)はその負荷特性図である。
のブロック図、(b)はその負荷特性図である。
【図６】 (a)は本発明の第５の実施形態の差動増幅器
のブロック図、(b)はその負荷特性図である。
のブロック図、(b)はその負荷特性図である。
【図７】 図６の差動増幅器の具体例を示す回路図であ
る。
る。
【図８】 図７の差動増幅器のトランジスタの極性を反
対にした差動増幅器の回路図である。
対にした差動増幅器の回路図である。
【図９】 従来の差動増幅器の回路図である。
１０、１０’：差動増幅部、１１：非反転入力端子、１
２：反転入力端子 ２０、２０’：出力部、２１：出力端子 ３０，３０Ａ，３０Ｂ：適応バイアス発生部 ４０，４０Ａ，４０Ｂ：電流源部
２：反転入力端子 ２０、２０’：出力部、２１：出力端子 ３０，３０Ａ，３０Ｂ：適応バイアス発生部 ４０，４０Ａ，４０Ｂ：電流源部
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J066 AA01 AA12 CA13 CA78 FA10 FA17 HA10 HA17 HA25 HA29 KA05 KA07 KA09 KA12 MA05 MA12 MA13 MA22 ND01 ND14 ND22 ND23 PD01 SA08 TA01 TA02 5J090 AA01 AA12 CA13 CA78 FA10 FA17 HA10 HA17 HA25 HA29 KA05 KA07 KA09 KA12 MA05 MA12 MA13 MA22 MN01 MN04 NN05 NN06 SA08 TA01 TA02 5J091 AA01 AA12 CA13 CA78 FA10 FA17 HA10 HA17 HA25 HA29 KA05 KA07 KA09 KA12 MA05 MA12 MA13 MA22 SA08 TA01 TA02
Claims (5)
- 【請求項１】非反転入力端子および反転入力端子を有す
る差動増幅部と、該差動増幅部の出力信号を入力して負
荷を駆動する出力部と、前記非反転入力端子又は前記反
転入力端子の電圧が変化するときこれを検知して前記差
動増幅部の動作電流を一時的に増大させる適応バイアス
発生部とを有する差動増幅器において、 前記適応バイアス発生部により前記差動増幅部の動作電
流を増大させるときに該動作電流に対応した電流を一時
的に発生する電流源部を設け、該電流源部で発生した電
流を前記差動増幅部の非反転出力部又は反転出力部に一
時的に供給するようにしたことを特徴とする差動増幅
器。 - 【請求項２】前記非反転入力端子の電圧が前記反転入力
端子の電圧に対して高レベル方向に変化するとき、前記
電流源部により前記反転出力部の電圧を低レベル方向に
制御して、出力電圧の高レベル方向への変化を緩慢にす
ることを特徴とする請求項１に記載の差動増幅器。 - 【請求項３】前記非反転入力端子の電圧が前記反転入力
端子の電圧に対して高レベル方向に変化するとき、前記
電流源部により前記非反転出力部の電圧を低レベル方向
に制御して、出力電圧の高レベル方向への変化を高速化
することを特徴とする請求項１に記載の差動増幅器。 - 【請求項４】前記非反転入力端子の電圧が前記反転入力
端子の電圧に対して低レベル方向に変化するとき、前記
電流源部により前記反転出力部の電圧を低レベル方向に
制御して、出力電圧の低レベル方向への変化を高速化す
ることを特徴とする請求項１に記載の差動増幅器。 - 【請求項５】前記非反転入力端子の電圧が前記反転入力
端子の電圧に対して低レベル方向に変化するとき、前記
電流源部により前記非反転出力部の電圧を低レベル方向
に制御して、出力電圧の低レベル方向への変化を緩慢に
することを特徴とする請求項１に記載の差動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001161794A JP4859285B2 (ja) | 2001-05-30 | 2001-05-30 | 差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001161794A JP4859285B2 (ja) | 2001-05-30 | 2001-05-30 | 差動増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002353752A true JP2002353752A (ja) | 2002-12-06 |
| JP4859285B2 JP4859285B2 (ja) | 2012-01-25 |
Family
ID=19005018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001161794A Expired - Fee Related JP4859285B2 (ja) | 2001-05-30 | 2001-05-30 | 差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4859285B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100877626B1 (ko) | 2007-05-02 | 2009-01-09 | 삼성전자주식회사 | 클래스 ａｂ 증폭기 및 이를 위한 입력 스테이지 회로 |
| JP2013068709A (ja) * | 2011-09-21 | 2013-04-18 | Lapis Semiconductor Co Ltd | 画像表示パネルドライバ |
| JP2013074311A (ja) * | 2011-09-26 | 2013-04-22 | Kobe Univ | コンパレータ回路 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56132172A (en) * | 1980-03-17 | 1981-10-16 | Rohm Co Ltd | Rectification circuit |
| JPH01264406A (ja) * | 1988-01-21 | 1989-10-20 | Texas Instr Inc <Ti> | 拡張同相入力電圧範囲を有する差動増幅器 |
| JPH0438567Y2 (ja) * | 1983-02-10 | 1992-09-09 | ||
| JPH05110341A (ja) * | 1990-07-03 | 1993-04-30 | Burr Brown Corp | 低歪差動増幅器回路 |
| JPH05121973A (ja) * | 1991-04-30 | 1993-05-18 | Philips Gloeilampenfab:Nv | 増幅器 |
| JPH0583003B2 (ja) * | 1984-08-20 | 1993-11-24 | Fuiritsupusu Furuuiranpenfuaburiken Nv |
-
2001
- 2001-05-30 JP JP2001161794A patent/JP4859285B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56132172A (en) * | 1980-03-17 | 1981-10-16 | Rohm Co Ltd | Rectification circuit |
| JPH0438567Y2 (ja) * | 1983-02-10 | 1992-09-09 | ||
| JPH0583003B2 (ja) * | 1984-08-20 | 1993-11-24 | Fuiritsupusu Furuuiranpenfuaburiken Nv | |
| JPH01264406A (ja) * | 1988-01-21 | 1989-10-20 | Texas Instr Inc <Ti> | 拡張同相入力電圧範囲を有する差動増幅器 |
| JPH05110341A (ja) * | 1990-07-03 | 1993-04-30 | Burr Brown Corp | 低歪差動増幅器回路 |
| JPH05121973A (ja) * | 1991-04-30 | 1993-05-18 | Philips Gloeilampenfab:Nv | 増幅器 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100877626B1 (ko) | 2007-05-02 | 2009-01-09 | 삼성전자주식회사 | 클래스 ａｂ 증폭기 및 이를 위한 입력 스테이지 회로 |
| JP2013068709A (ja) * | 2011-09-21 | 2013-04-18 | Lapis Semiconductor Co Ltd | 画像表示パネルドライバ |
| JP2013074311A (ja) * | 2011-09-26 | 2013-04-22 | Kobe Univ | コンパレータ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4859285B2 (ja) | 2012-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100432933B1 (ko) | 발진회로 및 발진용 집적회로 | |
| JP3958491B2 (ja) | 駆動回路 | |
| KR100398860B1 (ko) | 스위칭 노이즈를 억제할 수 있는 반도체장치,전하펌프회로 및 ｐｌｌ 회로 | |
| JP2000151291A (ja) | 演算増幅器 | |
| US7741823B2 (en) | Linear voltage regulator with improved large transient response | |
| KR100542685B1 (ko) | 출력버퍼용 연산 트랜스컨덕턴스 증폭기 | |
| JP3493215B2 (ja) | チャージポンプ回路 | |
| US9252708B1 (en) | Class-AB XTAL circuit | |
| JP2003084846A (ja) | 基準電圧発生回路 | |
| CN110870199B (zh) | 低功率晶体振荡器 | |
| JP2000505574A (ja) | Ｃｍｏｓ電流ミラー | |
| US9152157B2 (en) | Fast response current source | |
| US9634608B2 (en) | Crystal oscillation circuit and electronic timepiece | |
| JP2016051208A (ja) | 基準電流設定回路 | |
| JP2927729B2 (ja) | 演算増幅装置 | |
| JP4859285B2 (ja) | 差動増幅器 | |
| JP2003177829A (ja) | レギュレータ回路 | |
| JP3308393B2 (ja) | 電圧制御発振器 | |
| JP2016518732A (ja) | 高周波数クロックインターコネクトのための出力振幅検出器をもつ電流モードバッファ | |
| EP2153520A1 (en) | Buffer driver | |
| US7196505B2 (en) | Device and method for low-power fast-response voltage regulator with improved power supply range | |
| US7164326B2 (en) | Oscillator circuit | |
| JP2002164748A (ja) | 増幅回路 | |
| JP3243202B2 (ja) | パルス伝送回路 | |
| TWI520479B (zh) | 電壓控制振盪器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080304 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110407 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111025 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111101 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4859285 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |