JP3308393B2 - 電圧制御発振器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、水晶振動子等を有し、
入力電圧の変化に応じて発振周波数が変化する電圧制御
発振器（以下、ＶＣＯという）に関するものである。

【０００２】

【従来の技術】従来、このようなＶＣＯに関する技術と
しては、例えば、特開昭６２−１４５９０３号公報に記
載されるものがあった。この文献に記載されたＶＣＯ
は、セラミック振動子とバイポーラトランジスタで構成
されるもので、正帰還容量を有する増幅回路の出力端子
にセラミック振動子を並列接続して該セラミック振動子
による並列共振を該増幅回路で増幅し所定周波数で発振
する主発振回路と、前記主発振回路に接続された移相回
路と、前記移相回路の出力信号を増幅して該移相回路の
入力端子に帰還させる制御増幅回路とを備えている。移
相回路の出力端子と制御増幅器の入力端子との間には、
緩衝増幅器が接続されている。この種のＶＣＯでは、制
御増幅回路の帰還量を制御することにより、セラミック
振動子に並列接続されたリアクタンスを変化させて主発
振回路の周波数を変化させる。この際、緩衝増幅器が設
けられているので、制御増幅器の入力インピーダンスが
移相回路に影響せず、発振がより安定化する。

【０００３】

【発明が解決しようとする課題】しかしながら、従来の
ＶＣＯは、バイポーラトランジスタで構成されているの
で、回路構成が複雑であると共に消費電力が大きい。し
かも、電源電圧の変動、温度の変化、負荷の変化等に対
して発振周波数の安定性を良くしようとすると、回路構
成がより複雑になるという問題がある。このような問題
を解決するため、ＭＯＳトランジスタを用いて水晶発振
回路を構成し、水晶振動子に対する負荷容量値を、入力
電圧の変化に応じて変えることにより、発振周波数を変
化させるＶＣＯも提案されている。このようなＭＯＳト
ランジスタを用いたＶＣＯでは、回路構成が簡単で、消
費電力も小さく、発振周波数の安定性も比較的良い。と
ころが、負荷容量値がかなり小さくなるか、あるいは大
きくなると、発振動作が停止するため、使用できる発振
周波数の可変幅が比較的狭い。従って、未だ技術的に充
分満足のゆくＶＣＯを提供することが困難であった。

【０００４】

【課題を解決するための手段】第１の発明は、前記課題
を解決するために、水晶振動子等の振動子及びＭＯＳト
ランジスタ等を用いて構成されるＶＣＯにおいて、入力
電圧と第１のノード上の電圧とを差動増幅する第１の差
動増幅器、該第１の差動増幅器の出力信号を積分する第
１の積分回路、第１の電源電圧と該第１のノードにソー
ス・ドレインが接続され該第１の積分回路の出力信号に
よってゲート制御される第１のＭＯＳトランジスタ、及
び該第１のノードと第２の電源電圧との間に接続された
第１の基準抵抗を有する電圧制御回路を備えている。さ
らに、第２と第３のノード間に並列接続された振動子及
び帰還抵抗と、前記第２のノードと前記第２の電源電圧
との間、及び前記第３のノードと前記第２の電源電圧と
の間にそれぞれ接続された第１のキャパシタと、位相シ
フト回路と、増幅回路とが、設けられている。位相シフ
ト回路は、前記第１の電源電圧と第４のノードにソース
・ドレインが接続され前記第１の積分回路の出力信号に
よってゲート制御される第２のＭＯＳトランジスタ、該
第４のノードに電源端子が接続され前記第２のノード上
の信号を反転又は正転させる１段又は複数段の第１のイ
ンバータ、及び該第１のインバータの出力端子と前記第
２の電源電圧との間に接続された第２のキャパシタを有
する回路である。また、増幅回路は、１段又は複数段の
第２のインバータによって前記第１のインバータの出力
信号を増幅し、前記入力電圧に応じた発振周波数の信号
を前記第３のノードへ出力する回路である。

【０００５】第２の発明では、第１の発明のＶＣＯに、
補償回路と第４のＭＯＳトランジスタとを設けている。
補償回路は、前記第１と第２の電源電圧間に接続され基
準電圧を生成する基準電圧生成回路、該基準電圧と第５
のノード上の電圧とを差動増幅する第２の差動増幅器、
該第２の差動増幅器の出力信号を積分する第２の積分回
路、前記第１の電源電圧と該第５のノードにソース・ド
レインが接続され該第２の積分回路の出力信号によって
ゲート制御される第３のＭＯＳトランジスタ、及び該第
５のノードと第２の電源電圧との間に接続された第２の
基準抵抗を有する回路である。また、第４のＭＯＳトラ
ンジスタは、前記第１の電源電圧と前記第２のインバー
タの電源端子とにソース・ドレインが接続され前記第２
の積分回路の出力信号によってゲート制御されるトラン
ジスタである。第３の発明では、第１又は第２の発明の
第１，第２の基準抵抗に代えて、温度によって抵抗値が
変化する感温素子を設けている。第４の発明では、第
１、第２又は第３の発明の振動子を水晶振動子で構成し
ている。

【０００６】

【作用】第１の発明によれば、以上のようにＶＣＯを構
成したので、第１，第２の電源電圧を印加すると共に、
入力電圧を電圧制御回路に入力すると、第１，第２のイ
ンバータ、振動子、帰還抵抗、及び第１のキャパシタで
構成される発振回路が所定の周波数で発振する。入力電
圧が変化すると、電圧制御回路の帰還動作によって該入
力電圧の変化に追随して第１のノード上の電圧が変化
し、該電圧制御回路内の第１の積分回路の出力信号も変
化する。第１の積分回路の出力信号が変化すると、第２
のＭＯＳトランジスタがゲート制御されて第４のノード
上の電圧が変化し、第１のインバータ及び第２のキャパ
シタによって構成される時定数回路の時定数が変わり、
前記発振回路の位相が変わる。第１のインバータの出力
信号は、増幅回路で増幅され、入力電圧の変化に対応し
た発振周波数の信号が第３のノードから出力される。第
２の発明によれば、補償回路の帰還動作により、第５の
ノード上の電圧が基準電圧と一致するような追随動作が
行われる。そして、補償回路内の第２の積分回路の出力
信号によって第４のＭＯＳトランジスタがゲート制御さ
れ、第２のインバータの電源端子に与えられる電源電圧
が一定に保たれる。そのため、温度変化等による発振回
路の位相の変動が制御される。第３の発明によれば、温
度変化によって感温素子の抵抗値が変わり、第１，第３
のＭＯＳトランジスタのソース・ドレイン間を流れる電
流の値が変わる。第４の発明によれば、水晶振動子は電
源電圧の変動、温度の変化、及び負荷の変化等に対して
安定して発振動作を行わせる働きがある。従って、前記
課題を解決できるのである。

【０００７】

【実施例】図１は本発明の実施例を示すＶＣＯの回路
図、及び図２はその概略の構成ブロック図である。図２
に示すように、本実施例のＶＣＯは、入力電圧Ｖｃを入
力して制御信号を出力する電圧制御回路１０と、該制御
信号に基づき発振周波数の位相を変える位相シフト回路
２０とを備えている。位相シフト回路２０の出力端子に
は、該位相シフト回路２０の出力信号を増幅する増幅回
路３０の入力端子が接続され、該増幅回路３０の出力端
子が、水晶振動子４０を介して位相シフト回路２０の入
力端子に帰還接続されている。又、増幅回路３０の出力
端子には、該増幅回路３０の出力信号を駆動して出力電
圧Ｖｏを出力する出力バッファ５０が接続されている。
図１に示すＶＣＯは、図２の構成ブロックの具体的な回
路であり、補償回路６０等が付加されている。ＶＣＯを
構成する電圧制御回路１０は、入力電圧Ｖｃと第１のノ
ードＮ１上の電圧Ｖ１とを差動増幅する差動増幅器１１
を有し、その出力端子が抵抗１２の一端に接続されてい
る。抵抗１２の他端は、キャパシタ１３を介して第２の
電源電圧Ｖｓｓ（例えば、グランド（ＧＮＤ））に接続
され、その抵抗１２及びキャパシタ１３によって第１の
積分回路が構成されている。抵抗１２の他端には、第１
のＭＯＳトランジスタ（例えば、Ｐチャネル型ＭＯＳト
ランジスタ、以下ＰＭＯＳという）１４のゲートが接続
され、該ＰＭＯＳ１４のソースが第１の電源電圧Ｖｄｄ
に接続されている。ＰＭＯＳ１４のドレイン側の第１の
ノードＮ１は、高抵抗値の第１の基準抵抗１５を介して
ＧＮＤに接続されている。この電圧制御回路１０では、
抵抗１２の他端から制御信号を出力し、その制御信号を
位相シフト回路２０に与える機能を有している。

【０００８】位相シフト回路２０は、第２のＭＯＳトラ
ンジスタ（例えば、ＰＭＯＳ）２１を有し、そのゲート
が抵抗１２の他端に接続されると共に、ソースが電源電
圧Ｖｄｄに接続されている。ＰＭＯＳ２１のドレイン側
の第４のノードＮ４は、キャパシタ２２を介してＧＮＤ
に接続されると共に、第１のインバータ２３の電源端子
に接続されている。キャパシタ２２は、第４のノードＮ
４上の電圧Ｖ２の交流分をＧＮＤ側へ流して第１のイン
バータ２３の電源電圧を安定化させる機能を有してい
る。第１のインバータ２３は、ＰＭＯＳ、及びＮチャネ
ル型ＭＯＳトランジスタ（以下、ＮＭＯＳという）から
なる相補型ＭＯＳトランジスタ（以下、ＣＭＯＳとい
う）で構成されており、その出力端子が第２のキャパシ
タ２４を介してＧＮＤに接続され、該インバータ２３及
びキャパシタ２４によって時定数回路が構成されてい
る。インバータ２３の入力端子は、第２のノードＮ２に
接続されている。第２のノードＮ２には、水晶振動子４
０の一端及び帰還抵抗４１の一端が接続されると共に、
第１のキャパシタ４２を介してＧＮＤに接続されてい
る。水晶振動子４０の他端及び帰還抵抗４１の他端は、
第３のノードＮ３に接続されている。第３のノードＮ３
は、増幅回路３０の出力端子に接続されると共に、第１
のキャパシタ４３を介してＧＮＤに接続されている。

【０００９】増幅回路３０は、第４のＭＯＳトランジス
タ（例えば、ＰＭＯＳ）３１を有し、該ＰＭＯＳ３１の
ソースが電源電圧Ｖｄｄに接続されている。ＰＭＯＳ３
１のドレイン側のノードＮ５は、キャパシタ３２を介し
てＧＮＤに接続されると共に、縦続接続された複数段
（例えば、２段）の第２のインバータ３３，３４の電源
端子に接続されている。キャパシタ３２は、ノードＮ５
上の電圧Ｖ３の交流分をＧＮＤ側へ流して第２のインバ
ータ３３，３４の電源電圧を安定化させる機能を有して
いる。２段のインバータ３３，３４はそれぞれＣＭＯＳ
で構成されており、その前段のインバータ３３の入力端
子が、インバータ２３の出力端子に接続されている。前
段のインバータ３３の出力端子は、後段のインバータ３
４の入力端子に接続され、該インバータ３４の出力端子
が第３のノードＮ３に接続されている。第３のノードＮ
３には、出力バッファ５０が接続されている。出力バッ
ファ５０は、入力電圧Ｖｃに応じた発振周波数の出力電
圧Ｖｏを出力する回路であり、ＣＭＯＳ等で構成されて
いる。増幅回路３０内のＰＭＯＳ３１は、補償回路６０
でゲート制御されるようになっている。

【００１０】補償回路６０は、一定電圧Ｖｒｅｇから基
準電圧Ｖｒを生成する基準電圧生成回路（例えば、直列
接続された２個の分圧抵抗６１，６２）を有し、その分
圧抵抗６１，６２の接続点が第２の差動増幅器６３の
（−）入力端子に接続されている。差動増幅器６３は、
（−）入力端子に与えられる基準電圧Ｖｒと（＋）入力
端子に与えられる第５のノードＮ６上の電圧Ｖ４とを差
動増幅する回路であり、その出力端子に抵抗６４の一端
が接続されている。抵抗６４の他端は、キャパシタ６５
を介してＧＮＤに接続され、該抵抗６４及びキャパシタ
６５によって第２の積分回路が構成されている。抵抗６
４の他端は、増幅回路３０内のＰＭＯＳ３１のゲートに
接続されると共に、第３のＭＯＳトランジスタ（例え
ば、ＰＭＯＳ）６６のゲートに接続されている。ＰＭＯ
Ｓ６６のソースは、電源電圧Ｖｄｄに接続されている。
ＰＭＯＳ６６のドレイン側の第５のノードＮ６は、差動
増幅器６３の（＋）入力端子に接続されると共に、高抵
抗値の第２の基準抵抗６７を介してＧＮＤに接続されて
いる。

【００１１】以上のように構成される図１及び図２に示
すＶＣＯの動作を説明する。電源電圧Ｖｄｄが印加さ
れ、入力電圧Ｖｃが電圧制御回路１０に入力されると、
インバータ２３，３３，３４、水晶振動子４０、帰還抵
抗４１、及びキャパシタ４２，４３で構成される水晶発
振回路が、所定の周波数で発振する。ここで、入力電圧
Ｖｃが変化した場合を考える。入力電圧Ｖｃが変化する
と、該入力電圧ＶｃとＰＭＯＳ１４のドレイン側ノード
Ｎ１上の電圧Ｖ１とが、差動増幅器１１によって差動増
幅され、その出力信号が抵抗１２及びキャパシタ１３で
積分される。この積分結果により、ＰＭＯＳ１４とＰＭ
ＯＳ２１のゲートがそれぞれ制御され、該ＰＭＯＳ１
４，２１のオン抵抗値が変化する。この際、高抵抗値の
基準抵抗１５により、ＰＭＯＳ１４及び該基準抵抗１５
に一定の電源電流が流れる。ＰＭＯＳ１４のオン抵抗値
が変化すると、そのドレイン側ノードＮ１上の電圧Ｖ１
が変わり、その結果、該電圧Ｖ１が入力電圧Ｖｃと一致
するような追随動作が行われる。一方、ＰＭＯＳ２１の
オン抵抗値が変化すると、そのドレイン側ノードＮ４上
の電圧Ｖ２も、電圧Ｖ１に追随して変化する。この際、
ＰＭＯＳ１４側の回路とＰＭＯＳ２１側の回路とのカレ
ントミラー効果により、該ＰＭＯＳ２１のソース・ドレ
インに一定の電源電流が流れる。ノードＮ４上の電圧Ｖ
２が変化すると、インバータ２３のトランスコンダクタ
ンスｇｍとキャパシタ２４とで構成される時定数回路の
時定数が変わり、該インバータ２３の出力信号の位相が
変化する。インバータ２３の出力信号は、増幅回路３０
内のインバータ３３で反転され、さらにその反転信号が
インバータ３４で反転される。そして、インバータ３４
の出力信号が、出力バッファ５０で駆動され、入力電圧
Ｖｃの変化に対応した発振周波数の出力電圧Ｖｏが出力
される。

【００１２】次に、補償回路６０の動作について説明す
る。この補償回路６０は、電圧制御回路１０と同一の回
路構成であり、両者は差動増幅器１１，６３の（−）入
力端子に入力される電圧が異なるだけである。即ち、電
圧制御回路１０内の差動増幅器１１の（−）入力端子に
は、入力電圧Ｖｃが入力されるが、補償回路６０内の差
動増幅器６３の（−）入力端子には、分圧抵抗６１，６
２で生成された基準電圧Ｖｒが入力される。入力された
基準電圧ＶｒとＰＭＯＳ６６のドレイン側ノードＮ６上
の電圧Ｖ４とは、差動増幅器６３によって差動増幅さ
れ、その出力信号が抵抗６４及びキャパシタ６５で積分
される。この積分結果により、ＰＭＯＳ６６がゲート制
御されてそのドレイン側ノードＮ６上の電圧Ｖ４が、基
準電圧Ｖｒと一致するような追随動作が行われる。この
際、高抵抗値の基準抵抗６７により、ＰＭＯＳ６６及び
該基準抵抗６７に一定の電源電流が流れる。抵抗６４及
びキャパシタ６５の積分結果により、増幅回路３０内の
ＰＭＯＳ３１がゲート制御され、ＰＭＯＳ６６側の回路
と該ＰＭＯＳ３１側の回路とのカレントミラー効果によ
り、該ＰＭＯＳ３１に一定の電源電流が流れ、そのドレ
イン側ノードＮ５上の電圧Ｖ３が一定に保たれる。その
ため、温度変化等による水晶発振回路の位相の変動が制
御され、より安定した発振周波数の出力電圧Ｖｏを出力
バッファ５０から出力できる。

【００１３】以上のように、本実施例では、次のような
利点（ａ）〜（ｃ）を有している。 （ａ） インバータ２３，３３，３４、水晶振動子４
０、帰還抵抗４１、及びキャパシタ４２，４３によって
水晶発振回路を構成している。入力電圧Ｖｃが変化する
と、それと一致するように電圧Ｖ１，Ｖ２が追随動作
し、インバータ２３及びキャパシタ２４で構成される時
定数回路の時定数が変化し、該インバータ２３の出力信
号の位相が変わる。その結果、水晶発振回路の発振周波
数が入力電圧Ｖｃの変化に対応して変化する。そのた
め、従来のような水晶振動子４０に対する負荷容量値を
変化させるＶＣＯと異なり、発振周波数の可変幅を大き
くできる。 （ｂ） 水晶発振回路を用い、入力電圧Ｖｃの変化に応
じて位相シフト回路２０で位相を変えるようにしたの
で、電源電圧Ｖｄｄの変動、温度の変化、及び負荷の変
化等に対して発振周波数の安定性が良い。特に、本実施
例では、補償回路６０を設けているので、温度変化等に
対する発振周波数の安定性がより高い。 （ｃ） ＭＯＳトランジスタ等を用いてＶＣＯを構成し
ているので、回路構成が簡単で、しかも従来のバイポー
ラトランジスタ構成に比べて消費電力を低減できる。

【００１４】なお、本発明は上記実施例に限定されず、
種々の変形が可能である。その変形例としては、例えば
次のようなものがある。 （１） 高抵抗値の基準抵抗１５，６７に代えて、サー
ミスタ等の感温素子を設けても良い。例えば、サーミス
タを設ければ、温度上昇に伴なって抵抗値が低下し、Ｐ
ＭＯＳ１４，６６の各ソース・ドレインを流れる電源電
流が増えるので、該ＰＭＯＳ１４，６６のゲート制御率
が大きくなって温度変化の抑制速度が速くなる。 （２） インバータ２３及びキャパシタ２４からなる時
定数回路は、その段数を増加する等して時定数を大きく
し、位相を１８０°以上遅らせる構成にしても良い。 （３） ＰＭＯＳ１４，２１，３１，６６をＮＭＯＳに
置き換え、それに応じて電源の極性等を変えた回路構成
にしても良い。 （４） 増幅回路３０は１段又は３段以上のインバータ
で構成したり、他の増幅器で構成しても良い。 （５） 水晶振動子４０は、ロッシェル塩、チタン酸バ
リウム、セラミクス等といった他の圧電振動子に置き換
えても良い。この際、置き換えた圧電振動子の種類に応
じて、その周辺回路も図示以外の回路構成に変更すれば
良い。

【００１５】

【発明の効果】以上詳細に説明したように、第１の発明
によれば、第１，第２のインバータ、振動子、帰還抵
抗、及び第１のキャパシタで構成される発振回路の発振
周波数に対し、入力電圧の変化に対応して位相シフト回
路によって位相を変えることにより、該入力電圧の変化
に対応して発振周波数を変化させるようにしたので、発
振周波数の可変幅が大きく、さらに電源電圧の変動、温
度の変化、及び負荷の変化等に対して発振周波数の安定
性が良い。その上、振動子及びＭＯＳトランジスタを用
いてＶＣＯを構成しているので、回路構成が簡単で、し
かも消費電力を少なくできる。第２の発明によれば、補
償回路を設けて第４のＭＯＳトランジスタをゲート制御
するようにしたので、温度変化等に対する発振周波数の
安定性をより向上できる。第３の発明によれば、基準抵
抗に代えて感温素子を設けたので、温度変化によって第
１，第３のＭＯＳトランジスタの各ソース・ドレインを
流れる電流の値が変わる。そのため、第１，第３のＭＯ
Ｓトランジスタのゲート制御率が大きくなり、温度変化
の抑制速度が速くなる。第４の発明によれば、振動子を
水晶振動子で構成したので、電源電圧の変動、温度の変
化、及び負荷の変化等に対して発振周波数の安定性をよ
り向上できる。

【図面の簡単な説明】

【図１】本発明の実施例を示すＶＣＯの回路図である。

【図２】図１の概略の構成ブロック図である。

【符号の説明】

１０ 電圧制
御回路 １１，６３ 差動増
幅器 １２，６４ 抵抗 １３，２２，２４，３２，４２，４３，６５ キャパ
シタ １４，２１，３１，６６ ＰＭＯ
Ｓ １５，６７ 基準抵
抗 ２０ 位相シ
フト回路 ２３，３３，３４ インバ
ータ ３０ 増幅回
路 ４０ 水晶振
動子 ４１ 帰還抵
抗 ５０ 出力バ
ッファ ６０ 補償回
路 Ｎ１，Ｎ２，Ｎ３，Ｎ４，Ｎ５，Ｎ６ ノード Ｖｃ 入力電
圧 Ｖｄｄ，Ｖｓｓ 電源電
圧 Ｖｏ 出力電
圧 Ｖｒ 基準電
圧 Ｖｒｅｇ 一定電
圧

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 入力電圧と第１のノード上の電圧とを差
   動増幅する第１の差動増幅器、該第１の差動増幅器の出
   力信号を積分する第１の積分回路、第１の電源電圧と該
   第１のノードにソース・ドレインが接続され該第１の積
   分回路の出力信号によってゲート制御される第１のＭＯ
   Ｓトランジスタ、及び該第１のノードと第２の電源電圧
   との間に接続された第１の基準抵抗を有する電圧制御回
   路と、 第２と第３のノード間に並列接続された振動子及び帰還
   抵抗と、 前記第２のノードと前記第２の電源電圧との間、及び前
   記第３のノードと前記第２の電源電圧との間にそれぞれ
   接続された第１のキャパシタと、 前記第１の電源電圧と第４のノードにソース・ドレイン
   が接続され前記第１の積分回路の出力信号によってゲー
   ト制御される第２のＭＯＳトランジスタ、該第４のノー
   ドに電源端子が接続され前記第２のノード上の信号を反
   転又は正転させる１段又は複数段の第１のインバータ、
   及び該第１のインバータの出力端子と前記第２の電源電
   圧との間に接続された第２のキャパシタを有する位相シ
   フト回路と、 １段又は複数段の第２のインバータによって前記第１の
   インバータの出力信号を増幅し、前記入力電圧に応じた
   発振周波数の信号を前記第３のノードへ出力する増幅回
   路とを、 備えたことを特徴とする電圧制御発振器。
2. 【請求項２】 請求項１記載の電圧制御発振器におい
   て、 前記第１と第２の電源電圧間に接続され基準電圧を生成
   する基準電圧生成回路、該基準電圧と第５のノード上の
   電圧とを差動増幅する第２の差動増幅器、該第２の差動
   増幅器の出力信号を積分する第２の積分回路、前記第１
   の電源電圧と該第５のノードにソース・ドレインが接続
   され該第２の積分回路の出力信号によってゲート制御さ
   れる第３のＭＯＳトランジスタ、及び該第５のノードと
   第２の電源電圧との間に接続された第２の基準抵抗を有
   する補償回路と、 前記第１の電源電圧と前記第２のインバータの電源端子
   とにソース・ドレインが接続され前記第２の積分回路の
   出力信号によってゲート制御される第４のＭＯＳトラン
   ジスタとを、 設けたことを特徴とする電圧制御発振器。
3. 【請求項３】 請求項１又は２記載の電圧制御発振器に
   おいて、 前記第１，第２の基準抵抗に代えて、温度によって抵抗
   値が変化する感温素子を設けたことを特徴とする電圧制
   御発振器。
4. 【請求項４】 請求項１、２又は３記載の電圧制御発振
   器において、 前記振動子を水晶振動子で構成したことを特徴とする電
   圧制御発振器。