JP2000183652A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JP2000183652A JP2000183652A JP10354416A JP35441698A JP2000183652A JP 2000183652 A JP2000183652 A JP 2000183652A JP 10354416 A JP10354416 A JP 10354416A JP 35441698 A JP35441698 A JP 35441698A JP 2000183652 A JP2000183652 A JP 2000183652A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- mos transistor
- reference voltage
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】
【課題】 安定した発振出力を得る。
【解決手段】 自己バイアス回路７は、電流型発振増幅
回路３と同一構成であり、電流型発振増幅回路３と同
様、電流回路１にカレントミラー接続されている。コン
パレータ１１は、基準電圧発生回路９からの基準電圧と
自己バイアス発生回路７からの電圧を比較し、前記両電
圧に差が生じている場合制御信号を電流回路１に供給
し、これによって電流回路１の出力電流の値を変化させ
る。
回路３と同一構成であり、電流型発振増幅回路３と同
様、電流回路１にカレントミラー接続されている。コン
パレータ１１は、基準電圧発生回路９からの基準電圧と
自己バイアス発生回路７からの電圧を比較し、前記両電
圧に差が生じている場合制御信号を電流回路１に供給
し、これによって電流回路１の出力電流の値を変化させ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、発振回路に関す
る。
る。
【０００２】
【従来の技術】図４に、従来の発振回路の構成を示す。
定電流型発振増幅回路１０３は、定電流回路１０１から
の定電流によって動作する。発振子１０５は、定電流型
発振増幅回路１０３のバイアス電圧によって誘導され、
振動する。振動出力は、定電流型発振増幅回路１０３を
介して発振出力となる。
定電流型発振増幅回路１０３は、定電流回路１０１から
の定電流によって動作する。発振子１０５は、定電流型
発振増幅回路１０３のバイアス電圧によって誘導され、
振動する。振動出力は、定電流型発振増幅回路１０３を
介して発振出力となる。
【０００３】
【発明が解決しようとする課題】定電流型発振増幅回路
１０３に一定の電流が供給されているために、定電流型
発振増幅回路１０３を構成するトランジスタの製造ばら
つきにより、定電流型発振増幅回路１０３の安全動作点
がずれ、安全動作点の範囲を超えた場合に、定電流型増
幅回路１０３のゲインが低下し、発振子１０５が異常振
動や振動停止や振動不安定となる問題が有った。
１０３に一定の電流が供給されているために、定電流型
発振増幅回路１０３を構成するトランジスタの製造ばら
つきにより、定電流型発振増幅回路１０３の安全動作点
がずれ、安全動作点の範囲を超えた場合に、定電流型増
幅回路１０３のゲインが低下し、発振子１０５が異常振
動や振動停止や振動不安定となる問題が有った。
【０００４】そこで本発明は、安定した発振出力を得る
ことが出来る発振回路を提供することを目的とする。
ことが出来る発振回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】電流回路と、前記電流回
路に接続された電流型発振増幅回路と、前記電流型発振
増幅回路のバイアス電圧によって誘導され、振動する振
動子と、前記電流型振動増幅回路と同様な回路構成であ
り、前記電流回路に接続された自己バイアス発生回路
と、基準電圧発生回路と、前記基準発生回路からの基準
電圧と前記自己バイアス発生回路からのバイアス電圧を
比較し、前記両電圧に差が生じてる場合制御信号を前記
電流回路に供給する比較手段とを具備し、前記電流回路
は、前記制御信号により出力電流の値を変化させること
を特徴とする。
路に接続された電流型発振増幅回路と、前記電流型発振
増幅回路のバイアス電圧によって誘導され、振動する振
動子と、前記電流型振動増幅回路と同様な回路構成であ
り、前記電流回路に接続された自己バイアス発生回路
と、基準電圧発生回路と、前記基準発生回路からの基準
電圧と前記自己バイアス発生回路からのバイアス電圧を
比較し、前記両電圧に差が生じてる場合制御信号を前記
電流回路に供給する比較手段とを具備し、前記電流回路
は、前記制御信号により出力電流の値を変化させること
を特徴とする。
【０００６】
【発明の実施の形態】図１に、本発明の発振回路の一実
施の形態の構成を示す。電流回路１は、後述するコンパ
レータ１１からの制御信号により出力電流の値を変化す
る。電流型発振増幅回路３は、電流回路１にカレントミ
ラー接続され、電流回路１からの電流で動作する。
施の形態の構成を示す。電流回路１は、後述するコンパ
レータ１１からの制御信号により出力電流の値を変化す
る。電流型発振増幅回路３は、電流回路１にカレントミ
ラー接続され、電流回路１からの電流で動作する。
【０００７】発振子５は、電流型発振増幅回路３のバイ
アス電圧によって誘導され、振動する。振動出力は、電
流型発振増幅回路３を介して発振出力となる。
アス電圧によって誘導され、振動する。振動出力は、電
流型発振増幅回路３を介して発振出力となる。
【０００８】自己バイアス発生回路７は、電流型発振増
幅回路３と同様な回路構成となっており、電流型発振増
幅回路３と同様電流回路１にカレントミラー接続されて
いる。
幅回路３と同様な回路構成となっており、電流型発振増
幅回路３と同様電流回路１にカレントミラー接続されて
いる。
【０００９】コンパレータ１１は、基準電圧発生回路９
からの基準電圧と自己バイアス回路７からのバイアス電
圧を比較し、前記両電圧に差が生じている場合制御信号
を電流回路１に供給し、これに従って電流回路１の出力
電流の値が変化する。
からの基準電圧と自己バイアス回路７からのバイアス電
圧を比較し、前記両電圧に差が生じている場合制御信号
を電流回路１に供給し、これに従って電流回路１の出力
電流の値が変化する。
【００１０】これにより、電流型発振増幅回路３を構成
するトランジスタに製造ばらつきが有っても、電流型発
振増幅回路３の安全動作点がずれることがなく、安定し
た発振出力を得ることが出来る。
するトランジスタに製造ばらつきが有っても、電流型発
振増幅回路３の安全動作点がずれることがなく、安定し
た発振出力を得ることが出来る。
【００１１】図２に、図１の発振回路の第１の具体的回
路構成を示す。
路構成を示す。
【００１２】ＰチャンネルのＭＯＳトランジスタＭ１の
ソースが電圧源ＶＤＤに接続され、ドレインが抵抗Ｒ１
の一端に接続されている。抵抗Ｒ１の他端は、Ｎチャン
ネルのＭＯＳトランジスタＭ２のドレインに接続されて
いる。ＭＯＳトランジスタＭ２のソースは、グランド
（ＧＮＤ）に接地されている。
ソースが電圧源ＶＤＤに接続され、ドレインが抵抗Ｒ１
の一端に接続されている。抵抗Ｒ１の他端は、Ｎチャン
ネルのＭＯＳトランジスタＭ２のドレインに接続されて
いる。ＭＯＳトランジスタＭ２のソースは、グランド
（ＧＮＤ）に接地されている。
【００１３】アナログスイッチ２１が、ＭＯＳトランジ
スタＭ２のドレインに接続されている。抵抗Ｒ２の一端
がアナログスイッチ２１に接続され、抵抗Ｒ２の他端が
抵抗Ｒ１の一端とＭＯＳトランジスタＭ２のゲートに接
続されている。アナログスイッチ２１の両端にインバー
タ２３が接続されている。
スタＭ２のドレインに接続されている。抵抗Ｒ２の一端
がアナログスイッチ２１に接続され、抵抗Ｒ２の他端が
抵抗Ｒ１の一端とＭＯＳトランジスタＭ２のゲートに接
続されている。アナログスイッチ２１の両端にインバー
タ２３が接続されている。
【００１４】ＰチャンネルのＭＯＳトランジスタＭ３の
ソースは電圧源ＶＤＤに接続され、ＭＯＳトランジスタ
Ｍ３のゲートは、自己のドレインとＭＯＳトランジスタ
Ｍ１のゲートに接続されている。ＮチャンネルのＭＯＳ
トランジスタＭ４のドレインはＭＯＳトランジスタＭ３
のドレインに接続され、ソースはグランド（ＧＮＤ）に
接地され、ゲートはＭＯＳトランジスタＭ２のドレイン
に接続されている。
ソースは電圧源ＶＤＤに接続され、ＭＯＳトランジスタ
Ｍ３のゲートは、自己のドレインとＭＯＳトランジスタ
Ｍ１のゲートに接続されている。ＮチャンネルのＭＯＳ
トランジスタＭ４のドレインはＭＯＳトランジスタＭ３
のドレインに接続され、ソースはグランド（ＧＮＤ）に
接地され、ゲートはＭＯＳトランジスタＭ２のドレイン
に接続されている。
【００１５】以上により、電流回路１が構成される。
【００１６】ＰチャンネルのＭＯＳトランジスタＭ５の
ソースが電圧源ＶＤＤに接続され、ゲートがＭＯＳトラ
ンジスタＭ３のゲートに接続され、ドレインがＮチャン
ネルのＭＯＳトランジスタＭ６のドレインと発振出力端
子２５に接続されている。
ソースが電圧源ＶＤＤに接続され、ゲートがＭＯＳトラ
ンジスタＭ３のゲートに接続され、ドレインがＮチャン
ネルのＭＯＳトランジスタＭ６のドレインと発振出力端
子２５に接続されている。
【００１７】ＭＯＳトランジスタＭ６のソースは、グラ
ンド（ＧＮＤ）に接続されている。抵抗Ｒ３の一端は、
ＭＯＳトランジスタＭ６のドレインに接続され、他端は
抵抗Ｒ４の一端に接続されている。抵抗Ｒ４の他端は、
ＭＯＳトランジスタＭ６のゲートに接続されている。
ンド（ＧＮＤ）に接続されている。抵抗Ｒ３の一端は、
ＭＯＳトランジスタＭ６のドレインに接続され、他端は
抵抗Ｒ４の一端に接続されている。抵抗Ｒ４の他端は、
ＭＯＳトランジスタＭ６のゲートに接続されている。
【００１８】以上により、電流型発振増幅回路３を構成
する。
する。
【００１９】抵抗Ｒ４の両端に、発振子５が接続されて
いる。２４は水晶発振器であり、Ｃはコンデンサであ
る。
いる。２４は水晶発振器であり、Ｃはコンデンサであ
る。
【００２０】ＰチャンネルのＭＯＳトランジスタＭ５ａ
のソースは電圧源ＶＤＤに接続され、ゲートはＭＯＳト
ランジスタＭ３のゲートに接続され、ドレインはＮチャ
ンネルのＭＯＳトランジスタＭ６ａのドレインに接続さ
れている。
のソースは電圧源ＶＤＤに接続され、ゲートはＭＯＳト
ランジスタＭ３のゲートに接続され、ドレインはＮチャ
ンネルのＭＯＳトランジスタＭ６ａのドレインに接続さ
れている。
【００２１】ＭＯＳトランジスタＭ６ａのゲート（Ｃ
点）はコンパレータ１１の一入力端に接続され、ソース
はグランド（ＧＮＤ）に接地されている。
点）はコンパレータ１１の一入力端に接続され、ソース
はグランド（ＧＮＤ）に接地されている。
【００２２】抵抗Ｒ３ａの一端はＭＯＳトランジスタＭ
６ａのドレインに接続され、他端は抵抗Ｒ４ａの一端に
接続されている。抵抗４ａの他端は、ＭＯＳトランジス
タＭ６ａのゲートに接続されている。
６ａのドレインに接続され、他端は抵抗Ｒ４ａの一端に
接続されている。抵抗４ａの他端は、ＭＯＳトランジス
タＭ６ａのゲートに接続されている。
【００２３】以上により、自己バイアス発生回路７が構
成され、回路構成は電流型発振増幅回路３と同一であ
る。
成され、回路構成は電流型発振増幅回路３と同一であ
る。
【００２４】コンパレータ１１の他入力端は基準電圧発
生回路９の出力端に接続され、出力端はインバータ２３
の入力端に接続されている。
生回路９の出力端に接続され、出力端はインバータ２３
の入力端に接続されている。
【００２５】次に動作を説明する。
【００２６】抵抗Ｒ１に電流Ｉ１が流れることにより、
ＭＯＳトランジスタＭ２のドレインに電位が発生する。
するとＭＯＳトランジスタＭ４が半オン状態となり、Ｍ
ＯＳトランジスタＭ３のゲート電位が下がる。するとＭ
ＯＳトランジスタＭ３が半オン状態となり、ＭＯＳトラ
ンジスタＭ４に電流Ｉ２が流れる。
ＭＯＳトランジスタＭ２のドレインに電位が発生する。
するとＭＯＳトランジスタＭ４が半オン状態となり、Ｍ
ＯＳトランジスタＭ３のゲート電位が下がる。するとＭ
ＯＳトランジスタＭ３が半オン状態となり、ＭＯＳトラ
ンジスタＭ４に電流Ｉ２が流れる。
【００２７】ＭＯＳトランジスタＭ５、Ｍ５ａのそれぞ
れのゲートにＭＯＳトランジスタＭ３のゲート電位が印
可され、ＭＯＳトランジスタＭ５ａは半オン状態にな
る。するとＭＯＳトランジスタＭ５ａのドレインにＶＤ
Ｄが発生し、抵抗Ｒ３ａとＲ４ａを介してＭＯＳトラン
ジスタＭ６ａのゲートに印可される。
れのゲートにＭＯＳトランジスタＭ３のゲート電位が印
可され、ＭＯＳトランジスタＭ５ａは半オン状態にな
る。するとＭＯＳトランジスタＭ５ａのドレインにＶＤ
Ｄが発生し、抵抗Ｒ３ａとＲ４ａを介してＭＯＳトラン
ジスタＭ６ａのゲートに印可される。
【００２８】するとＭＯＳトランジスタＭ６ａは完全オ
ンし、ＭＯＳトランジスタＭ５ａを流れる最大電流Ｉ３
とＭＯＳトランジスタＭ５ａとＭ６ａのしきい値および
能力で、Ｂ点（ＭＯＳトランジスタＭ６ａのドレイン電
位）とＣ点（ＭＯＳトランジスタＭ６ａのゲート）で一
致する電位に落ち着く。
ンし、ＭＯＳトランジスタＭ５ａを流れる最大電流Ｉ３
とＭＯＳトランジスタＭ５ａとＭ６ａのしきい値および
能力で、Ｂ点（ＭＯＳトランジスタＭ６ａのドレイン電
位）とＣ点（ＭＯＳトランジスタＭ６ａのゲート）で一
致する電位に落ち着く。
【００２９】Ｃ点の電位がコンパレータ１１の一入力端
に供給される。Ｃ点の電位が基準電圧発生回路９からの
基準電圧より低い場合、コンパレータ１１はローレベル
を出力すする。
に供給される。Ｃ点の電位が基準電圧発生回路９からの
基準電圧より低い場合、コンパレータ１１はローレベル
を出力すする。
【００３０】するとアナログスイッチ２１がオンし、抵
抗Ｒ２とＲ１が並列接続となり合成抵抗が小さくなる。
すると電流Ｉ１が増加し、これにつれて電流Ｉ２、Ｉ３
が増加する。するとＣ点での電位が上昇する。これは、
ＭＯＳトランジスタＭ６のゲート電位が上昇することを
意味する。
抗Ｒ２とＲ１が並列接続となり合成抵抗が小さくなる。
すると電流Ｉ１が増加し、これにつれて電流Ｉ２、Ｉ３
が増加する。するとＣ点での電位が上昇する。これは、
ＭＯＳトランジスタＭ６のゲート電位が上昇することを
意味する。
【００３１】振動子５の水晶発振器２４は、電流型発振
増幅回路３のＸＯ点（抵抗Ｒ４の一端）の電圧で誘導さ
れ、振動する。水晶発振器２４の振動出力は、ＸＩ点
（抵抗Ｒ４の他端）を介してＭＯＳトランジスタＭ６の
ゲートに印可され増幅される。ＭＯＳトランジスタＭ６
のドレインでの電圧は、水晶発振器２４を更に誘導し、
振動させる。
増幅回路３のＸＯ点（抵抗Ｒ４の一端）の電圧で誘導さ
れ、振動する。水晶発振器２４の振動出力は、ＸＩ点
（抵抗Ｒ４の他端）を介してＭＯＳトランジスタＭ６の
ゲートに印可され増幅される。ＭＯＳトランジスタＭ６
のドレインでの電圧は、水晶発振器２４を更に誘導し、
振動させる。
【００３２】図３に、図１の発振回路の第２の具体的回
路構成を示す。なお図２の構成要素と同一の構成要素に
は同一参照符号を付し、詳細な説明は省略する。
路構成を示す。なお図２の構成要素と同一の構成要素に
は同一参照符号を付し、詳細な説明は省略する。
【００３３】ＰチャンネルのＭＯＳトランジスタＭ１の
ソースが電圧源ＶＤＤに接続され、ドレインが抵抗Ｒ１
の一端に接続されている。抵抗Ｒ１の他端は、抵抗Ｒ２
の一端に接続される。抵抗Ｒ２の他端は、抵抗Ｒ５の一
端に接続されている。抵抗Ｒ５の他端は、Ｎチャンネル
のＭＯＳトランジスタＭ２のドレインに接続されてい
る。ＭＯＳトランジスタＭ２のソースは、グランド（Ｇ
ＮＤ）に接続されている。ＭＯＳトランジスタＭ２のゲ
ートは、ＭＯＳトランジスタＭ１のドレインに接続され
ている。
ソースが電圧源ＶＤＤに接続され、ドレインが抵抗Ｒ１
の一端に接続されている。抵抗Ｒ１の他端は、抵抗Ｒ２
の一端に接続される。抵抗Ｒ２の他端は、抵抗Ｒ５の一
端に接続されている。抵抗Ｒ５の他端は、Ｎチャンネル
のＭＯＳトランジスタＭ２のドレインに接続されてい
る。ＭＯＳトランジスタＭ２のソースは、グランド（Ｇ
ＮＤ）に接続されている。ＭＯＳトランジスタＭ２のゲ
ートは、ＭＯＳトランジスタＭ１のドレインに接続され
ている。
【００３４】第１のアナログスイッチ２６が、抵抗Ｒ２
の一端とＭＯＳトランジスタＭ２のドレインに接続され
ている。第１のアナログスイッチ２６の両端にインバー
タ２７が接続されている。
の一端とＭＯＳトランジスタＭ２のドレインに接続され
ている。第１のアナログスイッチ２６の両端にインバー
タ２７が接続されている。
【００３５】第１のコンパレータ１１の一入力端は、Ｍ
ＯＳトランジスタＭ６ａのゲート（Ｃ点）に接続され、
他入力端は第１の基準電圧発生回路９に接続され、出力
端はインバータ２７の入力端に接続されている。
ＯＳトランジスタＭ６ａのゲート（Ｃ点）に接続され、
他入力端は第１の基準電圧発生回路９に接続され、出力
端はインバータ２７の入力端に接続されている。
【００３６】第２のアナログスイッチ２９が、抵抗Ｒ２
の他端とＭＯＳトランジスタＭ２のドレインに接続され
ている。第２のアナログスイッチ２９の両端にインバー
タ３１が接続されている。
の他端とＭＯＳトランジスタＭ２のドレインに接続され
ている。第２のアナログスイッチ２９の両端にインバー
タ３１が接続されている。
【００３７】第２のコンパレータ１１ａの一入力端は、
ＭＯＳトランジスタＭ６ａのゲート（Ｃ点）に接続さ
れ、他入力端は第２の基準電圧発生回路９ａに接続さ
れ、出力端はインバータ３１の入力端に接続されてい
る。
ＭＯＳトランジスタＭ６ａのゲート（Ｃ点）に接続さ
れ、他入力端は第２の基準電圧発生回路９ａに接続さ
れ、出力端はインバータ３１の入力端に接続されてい
る。
【００３８】なお第１の基準電圧発生回路９の第１の基
準電圧は、第２の基準電圧発生回路９ａの第２の基準電
圧より低く設定されている。
準電圧は、第２の基準電圧発生回路９ａの第２の基準電
圧より低く設定されている。
【００３９】次に動作を説明する。
【００４０】自己バイアス発生回路７により発生された
バイアス電圧（Ｃ点の電圧）が、前記第１の基準電圧よ
り低い場合、第１のコンパレータ１１がローレベルを出
力し、第１のアナログスイッチ２６がオンして、抵抗値
がＲ１となる。
バイアス電圧（Ｃ点の電圧）が、前記第１の基準電圧よ
り低い場合、第１のコンパレータ１１がローレベルを出
力し、第１のアナログスイッチ２６がオンして、抵抗値
がＲ１となる。
【００４１】そしてＭＯＳトランジスタＭ１を流れる電
流が増加し、自己バイアス発生回路７、電流型発振増幅
回路３のＭＯＳトランジスタＭ５ａ、Ｍ５を流れる電流
が増加し、自己バイアス発生回路７のＣ点の電位が上昇
する。
流が増加し、自己バイアス発生回路７、電流型発振増幅
回路３のＭＯＳトランジスタＭ５ａ、Ｍ５を流れる電流
が増加し、自己バイアス発生回路７のＣ点の電位が上昇
する。
【００４２】次にＣ点の電圧が、前記第１の基準電圧よ
り高く、前記第２の基準電圧より低い場合、第１のコン
パレータ１１はハイレベルを出力し、第１のアナログス
イッチ２６がオフする。そして第２のコンパレータ１１
ａはローレベルを出力し、第２のアナログスイッチ２９
をオンして、抵抗値がＲ１＋Ｒ２となる。
り高く、前記第２の基準電圧より低い場合、第１のコン
パレータ１１はハイレベルを出力し、第１のアナログス
イッチ２６がオフする。そして第２のコンパレータ１１
ａはローレベルを出力し、第２のアナログスイッチ２９
をオンして、抵抗値がＲ１＋Ｒ２となる。
【００４３】この結果、ＭＯＳトランジスタＭ１を流れ
る電流が変化し、Ｃ点の電圧は、前記第１の基準電圧よ
り高く、前記第２の基準電圧より低い値で落ちつく。
る電流が変化し、Ｃ点の電圧は、前記第１の基準電圧よ
り高く、前記第２の基準電圧より低い値で落ちつく。
【００４４】更にＣ点の電圧が、前記第１および第２の
基準電圧より高い場合、第１のコンパレータ１１はハイ
レベルを出力し、第１のアナログスイッチ２６がオフ
し、かつ第２のコンパレータ１１ａがハイレベルを出力
し、第２のアナログスイッチ２９がオフする。
基準電圧より高い場合、第１のコンパレータ１１はハイ
レベルを出力し、第１のアナログスイッチ２６がオフ
し、かつ第２のコンパレータ１１ａがハイレベルを出力
し、第２のアナログスイッチ２９がオフする。
【００４５】この結果、抵抗値がＲ１＋Ｒ２＋Ｒ３とな
り、ＭＯＳトランジスタＭ１を流れる電流は減少し、自
己バイアス発生回路７、電流型発振増幅回路３のＭＯＳ
トランジスタＭ５ａ、Ｍ５を流れる電流が減少し、この
ため自己バイアス発生回路７のＣ点の電位が下降する。
り、ＭＯＳトランジスタＭ１を流れる電流は減少し、自
己バイアス発生回路７、電流型発振増幅回路３のＭＯＳ
トランジスタＭ５ａ、Ｍ５を流れる電流が減少し、この
ため自己バイアス発生回路７のＣ点の電位が下降する。
【００４６】
【発明の効果】以上本発明によれば、安定した発振出力
を得ることが出来る。
を得ることが出来る。
【図１】本発明の発振回路の一実施の形態の構成を示す
ブロック図である。
ブロック図である。
【図２】図１の第１の具体的な回路構成図である。
【図３】図１の第２の具体的な回路構成図である。
【図４】従来の発振回路の構成を示すブロック図であ
る。
る。
１・・・電流回路、３・・・電流型発振増幅回路、５・
・・発振子、７・・・自己バイアス発生回路、９・・・
基準電圧発生回路、１１・・・コンパレータ。
・・発振子、７・・・自己バイアス発生回路、９・・・
基準電圧発生回路、１１・・・コンパレータ。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J079 AA04 BA23 BA39 FA05 FA14 FA21 FB02 FB11 FB48 GA04 GA14 5J081 AA03 CC06 CC10 CC29 CC46 DD04 DD24 EE05 FF08 FF10 FF11 FF18 GG01 HH03 KK03 KK16 KK22 LL05 MM01
Claims (1)
- 【請求項１】 電流回路と、前記電流回路に接続された
電流型発振増幅回路と、 前記電流型発振増幅回路のバイアス電圧によって誘導さ
れ、振動する振動子と、 前記電流型振動増幅回路と同様な回路構成であり、前記
電流回路に接続された自己バイアス発生回路と、 基準電圧発生回路と、 前記基準発生回路からの基準電圧と前記自己バイアス発
生回路からのバイアス電圧を比較し、前記両電圧に差が
生じてる場合制御信号を前記電流回路に供給する比較手
段とを具備し、 前記電流回路は、前記制御信号により出力電流の値を変
化させることを特徴とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10354416A JP2000183652A (ja) | 1998-12-14 | 1998-12-14 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10354416A JP2000183652A (ja) | 1998-12-14 | 1998-12-14 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000183652A true JP2000183652A (ja) | 2000-06-30 |
Family
ID=18437418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10354416A Withdrawn JP2000183652A (ja) | 1998-12-14 | 1998-12-14 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000183652A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101877571A (zh) * | 2010-05-21 | 2010-11-03 | 西安电子科技大学 | 应用于电子镇流器中的多频率振荡器 |
| US7839228B2 (en) | 2005-08-01 | 2010-11-23 | Marvell World Trade Ltd. | Low-noise high-stability crystal oscillator |
| US8704605B1 (en) | 2011-01-19 | 2014-04-22 | Marvell International Ltd. | Class-AB XTAL circuit |
| JP2017182183A (ja) * | 2016-03-28 | 2017-10-05 | セイコーエプソン株式会社 | 定電流回路、温度センサーおよび温度補償機能付き時計 |
-
1998
- 1998-12-14 JP JP10354416A patent/JP2000183652A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7839228B2 (en) | 2005-08-01 | 2010-11-23 | Marvell World Trade Ltd. | Low-noise high-stability crystal oscillator |
| CN101877571A (zh) * | 2010-05-21 | 2010-11-03 | 西安电子科技大学 | 应用于电子镇流器中的多频率振荡器 |
| US8704605B1 (en) | 2011-01-19 | 2014-04-22 | Marvell International Ltd. | Class-AB XTAL circuit |
| US9252708B1 (en) | 2011-01-19 | 2016-02-02 | Marvell International Ltd. | Class-AB XTAL circuit |
| JP2017182183A (ja) * | 2016-03-28 | 2017-10-05 | セイコーエプソン株式会社 | 定電流回路、温度センサーおよび温度補償機能付き時計 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3613017B2 (ja) | 電圧制御発振器 | |
| US6252467B1 (en) | Voltage controlled oscillator including a plurality of differential amplifiers | |
| TWI689172B (zh) | 低功率晶體振盪器 | |
| JP3464372B2 (ja) | 発振器 | |
| JP4063154B2 (ja) | 発振回路 | |
| JP2001326560A (ja) | 半導体集積回路およびフェーズ・ロックド・ループ回路 | |
| JP2002290230A (ja) | Ｃｍｏｓインバータ | |
| JP4351535B2 (ja) | 改良差動インバータ | |
| JP2716869B2 (ja) | 発振回路 | |
| US6611177B2 (en) | Voltage controlled oscillator including fluctuation transmitter for transmitting potential fluctuation by noise | |
| JP2000232340A (ja) | リングオシレータ用遅延回路 | |
| JP2000183652A (ja) | 発振回路 | |
| US7511584B2 (en) | Voltage controlled oscillator capable of operating in a wide frequency range | |
| JP3736954B2 (ja) | 発振回路 | |
| US20080211591A1 (en) | Oscillatory signal output circuit for capacitive coupling an oscillating signal with bias voltage applied | |
| JPH088651A (ja) | 電圧制御発振器 | |
| JP2001274627A (ja) | 水晶発振器 | |
| JPH07336216A (ja) | 電圧制御発振器 | |
| JP2002185291A (ja) | 電圧制御発振器およびｐｌｌ回路 | |
| JPH0818339A (ja) | 水晶発振回路 | |
| JPH07321649A (ja) | 電圧制御発振器及びｐｌｌ回路 | |
| JP2903213B2 (ja) | レベル変換回路 | |
| JP3567077B2 (ja) | 電圧制御発振器 | |
| KR20020088545A (ko) | 고속 위상 동기 루프 회로 | |
| JP2001312321A (ja) | 定電流出力回路とそれを用いた方形波電流発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060307 |