JP2903213B2 - レベル変換回路 - Google Patents
レベル変換回路Info
- Publication number
- JP2903213B2 JP2903213B2 JP13774684A JP13774684A JP2903213B2 JP 2903213 B2 JP2903213 B2 JP 2903213B2 JP 13774684 A JP13774684 A JP 13774684A JP 13774684 A JP13774684 A JP 13774684A JP 2903213 B2 JP2903213 B2 JP 2903213B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- circuit
- transistors
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
［発明の属する技術分野］
本発明は、電圧制御発振回路（Voltage−Controlled
Oscillator:以下、VCOという。）の発振出力信号の振幅
をディジタルレベル（TTLレベル）に増幅するのに好適
なレベル変換器に関する。 〔従来の技術〕 VCOというのは、入力電圧の変化に比例して発振出力
の周波数を変化させるようにした発振回路である。この
VCOをディジタル回路のクロック発生器として用いる場
合、VCOの発振出力信号のレベルをディジタル回路の信
号のレベルに合わせるためにそのディジタルレベルまで
増幅する必要がある。その場合に用いられるのが本発明
に係るレベル変換回路である。後述するが、従来のレベ
ル変換回路にはその動作範囲に限界があり、円滑に動作
しないという欠点があった。 まず、第３図に従来のVCOの回路例を示し、次いでレ
ベル変換回路との関係について述べる。第３図のVCOはM
OSトランジスタを使用した無安定マルチバイブレータ形
の回路である。R1，R2は抵抗、D1，D2はドレインとゲー
トを共通接続することによりダイオード接続されたPMOS
トランジスタ、M1，M2はドレインとゲートを互いに交差
接続したNMOSトランジスタ、Ｃはコンデンサ、M3，M4は
電圧制御電流源を構成するNMOSトランジスタ、端子１は
VCOの制御電圧入力端子、端子2,2′は差動の発振出力端
子、VDDは電源電圧を示している。 次に、第３図の回路の動作について説明する。NMOSト
ランジスタM3，M4は端子１に入力された電圧V1に対応し
た電流I1を流す定電流源であり、電流I1は I1＝K1(V1−Vt)2 ……（１） となる。K1はNMOSトランジスタM3，M4の特性を表す定数
であり、単位面積当たりのゲート容量をCox、チャネル
幅Ｗ、チャネル長をＬ、移動度をμとすると次式で表せ
る。ディメンジョンは［F/v・ｓ］である。 VtはすべてのMOSトランジスタのしきい電圧とし、特
にN,PのMOSトランジスタも区別せずその絶対値がVtであ
るとする。NMOSトランジスタM1，M2は一方がオン状態の
とき、他方がオフ状態となるスイッチングトランジスタ
である。例えば、NMOSトランジスタM1がオン、M2がオフ
の場合、PMOSトランジスタD1と抵抗R1の並列回路に２I1
の電流が流れ、コンデンサＣにはａ点よりａ′点へI1の
電流が流れる。従って、端子２は電源電圧VDDよりNMOS
トランジスタM1の負荷であるPMOSトランジスタD1と抵抗
R1の並列回路のインピーダンスによる電圧降下分だけ下
がった電位V2となる。ここで、抵抗R1の抵抗値が大きい
と、並列回路のインピーダンスはPMOSトランジスタD1が
支配的となり、電位V2は、 となる。K2はPMOSトランジスタD1，D2の特性を表す定数
で、前記（１）式のK1と同様である。ここで、PMOSトラ
ンジスタD1又はD2に流れる電流ゲート・ソース間電圧と
の関係は、前記（１）式と同様の関係にある。ところ
で、PMOSトランジスタD1又はD2に流れる電流は２I1であ
るから、このときのD1又はD2のゲート・ソース間電圧を
（１）式の関係に従って求めると、式（２）の右辺第２
項になる。ａ点の電位は、端子２の電位よりNMOSトラン
ジスタM1のオン抵抗による電圧降下分だけ下がった電位
Vaとなるが、NMOSトランジスタM1のオン抵抗（導通時の
直流抵抗）は小さいため、電位Vaは Va≒V2 ……（３） となる。 一方、端子２′はPMOSトランジスタD2と抵抗R1の並列
回路に電流が流れないため、電源電圧VDDと略同電位
V2′とする。ａ′点の電位Va′は、コンデンサＣの端子
間電圧VcがdVc/dt＝I1/Co（但し、CoはコンデンサＣの
容量）で変化するため、 となる（但し、Vcoはｔ＝０におけるコンデンサＣの電
圧である。）。ａ′点の電位が下がってきて、２−ａ′
間の電圧がVtと等しくなると、NMOSトランジスタM2がオ
ン状態となり、PMOSトランジスタD2と抵抗R2の並列回路
に電流が流れるため、端子２′の電位が下がり、NMOSト
ランジスタM1のゲート・ソース電圧が小さくなり、電流
はNMOSトランジスタM1よりM2へ移行し、NMOSトランジス
タM1がオフ状態となる。このように、第３図の回路は発
振回路として動作し、発振動作電流I1の増加（すなわち
入力電圧V1）の増加に従って発振周波数が増加するVCO
である。 第４図に第３図の回路の各点の動作波形を示す。第４
図において、（Ａ）は入力電圧小すなわち低周波発振の
時の波形、（Ｂ）は入力電圧大すなわち高周波発振時の
波形をそれぞれ示している。発振周波数が高い場合、NM
OSトランジスタM1，M2のスイッチング遅れや各寄生容量
への充放電など、NMOSトランジスタM1，M2がオフ状態の
場合でも電流が流れ込み、出力端子２′の電位は電源電
圧VDDまで上がらなくなる。またNMOSトランジスタM1ま
たはM2がオン状態の場合は、（２）式より流れる電流が
大きいため、各NMOSトランジスタM1，M2に接続された負
荷としてのPMOSトランジスタD1，D2による電圧降下も大
きくなり、出力端子２′の電位は低くなる。すなわち、
第４図（Ｂ）に示すように、電圧レベルが下がった所で
発振するようになる。 第５図は、第３図の回路の入力電圧と発振出力の電圧
レベルとの関係を示したものである。VLはNMOSトランジ
スタM1，M2がオン時の出力電子、VHはNMOSトランジスタ
M1，M2がオフ時の出力電位であり、発振出力はVLとVHの
間で振動することになる。すなわち入力電圧を増大する
と、発振周波数が増大し、発振出力の電位レベルは下が
ることになる。 以上のVCOは、例えば、簡易なクロック信号発生装置
として用いられる。この場合、VCOの発振出力をクロッ
クとして使うにはその振幅をデジタルレベルまで増幅す
るためのレベル変換回路を必要とする。このレベル変換
回路としては、例えば、第６図に示すようにVCO3の発振
出力を比較器５の比較入力端に与え、所定の基準電圧Vr
efと比較増幅する方法が考えられる。つまり、比較器５
自体はデジタルレベルで動作するので比較出力Voutはデ
ィジタルレベルとなるからである。 ［発明が解決しようとする課題］ しかし、VCO発振出力は、第５図に示すように制御入
力端子１への入力電圧すなわち発振周波数により発振の
電位レベルが変動するため、VCOの入力電圧を変化させ
た場合、レベル変換回路（比較器５）の基準レベルVref
がVCO3の発振出力の電位レベルから外れていまい、レベ
ル変換回路が動作しなくなる欠点がある。第７図は、レ
ベル変換回路の動作範囲を示す図である。Vrefはレベル
変換回路の基準レベル、Vi1，Vi2はレベル変換回路が動
作可能なVCOの入力電圧の最小値、最大値である。この
ように、従来ではレベル変換回路は、限定された範囲
（Vi1〜Vi2の間）でしか動作できない欠点があった。本
発明の目的は、VCOの発振出力振幅を発振周波数の広帯
域にわたってデジタルレベルまで安定に増幅するレベル
変換回路を提供することにある。 ［課題を解決するための手段］ 本発明は、上記目的を達成するため、第１の抵抗
（R1）と第１のトランジスタ（M1）と第３のトランジス
タ（M3）を直列に接続し、第２の抵抗（R2）と第２のト
ランジスタ（M2）と第４のトランジスタ（M4）を直列に
電源に接続し、第１と第３のトランジスタの接続点と第
２と第４のトランジスタの接続点との間にコンデンサ
（Ｃ）を接続し、第１と第２の抵抗にそれぞれダイオー
ド（D1，D2）を並列接続し、第３と第４のトランジスタ
の制御電極を入力端子（１）に接続し、第１の抵抗と第
１のトランジスタとの接続点を第２のトランジスタの制
御電極及び第１の出力端子（２）に接続し、第２の抵抗
と第２のトランジスタとの接続点を第１のトランジスタ
の制御電極及び第２の出力端子（２′）に接続してな
り、第１乃至第４のトランジスタが第１導電型のトラン
ジスタであり、前記ダイオードが第１導電型と異なる第
２導電型トランジスタをダイオード接続してなるダイオ
ードであり、入力端子に入力される入力電圧に応じた周
波数を有し互いに反転関係にある２つの２値信号を、第
１と第２の出力端子からそれぞれ出力する電圧制御発振
回路の２値信号のいずれか一方を増幅するレベル変換回
路において、電圧制御発振回路の一方の出力端子から出
力される２値信号を制御電圧とする第２導電型の第８の
トランジスタ（M8）に、第１導電型の第９のトランジス
タ（M9）を直列接続し、第８と第９のトランジスタの接
続線電位を出力信号とする増幅回路と、電圧制御発振回
路の第１と第２の出力端子から出力される２値信号をそ
れぞれ制御電圧とする第２の導電型の第５と第６のトラ
ンジスタ（M5，M6）を互いに並列接続し、第５と第６の
トランジスタの並列回路に第１導電型の第７のトランジ
スタ（M7）を直列接続し、第７のトランジスタを第９の
トランジスタにカレントミラー接続してなる電流制御回
路とを備えてなることを特徴とする。 〔作用〕 上記の解決手段によれば、以下の作用により本発明の
目的が達成される。 まず、第８と第９のトランジスタ（M8，M9）からなる
増幅回路は、第８のトランジスタの制御電極に入力され
る２値信号の２値レベル（高、低）に応じて反転動作
し、その反転レベルは第９のトランジスタによって通流
されるバイアス電流により定まる。このバイアス電流は
第９のトランジスタにカレントミラー接続された第７の
トランジスタ（M7）を含む電流制御回路により、電圧制
御発振回路（VCO）から出力される反転関係にある２つ
の２値信号の平均レベルに略比例する値に調整される。
すなわち、第７のトランジスタに流れる電流は、２つの
２値信号（2,2′）によりそれぞれ制御される第５と第
６のトランジスタ（M5，M6）に流れる電流を合計した値
になる。したがって、第９のトランジスタに流れるバイ
アス電流は２値信号の電位レベル（高、低の平均）の変
化に応じて調整されることになり、２値信号の平均的な
レベルが変化しても、これに合わせてインバータ増幅回
路の反転動作レベルは、２値信号の中間レベルに保持で
きる。これにより、電圧制御発振回路の発振周波数の広
帯域にわたって安定なレベル変動動作を実現できる。 〔実施の形態〕 次に、本発明によるレベル変換回路の各実施形態を図
面に基づいて説明する。 まず、第１図に第１の実施形態を示す。第１図におい
て、第３図と同一符号は同一部分を示している。PMOSト
ランジスタM5，M6の並列接続とNMOSトランジスタM7は直
列接続されている。PMOSトランジスタM8とNMOSトランジ
スタM9も直列接続されて、接続点が出力端４となる。各
直列回路の一端は電源電圧VDDへ、他端は接地されてい
る。PMOSトランジスタM5，M8のゲートの共通接続点とPM
OSトランジスタM6のゲートは、VCO3の差動発振出力2,
2′に接続されている。NMOSトランジスタM7のゲートと
ドレインを共通接続し、その接続点をNMOSトランジスタ
M9のゲートへ接続されており、NMOSトランジスタM7，M9
はカレントミラー回路を構成している。 NMOSトランジスタM7に流れる電流は、PMOSトランジス
タM5，M6のゲート・ソース間電圧、すなわちVCO3の差動
出力2,2′の電圧で各々決まる電流の和となる。NMOSト
ランジスタM7，M9がカレントミラー回路を構成している
ため、NMOSトランジスタM9はNMOSトランジスタM7に流れ
る電流を流す電流源となる。PMOSトランジスタM8はNMOS
トランジスタM9による電流源でバイアスされた能動素子
のため、PMOSトランジスタM8とNMOSトランジスタM9の直
列回路はインバータ増幅回路として動作する。すなわ
ち、NMOSトランジスタM9は、そのゲート電圧がほぼ一定
となっているため、そのソース・ドレン間のインピーダ
ンスはほぼ一定となる。これに対し、PMOSトランジスタ
M8はもともと能動素子であり、そのゲートには差動発振
出力２が印加されているから、その差動発振出力２の電
圧に応じてそのドレン・ソース間のインピーダンスが変
化する。したがって、出力端４の電圧レベルは、電源電
圧VDDをPMOSトランジスタM8とNMOSトランジスタM9のイ
ンピーダンスの比で分圧した値になる。つまり、PMOSト
ランジスタM8とNMOSトランジスタM9の直列回路は、レシ
オ型インバータであり、一般のCMOS出力段であるプッシ
ュプル型インバータではない。 ここで、PMOSトランジスタM8とNMOSトランジスタM9か
らなるインバータ増幅回路の反転動作の理論しきい値
は、周知のインバータと同様に、M8，M9のインピーダン
スが等くなるときの入力信号レベルに等しく、このとき
出力レベルが電源電圧VDDの1/2になり、またM9に流れる
電流I9がM8に流れる電流I8と等しくなるときである。 反転動作の論理しきい値電圧、すなわちM8、M9のイン
ピーダンスが等しくなるときのPMOSトランジスタM8のゲ
ート電圧のレベルを反転レベルVIと称すると、PMOSトラ
ンジスタM8の動作特性式I8＝K3(VDD−VI−Vt)2と、I8＝
I9の関係から、次式 I9＝K3(VDD−VI−Vt)2 …（４） が成り立つ。ここにK3はPMOSトランジスタM8の特性を表
す定数で、前記（１）式のK1と同様である。（４）式よ
り、反転レベルVIは となり、NMOSトランジスタM9による電流源の電流I9に依
存する。NMOSトランジスタM9による電流源の電流は、前
述のようにVCO3の差動出力2,2′の電圧によって決ま
る。差動出力2,2′の電圧をVL1，VH1（但し、VL1＜
VH1）とすると、VL1はVCO3のNMOSトランジスタM1，M2が
オン時の出力電圧であり、VH1はオフ時の出力電圧であ
る。（２）式より、VL1は、 となる。ここに、I0はVCO3の動作電流である。 したがって、PMOSトランジスタM5の電流I5は（６）式
より求まるVL1を利用すると、 となり、VCO3の動作電流と比例した電流となる。ここ
に、K4はPMOSトランジスタM5，M6の特性を表す定数で、
前記（１）式のK1と同様である。 一方、VH1はVCOの入力電圧によって、第５図に示す変
化となる。VCOの出力電圧レベルが高くなり、差動出力
２′の電圧VH1が電源電圧VDDに近くなると、PMOSトラン
ジスタM6のゲート・ソース間の電圧（VDD−VH1）が近く
なり、PMOSトランジスタM6のしきい値電圧Vtとの関係に
よっては、PMOSトランジスタM6に電流が流れたり、流れ
なくなったりするため、１つの式で表せないので、以下
の場合を分けて動作を説明する。入力電圧が小さい場合
（すなわち、VDD−VH1＜Vtのときは）、PMOSトランジス
タM6に電流は流れない。入力電圧を大きくしてVDD−VH1
≧Vtとすると、PMOSトランジスタM6に電流が流れる。し
たがって、PMOSトランジスタM6に流れる電流I6は I6＝０ ……VDD−VH1＜Vt 又は I6＝K4(VDD−VH1−Vt)2 …VDD−VH1≧Vt ……（９） となる。 NMOSトランジスタM9による電流源の電流I9は、
（７），（９）式より I9＝I5＋I6 ……（10） I9＝K4(VDD−VL1−Vt)2 …VDD−VH1＜Vt 又は I9＝K4(VDD−VL1−Vt)2＋K4(VDD−VH1−Vt)2 ……VDD−VH1≧Vt ……（11） となる。差動出力が反転した場合でも、PMOSトランジス
タM5のゲートにVH1，M6のゲートにVL1の電圧がかかるの
で、PMOSトランジスタM5，M6に流れる電流の和は一定と
なり、NMOSトランジスタM9による電流源の電流I9は（1
1）式で表わせる。（４），（５），（11）式よりPMOS
トランジスタM8、およびNMOSトランジスタM9によるイン
バータ増幅回路の反転レベルVIとVCO3の差動出力2,2′
の振幅レベルVL1，VH1には、以下の関係が成り立つ。 K3VI′2＝K4VL1′2 ……VDD−VH1＜Vt 又は K3VI′2＝K4(VL1′2＋VH1′2）……VDD−VH1≧Vt
……（12） 但し、 MOSトランジスタM5，M6の定数K4とMOSトランジスタM8の
定数K3を の関係を満たすようにすると、（12）式は、 VI′2＝2VL1′2 …VDD−VH1＜Vt 又は VI′2＝2(VL1′2＋VH1′2） …VDD−VH1≧Vt ……（15） となり、 VL1′＞VI′（＞０＞VH1′）…VDD−VH1＜Vt VL1′＞VI′＞VH1′ …VDD−VH1≧Vt ……（16） の不等式が成り立ち、（13），（16）式より VH1＞VI＞VL1 ……（17） となる。すなわち、PMOSトランジスタM8，およびNMOSト
ランジスタM9によるインバータ増幅回路の反転レベルVI
は、VCO3の出力振幅レベルが変動しても、その中間とな
る。 PMOSトランジスタM8，およびNMOSトランジスタM9によ
るインバータ増幅回路の入力端であるPMOSトランジスタ
M8のゲートは、VCO3の差動出力の一端と接続されている
ため、インバータ増幅回路（M8，M9）の入力は、インバ
ータ増幅回路（M8，M9）の反転レベルを中心に振動した
信号となり、出力端４はデジタルレベルまで振幅をもつ
発振出力となる。すなわち、本実施形態によるMOSトラ
ンジスタM5〜M9による回路は、VCO3の発振出力振幅をデ
ジタルレベルまで増幅するレベル変換回路であり、MOS
トランジスタM8，M9のインバータ増幅回路の反転レベル
はレベル変換回路の基準レベルとなるため、その基準レ
ベルはVCO3の発振出力振幅の常に中間となり、出力振幅
レベルの変動に対しても応答することができる。また、
MOSトランジスタM5，M6，M7からなる回路は、MOSトラン
ジスタM9を制御してMOSトランジスタM8のバイアス電流
を制御し、インバータ増幅回路の反転レベルをVCO3の出
力レベルの平均レベルに調整する電流制御回路としての
役割を果たすものである。 次に、第２図に本発明の第２の実施形態を示す。この
第２図において、第１図と同一の符号は同一の部分を示
している。この実施形態と第１図の実施形態の異なると
ころはカレントミラー回路をMOSトランジスタではな
く、バイポーラトランジスタを使用した点にある。すな
わち、NPNトランジスタQ1はダイオード接続され、その
接続点はNPNトランジスタQ2のベースへ接続されてお
り、NPNトランジスタQ1，Q2のエミッタは接地されてお
り、NPNトランジスタQ1，Q2はカレントミラー回路とし
て動作する。このような構成により、第２の実施形態の
レベル変換回路は第１の実施形態と同様な動作をし、同
様な効果を得ることができる。 〔発明の効果〕 以上述べた如く、本発明によれば、VCOの発振出力振
幅をデジタルレベルまで増幅するレベル変換回路の基準
レベルを、VCOの発振振幅の中間にすることができるの
で、発振出力レベルの変化に対しても動作する広帯域の
レベル変換回路を得ることが出来る。
Oscillator:以下、VCOという。）の発振出力信号の振幅
をディジタルレベル（TTLレベル）に増幅するのに好適
なレベル変換器に関する。 〔従来の技術〕 VCOというのは、入力電圧の変化に比例して発振出力
の周波数を変化させるようにした発振回路である。この
VCOをディジタル回路のクロック発生器として用いる場
合、VCOの発振出力信号のレベルをディジタル回路の信
号のレベルに合わせるためにそのディジタルレベルまで
増幅する必要がある。その場合に用いられるのが本発明
に係るレベル変換回路である。後述するが、従来のレベ
ル変換回路にはその動作範囲に限界があり、円滑に動作
しないという欠点があった。 まず、第３図に従来のVCOの回路例を示し、次いでレ
ベル変換回路との関係について述べる。第３図のVCOはM
OSトランジスタを使用した無安定マルチバイブレータ形
の回路である。R1，R2は抵抗、D1，D2はドレインとゲー
トを共通接続することによりダイオード接続されたPMOS
トランジスタ、M1，M2はドレインとゲートを互いに交差
接続したNMOSトランジスタ、Ｃはコンデンサ、M3，M4は
電圧制御電流源を構成するNMOSトランジスタ、端子１は
VCOの制御電圧入力端子、端子2,2′は差動の発振出力端
子、VDDは電源電圧を示している。 次に、第３図の回路の動作について説明する。NMOSト
ランジスタM3，M4は端子１に入力された電圧V1に対応し
た電流I1を流す定電流源であり、電流I1は I1＝K1(V1−Vt)2 ……（１） となる。K1はNMOSトランジスタM3，M4の特性を表す定数
であり、単位面積当たりのゲート容量をCox、チャネル
幅Ｗ、チャネル長をＬ、移動度をμとすると次式で表せ
る。ディメンジョンは［F/v・ｓ］である。 VtはすべてのMOSトランジスタのしきい電圧とし、特
にN,PのMOSトランジスタも区別せずその絶対値がVtであ
るとする。NMOSトランジスタM1，M2は一方がオン状態の
とき、他方がオフ状態となるスイッチングトランジスタ
である。例えば、NMOSトランジスタM1がオン、M2がオフ
の場合、PMOSトランジスタD1と抵抗R1の並列回路に２I1
の電流が流れ、コンデンサＣにはａ点よりａ′点へI1の
電流が流れる。従って、端子２は電源電圧VDDよりNMOS
トランジスタM1の負荷であるPMOSトランジスタD1と抵抗
R1の並列回路のインピーダンスによる電圧降下分だけ下
がった電位V2となる。ここで、抵抗R1の抵抗値が大きい
と、並列回路のインピーダンスはPMOSトランジスタD1が
支配的となり、電位V2は、 となる。K2はPMOSトランジスタD1，D2の特性を表す定数
で、前記（１）式のK1と同様である。ここで、PMOSトラ
ンジスタD1又はD2に流れる電流ゲート・ソース間電圧と
の関係は、前記（１）式と同様の関係にある。ところ
で、PMOSトランジスタD1又はD2に流れる電流は２I1であ
るから、このときのD1又はD2のゲート・ソース間電圧を
（１）式の関係に従って求めると、式（２）の右辺第２
項になる。ａ点の電位は、端子２の電位よりNMOSトラン
ジスタM1のオン抵抗による電圧降下分だけ下がった電位
Vaとなるが、NMOSトランジスタM1のオン抵抗（導通時の
直流抵抗）は小さいため、電位Vaは Va≒V2 ……（３） となる。 一方、端子２′はPMOSトランジスタD2と抵抗R1の並列
回路に電流が流れないため、電源電圧VDDと略同電位
V2′とする。ａ′点の電位Va′は、コンデンサＣの端子
間電圧VcがdVc/dt＝I1/Co（但し、CoはコンデンサＣの
容量）で変化するため、 となる（但し、Vcoはｔ＝０におけるコンデンサＣの電
圧である。）。ａ′点の電位が下がってきて、２−ａ′
間の電圧がVtと等しくなると、NMOSトランジスタM2がオ
ン状態となり、PMOSトランジスタD2と抵抗R2の並列回路
に電流が流れるため、端子２′の電位が下がり、NMOSト
ランジスタM1のゲート・ソース電圧が小さくなり、電流
はNMOSトランジスタM1よりM2へ移行し、NMOSトランジス
タM1がオフ状態となる。このように、第３図の回路は発
振回路として動作し、発振動作電流I1の増加（すなわち
入力電圧V1）の増加に従って発振周波数が増加するVCO
である。 第４図に第３図の回路の各点の動作波形を示す。第４
図において、（Ａ）は入力電圧小すなわち低周波発振の
時の波形、（Ｂ）は入力電圧大すなわち高周波発振時の
波形をそれぞれ示している。発振周波数が高い場合、NM
OSトランジスタM1，M2のスイッチング遅れや各寄生容量
への充放電など、NMOSトランジスタM1，M2がオフ状態の
場合でも電流が流れ込み、出力端子２′の電位は電源電
圧VDDまで上がらなくなる。またNMOSトランジスタM1ま
たはM2がオン状態の場合は、（２）式より流れる電流が
大きいため、各NMOSトランジスタM1，M2に接続された負
荷としてのPMOSトランジスタD1，D2による電圧降下も大
きくなり、出力端子２′の電位は低くなる。すなわち、
第４図（Ｂ）に示すように、電圧レベルが下がった所で
発振するようになる。 第５図は、第３図の回路の入力電圧と発振出力の電圧
レベルとの関係を示したものである。VLはNMOSトランジ
スタM1，M2がオン時の出力電子、VHはNMOSトランジスタ
M1，M2がオフ時の出力電位であり、発振出力はVLとVHの
間で振動することになる。すなわち入力電圧を増大する
と、発振周波数が増大し、発振出力の電位レベルは下が
ることになる。 以上のVCOは、例えば、簡易なクロック信号発生装置
として用いられる。この場合、VCOの発振出力をクロッ
クとして使うにはその振幅をデジタルレベルまで増幅す
るためのレベル変換回路を必要とする。このレベル変換
回路としては、例えば、第６図に示すようにVCO3の発振
出力を比較器５の比較入力端に与え、所定の基準電圧Vr
efと比較増幅する方法が考えられる。つまり、比較器５
自体はデジタルレベルで動作するので比較出力Voutはデ
ィジタルレベルとなるからである。 ［発明が解決しようとする課題］ しかし、VCO発振出力は、第５図に示すように制御入
力端子１への入力電圧すなわち発振周波数により発振の
電位レベルが変動するため、VCOの入力電圧を変化させ
た場合、レベル変換回路（比較器５）の基準レベルVref
がVCO3の発振出力の電位レベルから外れていまい、レベ
ル変換回路が動作しなくなる欠点がある。第７図は、レ
ベル変換回路の動作範囲を示す図である。Vrefはレベル
変換回路の基準レベル、Vi1，Vi2はレベル変換回路が動
作可能なVCOの入力電圧の最小値、最大値である。この
ように、従来ではレベル変換回路は、限定された範囲
（Vi1〜Vi2の間）でしか動作できない欠点があった。本
発明の目的は、VCOの発振出力振幅を発振周波数の広帯
域にわたってデジタルレベルまで安定に増幅するレベル
変換回路を提供することにある。 ［課題を解決するための手段］ 本発明は、上記目的を達成するため、第１の抵抗
（R1）と第１のトランジスタ（M1）と第３のトランジス
タ（M3）を直列に接続し、第２の抵抗（R2）と第２のト
ランジスタ（M2）と第４のトランジスタ（M4）を直列に
電源に接続し、第１と第３のトランジスタの接続点と第
２と第４のトランジスタの接続点との間にコンデンサ
（Ｃ）を接続し、第１と第２の抵抗にそれぞれダイオー
ド（D1，D2）を並列接続し、第３と第４のトランジスタ
の制御電極を入力端子（１）に接続し、第１の抵抗と第
１のトランジスタとの接続点を第２のトランジスタの制
御電極及び第１の出力端子（２）に接続し、第２の抵抗
と第２のトランジスタとの接続点を第１のトランジスタ
の制御電極及び第２の出力端子（２′）に接続してな
り、第１乃至第４のトランジスタが第１導電型のトラン
ジスタであり、前記ダイオードが第１導電型と異なる第
２導電型トランジスタをダイオード接続してなるダイオ
ードであり、入力端子に入力される入力電圧に応じた周
波数を有し互いに反転関係にある２つの２値信号を、第
１と第２の出力端子からそれぞれ出力する電圧制御発振
回路の２値信号のいずれか一方を増幅するレベル変換回
路において、電圧制御発振回路の一方の出力端子から出
力される２値信号を制御電圧とする第２導電型の第８の
トランジスタ（M8）に、第１導電型の第９のトランジス
タ（M9）を直列接続し、第８と第９のトランジスタの接
続線電位を出力信号とする増幅回路と、電圧制御発振回
路の第１と第２の出力端子から出力される２値信号をそ
れぞれ制御電圧とする第２の導電型の第５と第６のトラ
ンジスタ（M5，M6）を互いに並列接続し、第５と第６の
トランジスタの並列回路に第１導電型の第７のトランジ
スタ（M7）を直列接続し、第７のトランジスタを第９の
トランジスタにカレントミラー接続してなる電流制御回
路とを備えてなることを特徴とする。 〔作用〕 上記の解決手段によれば、以下の作用により本発明の
目的が達成される。 まず、第８と第９のトランジスタ（M8，M9）からなる
増幅回路は、第８のトランジスタの制御電極に入力され
る２値信号の２値レベル（高、低）に応じて反転動作
し、その反転レベルは第９のトランジスタによって通流
されるバイアス電流により定まる。このバイアス電流は
第９のトランジスタにカレントミラー接続された第７の
トランジスタ（M7）を含む電流制御回路により、電圧制
御発振回路（VCO）から出力される反転関係にある２つ
の２値信号の平均レベルに略比例する値に調整される。
すなわち、第７のトランジスタに流れる電流は、２つの
２値信号（2,2′）によりそれぞれ制御される第５と第
６のトランジスタ（M5，M6）に流れる電流を合計した値
になる。したがって、第９のトランジスタに流れるバイ
アス電流は２値信号の電位レベル（高、低の平均）の変
化に応じて調整されることになり、２値信号の平均的な
レベルが変化しても、これに合わせてインバータ増幅回
路の反転動作レベルは、２値信号の中間レベルに保持で
きる。これにより、電圧制御発振回路の発振周波数の広
帯域にわたって安定なレベル変動動作を実現できる。 〔実施の形態〕 次に、本発明によるレベル変換回路の各実施形態を図
面に基づいて説明する。 まず、第１図に第１の実施形態を示す。第１図におい
て、第３図と同一符号は同一部分を示している。PMOSト
ランジスタM5，M6の並列接続とNMOSトランジスタM7は直
列接続されている。PMOSトランジスタM8とNMOSトランジ
スタM9も直列接続されて、接続点が出力端４となる。各
直列回路の一端は電源電圧VDDへ、他端は接地されてい
る。PMOSトランジスタM5，M8のゲートの共通接続点とPM
OSトランジスタM6のゲートは、VCO3の差動発振出力2,
2′に接続されている。NMOSトランジスタM7のゲートと
ドレインを共通接続し、その接続点をNMOSトランジスタ
M9のゲートへ接続されており、NMOSトランジスタM7，M9
はカレントミラー回路を構成している。 NMOSトランジスタM7に流れる電流は、PMOSトランジス
タM5，M6のゲート・ソース間電圧、すなわちVCO3の差動
出力2,2′の電圧で各々決まる電流の和となる。NMOSト
ランジスタM7，M9がカレントミラー回路を構成している
ため、NMOSトランジスタM9はNMOSトランジスタM7に流れ
る電流を流す電流源となる。PMOSトランジスタM8はNMOS
トランジスタM9による電流源でバイアスされた能動素子
のため、PMOSトランジスタM8とNMOSトランジスタM9の直
列回路はインバータ増幅回路として動作する。すなわ
ち、NMOSトランジスタM9は、そのゲート電圧がほぼ一定
となっているため、そのソース・ドレン間のインピーダ
ンスはほぼ一定となる。これに対し、PMOSトランジスタ
M8はもともと能動素子であり、そのゲートには差動発振
出力２が印加されているから、その差動発振出力２の電
圧に応じてそのドレン・ソース間のインピーダンスが変
化する。したがって、出力端４の電圧レベルは、電源電
圧VDDをPMOSトランジスタM8とNMOSトランジスタM9のイ
ンピーダンスの比で分圧した値になる。つまり、PMOSト
ランジスタM8とNMOSトランジスタM9の直列回路は、レシ
オ型インバータであり、一般のCMOS出力段であるプッシ
ュプル型インバータではない。 ここで、PMOSトランジスタM8とNMOSトランジスタM9か
らなるインバータ増幅回路の反転動作の理論しきい値
は、周知のインバータと同様に、M8，M9のインピーダン
スが等くなるときの入力信号レベルに等しく、このとき
出力レベルが電源電圧VDDの1/2になり、またM9に流れる
電流I9がM8に流れる電流I8と等しくなるときである。 反転動作の論理しきい値電圧、すなわちM8、M9のイン
ピーダンスが等しくなるときのPMOSトランジスタM8のゲ
ート電圧のレベルを反転レベルVIと称すると、PMOSトラ
ンジスタM8の動作特性式I8＝K3(VDD−VI−Vt)2と、I8＝
I9の関係から、次式 I9＝K3(VDD−VI−Vt)2 …（４） が成り立つ。ここにK3はPMOSトランジスタM8の特性を表
す定数で、前記（１）式のK1と同様である。（４）式よ
り、反転レベルVIは となり、NMOSトランジスタM9による電流源の電流I9に依
存する。NMOSトランジスタM9による電流源の電流は、前
述のようにVCO3の差動出力2,2′の電圧によって決ま
る。差動出力2,2′の電圧をVL1，VH1（但し、VL1＜
VH1）とすると、VL1はVCO3のNMOSトランジスタM1，M2が
オン時の出力電圧であり、VH1はオフ時の出力電圧であ
る。（２）式より、VL1は、 となる。ここに、I0はVCO3の動作電流である。 したがって、PMOSトランジスタM5の電流I5は（６）式
より求まるVL1を利用すると、 となり、VCO3の動作電流と比例した電流となる。ここ
に、K4はPMOSトランジスタM5，M6の特性を表す定数で、
前記（１）式のK1と同様である。 一方、VH1はVCOの入力電圧によって、第５図に示す変
化となる。VCOの出力電圧レベルが高くなり、差動出力
２′の電圧VH1が電源電圧VDDに近くなると、PMOSトラン
ジスタM6のゲート・ソース間の電圧（VDD−VH1）が近く
なり、PMOSトランジスタM6のしきい値電圧Vtとの関係に
よっては、PMOSトランジスタM6に電流が流れたり、流れ
なくなったりするため、１つの式で表せないので、以下
の場合を分けて動作を説明する。入力電圧が小さい場合
（すなわち、VDD−VH1＜Vtのときは）、PMOSトランジス
タM6に電流は流れない。入力電圧を大きくしてVDD−VH1
≧Vtとすると、PMOSトランジスタM6に電流が流れる。し
たがって、PMOSトランジスタM6に流れる電流I6は I6＝０ ……VDD−VH1＜Vt 又は I6＝K4(VDD−VH1−Vt)2 …VDD−VH1≧Vt ……（９） となる。 NMOSトランジスタM9による電流源の電流I9は、
（７），（９）式より I9＝I5＋I6 ……（10） I9＝K4(VDD−VL1−Vt)2 …VDD−VH1＜Vt 又は I9＝K4(VDD−VL1−Vt)2＋K4(VDD−VH1−Vt)2 ……VDD−VH1≧Vt ……（11） となる。差動出力が反転した場合でも、PMOSトランジス
タM5のゲートにVH1，M6のゲートにVL1の電圧がかかるの
で、PMOSトランジスタM5，M6に流れる電流の和は一定と
なり、NMOSトランジスタM9による電流源の電流I9は（1
1）式で表わせる。（４），（５），（11）式よりPMOS
トランジスタM8、およびNMOSトランジスタM9によるイン
バータ増幅回路の反転レベルVIとVCO3の差動出力2,2′
の振幅レベルVL1，VH1には、以下の関係が成り立つ。 K3VI′2＝K4VL1′2 ……VDD−VH1＜Vt 又は K3VI′2＝K4(VL1′2＋VH1′2）……VDD−VH1≧Vt
……（12） 但し、 MOSトランジスタM5，M6の定数K4とMOSトランジスタM8の
定数K3を の関係を満たすようにすると、（12）式は、 VI′2＝2VL1′2 …VDD−VH1＜Vt 又は VI′2＝2(VL1′2＋VH1′2） …VDD−VH1≧Vt ……（15） となり、 VL1′＞VI′（＞０＞VH1′）…VDD−VH1＜Vt VL1′＞VI′＞VH1′ …VDD−VH1≧Vt ……（16） の不等式が成り立ち、（13），（16）式より VH1＞VI＞VL1 ……（17） となる。すなわち、PMOSトランジスタM8，およびNMOSト
ランジスタM9によるインバータ増幅回路の反転レベルVI
は、VCO3の出力振幅レベルが変動しても、その中間とな
る。 PMOSトランジスタM8，およびNMOSトランジスタM9によ
るインバータ増幅回路の入力端であるPMOSトランジスタ
M8のゲートは、VCO3の差動出力の一端と接続されている
ため、インバータ増幅回路（M8，M9）の入力は、インバ
ータ増幅回路（M8，M9）の反転レベルを中心に振動した
信号となり、出力端４はデジタルレベルまで振幅をもつ
発振出力となる。すなわち、本実施形態によるMOSトラ
ンジスタM5〜M9による回路は、VCO3の発振出力振幅をデ
ジタルレベルまで増幅するレベル変換回路であり、MOS
トランジスタM8，M9のインバータ増幅回路の反転レベル
はレベル変換回路の基準レベルとなるため、その基準レ
ベルはVCO3の発振出力振幅の常に中間となり、出力振幅
レベルの変動に対しても応答することができる。また、
MOSトランジスタM5，M6，M7からなる回路は、MOSトラン
ジスタM9を制御してMOSトランジスタM8のバイアス電流
を制御し、インバータ増幅回路の反転レベルをVCO3の出
力レベルの平均レベルに調整する電流制御回路としての
役割を果たすものである。 次に、第２図に本発明の第２の実施形態を示す。この
第２図において、第１図と同一の符号は同一の部分を示
している。この実施形態と第１図の実施形態の異なると
ころはカレントミラー回路をMOSトランジスタではな
く、バイポーラトランジスタを使用した点にある。すな
わち、NPNトランジスタQ1はダイオード接続され、その
接続点はNPNトランジスタQ2のベースへ接続されてお
り、NPNトランジスタQ1，Q2のエミッタは接地されてお
り、NPNトランジスタQ1，Q2はカレントミラー回路とし
て動作する。このような構成により、第２の実施形態の
レベル変換回路は第１の実施形態と同様な動作をし、同
様な効果を得ることができる。 〔発明の効果〕 以上述べた如く、本発明によれば、VCOの発振出力振
幅をデジタルレベルまで増幅するレベル変換回路の基準
レベルを、VCOの発振振幅の中間にすることができるの
で、発振出力レベルの変化に対しても動作する広帯域の
レベル変換回路を得ることが出来る。
【図面の簡単な説明】
第１図は本発明によるレベル変換回路の第１の実施形態
を示す回路図、第２図は本発明による第２の実施形態を
示す回路図、第３図は電圧制御発振回路の回路図、第４
図はその動作波形図、第５図は電圧制御発振回路の入出
力特性図、第６図は従来のレベル変換回路の一例を示す
回路図、第７図は従来のレベル変換回路の特性図であ
る。 〔符号の説明〕 １…入力端子、2,2′…出力端子、３…電圧制御発振回
路、M3…NMOSトランジスタ、M4…NMOSトランジスタ、M7
…NMOSトランジスタ、M9…NMOSトランジスタ。
を示す回路図、第２図は本発明による第２の実施形態を
示す回路図、第３図は電圧制御発振回路の回路図、第４
図はその動作波形図、第５図は電圧制御発振回路の入出
力特性図、第６図は従来のレベル変換回路の一例を示す
回路図、第７図は従来のレベル変換回路の特性図であ
る。 〔符号の説明〕 １…入力端子、2,2′…出力端子、３…電圧制御発振回
路、M3…NMOSトランジスタ、M4…NMOSトランジスタ、M7
…NMOSトランジスタ、M9…NMOSトランジスタ。
Claims (1)
- (57)【特許請求の範囲】 １．第１の抵抗（R1）と第１のトランジスタ（M1）と第
３のトランジスタ（M3）を直列に電源に接続し、第２の
抵抗（R2）と第２のトランジスタ（M2）と第４のトラン
ジスタ（M4）を直列に前記電源に接続し、前記第１と第
３のトランジスタの接続点と前記第２と第４のトランジ
スタの接続点との間にコンデンサ（Ｃ）を接続し、前記
第１と第２の抵抗にそれぞれダイオード（D1，D2）を並
列接続し、前記第３と第４のトランジスタの制御電極を
入力端子（１）に接続し、前記第１の抵抗と前記第１の
トランジスタとの接続点を前記第２のトランジスタの制
御電極及び第１の出力端子（２）に接続し、前記第２の
抵抗と前記第２のトランジスタとの接続点を前記第１の
トランジスタの制御電極及び第２の出力端子（２′）に
接続してなり、前記第１乃至第４のトランジスタが第１
導電型のトランジスタであり、前記ダイオードが第１導
電型と異なる第２導電型トランジスタをダイオード接続
してなるダイオードであり、前記入力端子に入力される
入力電圧に応じた周波数を有し互いに反転関係にある２
つの２値信号を、前記第１と第２の出力端子からそれぞ
れ出力する電圧制御発振回路の前記２値信号のいずれか
一方を増幅するレベル変換回路において、 前記電圧制御発振回路の一方の出力端子から出力される
前記２値信号を制御電圧とする第２導電型の第８のトラ
ンジスタ（M8）に、第１導電型の第９のトランジスタ
（M9）を直列接続し、前記第８と第９のトランジスタの
接続点電位を出力信号とする増幅回路と、 前記電圧制御発振回路の前記第１と第２の出力端子から
出力される前記２値信号をそれぞれ制御電圧とする第２
の導電型の第５と第６のトランジスタ（M5，M6）を互い
に並列接続し、該第５と第６のトランジスタの並列回路
に第１導電型の第７のトランジスタ（M7）を直列接続
し、該第７のトランジスタを前記第９のトランジスタに
カレントミラー接続してなる電流制御回路とを備えてな
ることを特徴とするレベル変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13774684A JP2903213B2 (ja) | 1984-07-03 | 1984-07-03 | レベル変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13774684A JP2903213B2 (ja) | 1984-07-03 | 1984-07-03 | レベル変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6116614A JPS6116614A (ja) | 1986-01-24 |
| JP2903213B2 true JP2903213B2 (ja) | 1999-06-07 |
Family
ID=15205858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13774684A Expired - Lifetime JP2903213B2 (ja) | 1984-07-03 | 1984-07-03 | レベル変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2903213B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5061906A (en) * | 1989-07-28 | 1991-10-29 | Fujitsu Limited | Voltage controlled oscillator using control transistors in a loop formed of inverters |
-
1984
- 1984-07-03 JP JP13774684A patent/JP2903213B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6116614A (ja) | 1986-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6794940B2 (en) | Operational amplifier circuit | |
| US6229403B1 (en) | Voltage-controlled oscillator | |
| US5764110A (en) | Voltage controlled ring oscillator stabilized against supply voltage fluctuations | |
| US5208558A (en) | Crystal oscillator having plural inverters disabled after start-up | |
| JP2008524962A (ja) | 電圧補償及び温度補償されたｒｃ発振回路 | |
| JP3109560B2 (ja) | ばらつき補償技術による半導体集積回路 | |
| US6720836B2 (en) | CMOS relaxation oscillator circuit with improved speed and reduced process/temperature variations | |
| US6211744B1 (en) | Ring oscillator having an externally adjustable variable frequency | |
| JPH04200009A (ja) | 発振回路 | |
| JPH11161352A (ja) | 部分的に温度補正された低ノイズ電圧基準 | |
| JPH09107245A (ja) | 単一出力二供給ｄ級アンプ | |
| JP2903213B2 (ja) | レベル変換回路 | |
| JPS59178014A (ja) | 発振回路 | |
| JPH0621776A (ja) | 電圧制御型発振回路 | |
| US6414556B1 (en) | Voltage controlled oscillator having an oscillation frequency variation minimized in comparison with a power supply voltage variation | |
| JP3512137B2 (ja) | 電圧制御発振器及びｐｌｌ回路 | |
| JP3183187B2 (ja) | ヒステリシスコンパレータ | |
| US6177827B1 (en) | Current mirror circuit and charge pump circuit | |
| JPH10112614A (ja) | バイアス電流供給方法およびその回路 | |
| US6515537B2 (en) | Integrated circuit current source with switched capacitor feedback | |
| JP3397803B2 (ja) | レベルシフト回路 | |
| JP2002271176A (ja) | 電圧制御発振回路 | |
| JP3055501B2 (ja) | 差動増幅器及び差動増幅器を用いた電圧制御発振器 | |
| JPH09148894A (ja) | 電源電圧の変動に強い電圧制御発振器 | |
| JPH1115545A (ja) | 半導体装置 |