JP3397803B2 - レベルシフト回路 - Google Patents
レベルシフト回路Info
- Publication number
- JP3397803B2 JP3397803B2 JP09783192A JP9783192A JP3397803B2 JP 3397803 B2 JP3397803 B2 JP 3397803B2 JP 09783192 A JP09783192 A JP 09783192A JP 9783192 A JP9783192 A JP 9783192A JP 3397803 B2 JP3397803 B2 JP 3397803B2
- Authority
- JP
- Japan
- Prior art keywords
- channel transistor
- voltage
- vin
- level shift
- shift circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、レベルシフト回路に関
するものであり、特にＶＣＯ（電圧制御発振器）に供給
する電圧をレベルシフトするのに適したレベルシフト回
路に関するものである。 【０００２】 【従来の技術】図３は従来のレベルシフト回路の構成を
示す回路図である。同図において、（１）は入力端子、
（２）は出力端子、Ｒ1，Ｒ2，Ｒ3は抵抗、（３）はＮ
チャンネルトランジスタである。Ｖｄｄは電源電圧、Ｖ
ｓｓは接地電圧である。図４は、上記レベルシフト回路
の入出力特性を示す特性図である。横軸は入力端子
（１）に印加される直流のアナログ電圧Ｖｉｎを示し、
縦軸は出力端子（２）に出力される電圧Ｖｏｕｔを示し
ている。なお、ＶｔｎはＮチャンネルトランジスタ
（３）のスレッショルド電圧を表す。 【０００３】次に、図３および図４を参照して、動作を
説明する。Ｖｉｎ−Ｎチャンネルトランジスタ（３）
のソース電位＜Ｖｔｎである場合：Ｎチャンネルトラン
ジスタ（３）はオフ状態であり、Ｖｏｕｔは抵抗Ｒ1，
Ｒ2によってレベルシフトされた電圧、すなわちＶｓ＝
Ｒ2（Ｖｄｄ＋Ｖｓｓ）／Ｒ1＋Ｒ2となる。Ｖｔｎ≦
Ｖｉｎ−Ｎチャンネルトランジスタ（３）のソース電位
＜Ｖｔｎである場合：Ｎチャンネルトランジスタ（３）
はオン状態となり、ソースフォロワ動作によりＮチャン
ネルトランジスタ（３）のソース電位はＶｉｎ−Ｖｔｎ
となるので、Ｖｏｕｔは右上がりの特性を示すようにな
る。その傾きΔＶｏｕｔ／ΔＶｉｎは、Ｒ2，Ｒ3によっ
て調節できる。 【０００４】図５は、レベルシフト回路のＶＣＯ（電圧
制御発振器）への適用例を示す回路図である。同図に示
すＶＣＯの構成は、奇数個のＣＭＯＳインバータ（４）
をリンク接続し、各ＣＭＯＳインバータ（４）と接地電
圧Ｖｓｓ間にＮチャンネルトランジスタ（５）を接続し
たものであり、該Ｎチャンネルトランジスタ（５）の各
ゲート（６）が、上記レベルシフト回路の出力電圧Ｖｏ
ｕｔによって制御されている。この構成によれば、レベ
ルシフト回路が出力する電圧ＶｓをＮチャンネルトラン
ジスタ（５）のスレッショルド電圧よりも高く設定する
ことにより、Ｎチャンネルトランジスタ（５）がオフ状
態になるのを防止できる。これによりＶＣＯの発振が停
止することなく、入力電圧Ｖｉｎに応じて発振周波数を
制御できるのである。 【０００５】 【発明が解決しようとする課題】しかしながら、上記レ
ベルシフト回路では、Ｖｉｎ−Ｎチャンネルトランジス
タのソース電位＜Ｖｔｎの領域において、Ｖｏｕｔは一
定電圧Ｖｓになっている。したがって、この領域におい
ては、ＶＣＯの発振周波数を入力電圧Ｖｉｎに応答して
可変制御できないという問題があった。 【０００６】本発明は、上述した課題に鑑みて為された
ものであり、Ｖｉｎ−Ｎチャンネルトランジスタのソー
ス電位＜Ｖｔｎにおいて、入力電圧Ｖｉｎに応じて出力
電圧Ｖｏｕｔを可変にしたレベルシフト回路を提供する
ことを目的としている。 【０００７】 【課題を解決するための手段】そこで、本発明はＮチャ
ンネルトランジスタ（１３）とＰチャンネルトランジス
タ（１４）のゲートおよびソースを互いに共通接続し
て、入力端子（１１）および出力端子（１２）とすると
ともに、電源電圧Ｖｄｄと接地電圧Ｖｓｓ間の電圧を第
１の抵抗（Ｒ11）および第２の抵抗（Ｒ12）によって抵
抗分割して、前記出力端子（１２）に接続することによ
り、入力端子（１１）に印加される入力電圧のレベルシ
フトを行うようにしたことを特徴とする。また、前記Ｎ
チャンネルトランジスタ（１３）と出力端子（１２）と
の間に第３の抵抗（Ｒ13）を、前記Ｐチャンネルトラン
ジスタ（１４）と出力端子（１２）との間に第４の抵抗
（Ｒ14）をそれぞれ設けたことを特徴とする。 【０００８】 【作用】上述の手段によれば、Ｖｉｎ−Ｎチャンネルト
ランジスタ（１３）のソース電位＜Ｖｔｎの領域におい
て、Ｐチャンネルトランジスタ（１４）がオン状態とな
る状態があり、ソースフォロワ動作によりＰチャンネル
トランジスタ（１４）のソース電位はＶｉｎ−Ｖｔｐと
なる。依って、Ｖｏｕｔはこの領域においても入力電圧
Ｖｉｎに応答して変化するようになる。これにより、Ｖ
ＣＯの発振周波数を入力電圧Ｖｉｎの低い領域において
可変制御することが可能となる。 【０００９】 【実施例】次に、本発明の実施例を図面を参照して説明
する。図１は、本発明の実施例に係るレベルシフト回路
の回路図である。同図において、（１１）は入力端子、
（１２）は出力端子、Ｒ11，Ｒ12，Ｒ13，Ｒ14は第１、
第２、第３、第４の抵抗、（１３）はＮチャンネルトラ
ンジスタ、（１４）はＰチャンネルトランジスタであ
る。なお、Ｖｄｄは電源電圧、Ｖｓｓは接地電位であ
る。本発明と従来例の異なる点は、Ｐチャンネルトラン
ジスタ（１４）を出力端子（１２）と接地電位Ｖｓｓと
の間に設け、そのゲートを入力端子（１１）に接続した
点にある。 【００１０】図２は、図１に示したレベルシフト回路の
入出力特性を示す特性図である。横軸は入力端子（１
１）に印加される直流のアナログ電圧Ｖｉｎを示し、縦
軸は出力端子（１２）に出力される電圧Ｖｏｕｔを示し
ている。なお、ＶｔｎはＮチャンネルトランジスタ（１
３）のスレッショルド電圧を、ＶｔｐはＰチャンネルト
ランジスタ（１４）のスレッショルド電圧を表す。 【００１０】以下に、図１および図２を参照して、本発
明のレベルシフト回路の動作を入力電圧領域を分けて説
明する。Ｎチャンネルトランジスタ（１３），Ｐチャン
ネルトランジスタ（１４）のソース電位をそれぞれＶｎ
ｓ，Ｖｐｓとする。Ｎチャンネルトランジスタ（１
３）がオフ、Ｐチャンネルトランジスタ（１４）がソー
スフォロワ（Ｖｉｎ−Ｖｎｓ＜Ｖｔｎ，Ｖｉｎ−Ｖｐｓ
≦Ｖｔｐ）：Ｎチャンネルトランジスタ（１３）はオフ
状態であるが、Ｐチャンネルトランジスタ（１４）はオ
ン状態であり、しかも入力電圧Ｖｉｎの増加とともにソ
ースフォロワ動作によりＰチャンネルトランジスタ（１
４）のソース電位はＶｉｎ−Ｖｔｐとなる。したがっ
て、Ｖｏｕｔは入力電圧Ｖｉｎに応答して右上がりに変
化する。この領域においても、応答特性が得られる点が
本発明の最も特徴とする点である。Ｎチャンネルトラ
ンジスタ（１３）がオフ、Ｐチャンネルトランジスタ
（１４）がオフ（Ｖｉｎ−Ｖｎｓ＜Ｖｔｎ，Ｖｉｎ−Ｖ
ｐｓ＞Ｖｔｐ）：Ｎチャンネルトランジスタ（１３）、
Ｐチャンネルトランジスタ（１４）が共にオフ状態とな
り、Ｒ11，Ｒ12による分圧が発生する。Ｎチャンネル
トランジスタ（１３）がソースフォロワ、Ｐチャンネル
トランジスタ（１４）がオフ（Ｖｉｎ−Ｖｎｓ≧Ｖｔ
ｎ，Ｖｉｎ−Ｖｐｓ＞Ｖｔｐ）：Ｐチャンネルトランジ
スタ（１４）はオフ状態となるが、Ｎチャンネルトラン
ジスタ（１３）はオン状態であり、ソースフォロワ動作
によりＮチャンネルトランジスタ（１３）のソース電位
はＶｉｎ−Ｖｔｎとなるので、右上がりに変化する特性
となる。 【００１２】上述したレベルシフト回路の入出力特性に
おいて、可変しないＶｏｕｔ領域は、主として抵抗
Ｒ11，Ｒ12によって、ＶｓｓとＶｄｄの間で任意に設定
可能である。なお、抵抗Ｒ11，Ｒ12，Ｒ13，Ｒ14は、例
えばポリシリコン抵抗等の同一材料で形成することによ
り、抵抗値の絶対値を一定に維持し、入出力特性のばら
つきをなくすことができる。 【００１３】このように、従来例のレベルシフト回路に
Ｐチャンネルトランジスタ（１４）を追加することによ
って、Ｖｉｎが低い領域においても、ＶｏｕｔがＶｉｎ
に応答して変化するようになる。依って、本発明のレベ
ルシフト回路を図５に示したＶＣＯに適用した場合、入
力電圧Ｖｉｎが低い領域でも、ＶＣＯの発振周波数を入
力電圧Ｖｉｎに応答して可変制御することが可能とな
る。 【００１４】 【発明の効果】本発明のレベルシフト回路によれば、Ｐ
チャンネルトランジスタ（１４）を設けたことにより、
従来は出力電圧Ｖｏｕｔが一定であった領域（Ｖｉｎが
低い領域）においても、ＶｏｕｔがＶｉｎに応答して右
上がりに変化するようになる。
するものであり、特にＶＣＯ（電圧制御発振器）に供給
する電圧をレベルシフトするのに適したレベルシフト回
路に関するものである。 【０００２】 【従来の技術】図３は従来のレベルシフト回路の構成を
示す回路図である。同図において、（１）は入力端子、
（２）は出力端子、Ｒ1，Ｒ2，Ｒ3は抵抗、（３）はＮ
チャンネルトランジスタである。Ｖｄｄは電源電圧、Ｖ
ｓｓは接地電圧である。図４は、上記レベルシフト回路
の入出力特性を示す特性図である。横軸は入力端子
（１）に印加される直流のアナログ電圧Ｖｉｎを示し、
縦軸は出力端子（２）に出力される電圧Ｖｏｕｔを示し
ている。なお、ＶｔｎはＮチャンネルトランジスタ
（３）のスレッショルド電圧を表す。 【０００３】次に、図３および図４を参照して、動作を
説明する。Ｖｉｎ−Ｎチャンネルトランジスタ（３）
のソース電位＜Ｖｔｎである場合：Ｎチャンネルトラン
ジスタ（３）はオフ状態であり、Ｖｏｕｔは抵抗Ｒ1，
Ｒ2によってレベルシフトされた電圧、すなわちＶｓ＝
Ｒ2（Ｖｄｄ＋Ｖｓｓ）／Ｒ1＋Ｒ2となる。Ｖｔｎ≦
Ｖｉｎ−Ｎチャンネルトランジスタ（３）のソース電位
＜Ｖｔｎである場合：Ｎチャンネルトランジスタ（３）
はオン状態となり、ソースフォロワ動作によりＮチャン
ネルトランジスタ（３）のソース電位はＶｉｎ−Ｖｔｎ
となるので、Ｖｏｕｔは右上がりの特性を示すようにな
る。その傾きΔＶｏｕｔ／ΔＶｉｎは、Ｒ2，Ｒ3によっ
て調節できる。 【０００４】図５は、レベルシフト回路のＶＣＯ（電圧
制御発振器）への適用例を示す回路図である。同図に示
すＶＣＯの構成は、奇数個のＣＭＯＳインバータ（４）
をリンク接続し、各ＣＭＯＳインバータ（４）と接地電
圧Ｖｓｓ間にＮチャンネルトランジスタ（５）を接続し
たものであり、該Ｎチャンネルトランジスタ（５）の各
ゲート（６）が、上記レベルシフト回路の出力電圧Ｖｏ
ｕｔによって制御されている。この構成によれば、レベ
ルシフト回路が出力する電圧ＶｓをＮチャンネルトラン
ジスタ（５）のスレッショルド電圧よりも高く設定する
ことにより、Ｎチャンネルトランジスタ（５）がオフ状
態になるのを防止できる。これによりＶＣＯの発振が停
止することなく、入力電圧Ｖｉｎに応じて発振周波数を
制御できるのである。 【０００５】 【発明が解決しようとする課題】しかしながら、上記レ
ベルシフト回路では、Ｖｉｎ−Ｎチャンネルトランジス
タのソース電位＜Ｖｔｎの領域において、Ｖｏｕｔは一
定電圧Ｖｓになっている。したがって、この領域におい
ては、ＶＣＯの発振周波数を入力電圧Ｖｉｎに応答して
可変制御できないという問題があった。 【０００６】本発明は、上述した課題に鑑みて為された
ものであり、Ｖｉｎ−Ｎチャンネルトランジスタのソー
ス電位＜Ｖｔｎにおいて、入力電圧Ｖｉｎに応じて出力
電圧Ｖｏｕｔを可変にしたレベルシフト回路を提供する
ことを目的としている。 【０００７】 【課題を解決するための手段】そこで、本発明はＮチャ
ンネルトランジスタ（１３）とＰチャンネルトランジス
タ（１４）のゲートおよびソースを互いに共通接続し
て、入力端子（１１）および出力端子（１２）とすると
ともに、電源電圧Ｖｄｄと接地電圧Ｖｓｓ間の電圧を第
１の抵抗（Ｒ11）および第２の抵抗（Ｒ12）によって抵
抗分割して、前記出力端子（１２）に接続することによ
り、入力端子（１１）に印加される入力電圧のレベルシ
フトを行うようにしたことを特徴とする。また、前記Ｎ
チャンネルトランジスタ（１３）と出力端子（１２）と
の間に第３の抵抗（Ｒ13）を、前記Ｐチャンネルトラン
ジスタ（１４）と出力端子（１２）との間に第４の抵抗
（Ｒ14）をそれぞれ設けたことを特徴とする。 【０００８】 【作用】上述の手段によれば、Ｖｉｎ−Ｎチャンネルト
ランジスタ（１３）のソース電位＜Ｖｔｎの領域におい
て、Ｐチャンネルトランジスタ（１４）がオン状態とな
る状態があり、ソースフォロワ動作によりＰチャンネル
トランジスタ（１４）のソース電位はＶｉｎ−Ｖｔｐと
なる。依って、Ｖｏｕｔはこの領域においても入力電圧
Ｖｉｎに応答して変化するようになる。これにより、Ｖ
ＣＯの発振周波数を入力電圧Ｖｉｎの低い領域において
可変制御することが可能となる。 【０００９】 【実施例】次に、本発明の実施例を図面を参照して説明
する。図１は、本発明の実施例に係るレベルシフト回路
の回路図である。同図において、（１１）は入力端子、
（１２）は出力端子、Ｒ11，Ｒ12，Ｒ13，Ｒ14は第１、
第２、第３、第４の抵抗、（１３）はＮチャンネルトラ
ンジスタ、（１４）はＰチャンネルトランジスタであ
る。なお、Ｖｄｄは電源電圧、Ｖｓｓは接地電位であ
る。本発明と従来例の異なる点は、Ｐチャンネルトラン
ジスタ（１４）を出力端子（１２）と接地電位Ｖｓｓと
の間に設け、そのゲートを入力端子（１１）に接続した
点にある。 【００１０】図２は、図１に示したレベルシフト回路の
入出力特性を示す特性図である。横軸は入力端子（１
１）に印加される直流のアナログ電圧Ｖｉｎを示し、縦
軸は出力端子（１２）に出力される電圧Ｖｏｕｔを示し
ている。なお、ＶｔｎはＮチャンネルトランジスタ（１
３）のスレッショルド電圧を、ＶｔｐはＰチャンネルト
ランジスタ（１４）のスレッショルド電圧を表す。 【００１０】以下に、図１および図２を参照して、本発
明のレベルシフト回路の動作を入力電圧領域を分けて説
明する。Ｎチャンネルトランジスタ（１３），Ｐチャン
ネルトランジスタ（１４）のソース電位をそれぞれＶｎ
ｓ，Ｖｐｓとする。Ｎチャンネルトランジスタ（１
３）がオフ、Ｐチャンネルトランジスタ（１４）がソー
スフォロワ（Ｖｉｎ−Ｖｎｓ＜Ｖｔｎ，Ｖｉｎ−Ｖｐｓ
≦Ｖｔｐ）：Ｎチャンネルトランジスタ（１３）はオフ
状態であるが、Ｐチャンネルトランジスタ（１４）はオ
ン状態であり、しかも入力電圧Ｖｉｎの増加とともにソ
ースフォロワ動作によりＰチャンネルトランジスタ（１
４）のソース電位はＶｉｎ−Ｖｔｐとなる。したがっ
て、Ｖｏｕｔは入力電圧Ｖｉｎに応答して右上がりに変
化する。この領域においても、応答特性が得られる点が
本発明の最も特徴とする点である。Ｎチャンネルトラ
ンジスタ（１３）がオフ、Ｐチャンネルトランジスタ
（１４）がオフ（Ｖｉｎ−Ｖｎｓ＜Ｖｔｎ，Ｖｉｎ−Ｖ
ｐｓ＞Ｖｔｐ）：Ｎチャンネルトランジスタ（１３）、
Ｐチャンネルトランジスタ（１４）が共にオフ状態とな
り、Ｒ11，Ｒ12による分圧が発生する。Ｎチャンネル
トランジスタ（１３）がソースフォロワ、Ｐチャンネル
トランジスタ（１４）がオフ（Ｖｉｎ−Ｖｎｓ≧Ｖｔ
ｎ，Ｖｉｎ−Ｖｐｓ＞Ｖｔｐ）：Ｐチャンネルトランジ
スタ（１４）はオフ状態となるが、Ｎチャンネルトラン
ジスタ（１３）はオン状態であり、ソースフォロワ動作
によりＮチャンネルトランジスタ（１３）のソース電位
はＶｉｎ−Ｖｔｎとなるので、右上がりに変化する特性
となる。 【００１２】上述したレベルシフト回路の入出力特性に
おいて、可変しないＶｏｕｔ領域は、主として抵抗
Ｒ11，Ｒ12によって、ＶｓｓとＶｄｄの間で任意に設定
可能である。なお、抵抗Ｒ11，Ｒ12，Ｒ13，Ｒ14は、例
えばポリシリコン抵抗等の同一材料で形成することによ
り、抵抗値の絶対値を一定に維持し、入出力特性のばら
つきをなくすことができる。 【００１３】このように、従来例のレベルシフト回路に
Ｐチャンネルトランジスタ（１４）を追加することによ
って、Ｖｉｎが低い領域においても、ＶｏｕｔがＶｉｎ
に応答して変化するようになる。依って、本発明のレベ
ルシフト回路を図５に示したＶＣＯに適用した場合、入
力電圧Ｖｉｎが低い領域でも、ＶＣＯの発振周波数を入
力電圧Ｖｉｎに応答して可変制御することが可能とな
る。 【００１４】 【発明の効果】本発明のレベルシフト回路によれば、Ｐ
チャンネルトランジスタ（１４）を設けたことにより、
従来は出力電圧Ｖｏｕｔが一定であった領域（Ｖｉｎが
低い領域）においても、ＶｏｕｔがＶｉｎに応答して右
上がりに変化するようになる。
【図面の簡単な説明】
【図１】本発明の実施例に係るレベルシフト回路示す回
路図である。 【図２】図１に示したレベルシフト回路の入出力特性を
示す特性図である。 【図３】従来例に係るレベルシフト回路示す回路図であ
る。 【図４】図１に示したレベルシフト回路の入出力特性を
示す特性図である。 【図５】レベルシフト回路のＶＣＯ（電圧制御発振器）
への適用例を示す回路図である 【符号の説明】 １１ 入力端子 １２ 出力端子 １３ Ｎチャンネルトランジスタ １４ Ｐチャンネルトランジスタ
路図である。 【図２】図１に示したレベルシフト回路の入出力特性を
示す特性図である。 【図３】従来例に係るレベルシフト回路示す回路図であ
る。 【図４】図１に示したレベルシフト回路の入出力特性を
示す特性図である。 【図５】レベルシフト回路のＶＣＯ（電圧制御発振器）
への適用例を示す回路図である 【符号の説明】 １１ 入力端子 １２ 出力端子 １３ Ｎチャンネルトランジスタ １４ Ｐチャンネルトランジスタ
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 入力端子および出力端子と、 前記入力端子にゲート接続され、かつ電源電圧にドレイ
ン電極が接続されたＮチャンネルトランジスタと、 電源電圧と接地電圧間の電圧を抵抗分割して出力端子に
出力する第１の抵抗および第２の抵抗と、 前記入力端子にゲート接続され、かつ接地電圧にドレイ
ン電極が接続されたＰチャンネルトランジスタと、 前記Ｎチャンネルトランジスタのソース電極が第３の抵
抗を介して前記第１の抵抗および第２の抵抗の接続点に
接続され、前記Ｐチャンネルトランジスタのソース電極
が第４の抵抗を介して前記第１の抵抗および第２の抵抗
の接続点に接続されて成ることを特徴とするレベルシフ
ト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09783192A JP3397803B2 (ja) | 1992-04-17 | 1992-04-17 | レベルシフト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09783192A JP3397803B2 (ja) | 1992-04-17 | 1992-04-17 | レベルシフト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05299983A JPH05299983A (ja) | 1993-11-12 |
| JP3397803B2 true JP3397803B2 (ja) | 2003-04-21 |
Family
ID=14202669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09783192A Expired - Fee Related JP3397803B2 (ja) | 1992-04-17 | 1992-04-17 | レベルシフト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3397803B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5864254A (en) * | 1995-04-11 | 1999-01-26 | Rohm Co., Ltd. | Differential amplifier circuit with enlarged range for source voltage and semiconductor device using same |
| JPH0974347A (ja) * | 1995-06-26 | 1997-03-18 | Mitsubishi Electric Corp | Ｍｏｓ集積回路 |
-
1992
- 1992-04-17 JP JP09783192A patent/JP3397803B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05299983A (ja) | 1993-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5907259A (en) | Operational amplification circuit capable of driving a high load | |
| JP3601815B2 (ja) | 電圧レベルシフタおよびディスプレイデバイス | |
| US5208558A (en) | Crystal oscillator having plural inverters disabled after start-up | |
| JP3338771B2 (ja) | 演算増幅器 | |
| US4275313A (en) | Current limiting output circuit with output feedback | |
| US5191235A (en) | Semiconductor integrated circuit device having substrate potential detection circuit | |
| US5124580A (en) | BiCMOS logic gate having linearly operated load FETs | |
| JPH05145384A (ja) | Ｃｍｏｓレシーバ入力インターフエース回路 | |
| US4524328A (en) | MOS Power amplifier circuit | |
| JPH08204470A (ja) | 演算増幅器 | |
| JP2001274676A (ja) | レベルシフト回路および画像表示装置 | |
| US7250793B2 (en) | Low voltage differential signaling driving apparatus | |
| JP3606264B2 (ja) | 差動回路及び増幅回路及びそれを用いた表示装置 | |
| JPH0399516A (ja) | レベル変換回路 | |
| US5920217A (en) | 50% Duty cycle signal generator | |
| US5272389A (en) | Level shifter circuit | |
| US6084467A (en) | Analog amplifier clipping circuit | |
| JP3397803B2 (ja) | レベルシフト回路 | |
| US7642867B2 (en) | Simple technique for reduction of gain in a voltage controlled oscillator | |
| JPH0621776A (ja) | 電圧制御型発振回路 | |
| JP3512137B2 (ja) | 電圧制御発振器及びｐｌｌ回路 | |
| JP3338295B2 (ja) | レベルシフト回路 | |
| US6157268A (en) | Voltage controlled emitter coupled multivibrator circuit | |
| JP2865163B2 (ja) | 安定化電源回路 | |
| JP2845192B2 (ja) | 差動スイッチング回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |