JP2865163B2 - 安定化電源回路 - Google Patents
安定化電源回路Info
- Publication number
- JP2865163B2 JP2865163B2 JP8247393A JP24739396A JP2865163B2 JP 2865163 B2 JP2865163 B2 JP 2865163B2 JP 8247393 A JP8247393 A JP 8247393A JP 24739396 A JP24739396 A JP 24739396A JP 2865163 B2 JP2865163 B2 JP 2865163B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- power supply
- circuit
- stabilized power
- channel mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、安定化電源回路に
関し、特にＩＣ（集積回路）等においてＣＭＯＳで構成
される安定化電源回路に関するものである。
関し、特にＩＣ（集積回路）等においてＣＭＯＳで構成
される安定化電源回路に関するものである。
【０００２】
【従来の技術】従来この種の安定化電源回路は、図５に
示されるように、ＰチャネルＭＯＳトランジスタＰ４の
ゲート端子３に入力される基準電圧源回路１の電圧と、
ＰチャネルＭＯＳトランジスタＰ５のゲート端子４の電
圧を等しくするように動作するＰチャネルＭＯＳトラン
ジスタＰ２、Ｐ４、Ｐ５、ＮチャネルＭＯＳトランジス
タＮ１、Ｎ２からなる差動増幅回路と、ＰチャネルＭＯ
ＳトランジスタＰ３、ＮチャネルＭＯＳトランジスタＮ
３からなる増幅回路と、ＰチャネルＭＯＳトランジスタ
Ｐ６、Ｐ７、抵抗Ｒ１、Ｒ２、Ｒ３、コンデンサＣ１か
らなる出力段と、出力段に流れる電流のオン／オフを制
御する、インバータＩ１、Ｉ２からなる制御回路と、に
より構成される。
示されるように、ＰチャネルＭＯＳトランジスタＰ４の
ゲート端子３に入力される基準電圧源回路１の電圧と、
ＰチャネルＭＯＳトランジスタＰ５のゲート端子４の電
圧を等しくするように動作するＰチャネルＭＯＳトラン
ジスタＰ２、Ｐ４、Ｐ５、ＮチャネルＭＯＳトランジス
タＮ１、Ｎ２からなる差動増幅回路と、ＰチャネルＭＯ
ＳトランジスタＰ３、ＮチャネルＭＯＳトランジスタＮ
３からなる増幅回路と、ＰチャネルＭＯＳトランジスタ
Ｐ６、Ｐ７、抵抗Ｒ１、Ｒ２、Ｒ３、コンデンサＣ１か
らなる出力段と、出力段に流れる電流のオン／オフを制
御する、インバータＩ１、Ｉ２からなる制御回路と、に
より構成される。
【０００３】制御信号入力端子６に入力される制御信号
がハイレベルのとき、ＰチャネルＭＯＳトランジスタＰ
６はオフし、出力端子７、８、９の出力はＧＮＤレベル
となる。そのため、Ｐ５とＮ３が強くオンとなり、出力
段入力端子５の電位がＧＮＤレベルとなるためＰ７はオ
ン状態となる。入力端子６の制御信号がローレベルのと
き、ＰチャネルＭＯＳトランジスタＰ６はオンし、出力
端子７、８、９からは基準電圧源回路１から出力される
端子３の電位と等しくなった端子４の電位を抵抗Ｒ１、
Ｒ２、Ｒ３により抵抗分圧した電圧が出力される。
がハイレベルのとき、ＰチャネルＭＯＳトランジスタＰ
６はオフし、出力端子７、８、９の出力はＧＮＤレベル
となる。そのため、Ｐ５とＮ３が強くオンとなり、出力
段入力端子５の電位がＧＮＤレベルとなるためＰ７はオ
ン状態となる。入力端子６の制御信号がローレベルのと
き、ＰチャネルＭＯＳトランジスタＰ６はオンし、出力
端子７、８、９からは基準電圧源回路１から出力される
端子３の電位と等しくなった端子４の電位を抵抗Ｒ１、
Ｒ２、Ｒ３により抵抗分圧した電圧が出力される。
【０００４】
【発明が解決しようとする課題】上述した従来の安定化
電源回路では、図６で時刻ｔ１に示されるように制御信
号入力端子６に入力される制御信号がハイレベルのとき
〔図６（ａ）〕、ＰチャネルＭＯＳトランジスタＰ６が
オフすることによりゲート端子４はＧＮＤ電位となりゲ
ート端子３より低くなるため、差動回路の電流は大部分
ＰチャネルＭＯＳトランジスタＰ５側を流れる。そのた
め、ＮチャネルＭＯＳトランジスタＮ３のゲート電位が
上がり、出力段入力端子５はＧＮＤ側電位に引かれ〔図
６（ｃ）〕、ＰチャネルＭＯＳトランジスタＰ７はオン
している。この状態から、制御信号入力端子６がローレ
ベルになる（図６の時刻ｔ２）と、ＰチャネルＭＯＳト
ランジスタＰ６がオンに転じ差動増幅回路に帰還がかか
るまえに出力端子７はＶＤＤ電位まで上がろうとする。
そのため、出力端子７の電位は、図６（ｂ）に示される
ように、オーバーシュートした立ち上がり波形になる。
電源回路では、図６で時刻ｔ１に示されるように制御信
号入力端子６に入力される制御信号がハイレベルのとき
〔図６（ａ）〕、ＰチャネルＭＯＳトランジスタＰ６が
オフすることによりゲート端子４はＧＮＤ電位となりゲ
ート端子３より低くなるため、差動回路の電流は大部分
ＰチャネルＭＯＳトランジスタＰ５側を流れる。そのた
め、ＮチャネルＭＯＳトランジスタＮ３のゲート電位が
上がり、出力段入力端子５はＧＮＤ側電位に引かれ〔図
６（ｃ）〕、ＰチャネルＭＯＳトランジスタＰ７はオン
している。この状態から、制御信号入力端子６がローレ
ベルになる（図６の時刻ｔ２）と、ＰチャネルＭＯＳト
ランジスタＰ６がオンに転じ差動増幅回路に帰還がかか
るまえに出力端子７はＶＤＤ電位まで上がろうとする。
そのため、出力端子７の電位は、図６（ｂ）に示される
ように、オーバーシュートした立ち上がり波形になる。
【０００５】その結果、例えば出力端子７、８、９の出
力電圧を液晶パネル駆動用の電源として用いるとき、オ
ーバーシュートにより一瞬表示が濃くなる等の好ましく
ない現象が起きる。したがって、本発明の解決すべき課
題は、第１に、安定化電源回路の出力立ち上がり波形の
オーバーシュートを軽減することであり、第２に、様々
な負荷回路・用途に対応できるように、出力立ち上がり
波形を選択できるようにすることである。
力電圧を液晶パネル駆動用の電源として用いるとき、オ
ーバーシュートにより一瞬表示が濃くなる等の好ましく
ない現象が起きる。したがって、本発明の解決すべき課
題は、第１に、安定化電源回路の出力立ち上がり波形の
オーバーシュートを軽減することであり、第２に、様々
な負荷回路・用途に対応できるように、出力立ち上がり
波形を選択できるようにすることである。
【０００６】
【課題を解決するための手段】上記の課題を解決するた
め、本発明によれば、基準電圧源の基準電圧と出力から
の帰還電圧を比較し安定化する差動増幅回路と、前記差
動増幅回路の出力信号を増幅する増幅回路と、前記増幅
回路の出力電圧を出力する出力段と、該出力段の出力の
オン／オフを制御信号によりを制御する制御回路と、を
有し、前記増幅回路には前記制御信号による出力段のオ
ン／オフに同期して、抵抗値が低／高と変化する可変イ
ンピーダンス手段が挿入されていることを特徴とする安
定化電源回路、が提供される。
め、本発明によれば、基準電圧源の基準電圧と出力から
の帰還電圧を比較し安定化する差動増幅回路と、前記差
動増幅回路の出力信号を増幅する増幅回路と、前記増幅
回路の出力電圧を出力する出力段と、該出力段の出力の
オン／オフを制御信号によりを制御する制御回路と、を
有し、前記増幅回路には前記制御信号による出力段のオ
ン／オフに同期して、抵抗値が低／高と変化する可変イ
ンピーダンス手段が挿入されていることを特徴とする安
定化電源回路、が提供される。
【０００７】
【発明の実施の形態】図１は、本発明の実施の形態を説
明するための回路図である。図１に示されるように、本
発明による安定化電源回路は、安定化電源回路の基準電
圧を作り出す基準電圧源回路１と、基準電圧源回路１か
ら出力される基準電圧と出力電圧とを比較する差動増幅
回路（Ｐ２、Ｐ４、Ｐ５、Ｎ１、Ｎ２）と、差動増幅回
路の出力信号を増幅する増幅回路（Ｐ３、Ｘ、Ｎ３）
と、増幅回路の出力電圧を出力する出力回路（Ｐ６、Ｐ
７、Ｃ１、Ｒ１、Ｒ２、Ｒ３）と、出力回路の出力のオ
ン／オフを制御する制御回路（Ｉ１、Ｉ２）と、を備え
ている。
明するための回路図である。図１に示されるように、本
発明による安定化電源回路は、安定化電源回路の基準電
圧を作り出す基準電圧源回路１と、基準電圧源回路１か
ら出力される基準電圧と出力電圧とを比較する差動増幅
回路（Ｐ２、Ｐ４、Ｐ５、Ｎ１、Ｎ２）と、差動増幅回
路の出力信号を増幅する増幅回路（Ｐ３、Ｘ、Ｎ３）
と、増幅回路の出力電圧を出力する出力回路（Ｐ６、Ｐ
７、Ｃ１、Ｒ１、Ｒ２、Ｒ３）と、出力回路の出力のオ
ン／オフを制御する制御回路（Ｉ１、Ｉ２）と、を備え
ている。
【０００８】すなわち、基準電圧源回路１の基準電圧
は、ＰチャネルＭＯＳトランジスタＰ２、Ｐ４、Ｐ５、
ＮチャネルＭＯＳトランジスタＮ１、Ｎ２で構成される
差動増幅回路への一方の入力端子に入力され、もう一方
の入力端子には出力電圧が帰還される。差動増幅回路で
増幅された出力はＰチャネルＭＯＳトランジスタＰ３、
ＮチャネルＭＯＳトランジスタＸ、Ｎ３により構成され
る増幅回路へ入力される。この増幅回路において、Ｎチ
ャネルＭＯＳトランジスタＸは、増幅回路のオン／オフ
スイッチないし可変インピーダンス素子として働く。こ
の出力は出力段入力端子５を介して出力段へ出力され
る。ＰチャネルＭＯＳトランジスタＰ６、Ｐ７は、それ
ぞれスイッチ素子と増幅素子として働き、また、抵抗Ｒ
１、Ｒ２、Ｒ３は電圧を分圧し複数の電位を出力し、ま
た、差動増幅回路へ出力を帰還させる。出力端子７、
８、９の電圧のオン／オフを制御する制御回路はＣＭＯ
ＳインバータＩ１、Ｉ２により構成されこの制御回路へ
の制御信号は制御信号入力端子６を介して入力される。
は、ＰチャネルＭＯＳトランジスタＰ２、Ｐ４、Ｐ５、
ＮチャネルＭＯＳトランジスタＮ１、Ｎ２で構成される
差動増幅回路への一方の入力端子に入力され、もう一方
の入力端子には出力電圧が帰還される。差動増幅回路で
増幅された出力はＰチャネルＭＯＳトランジスタＰ３、
ＮチャネルＭＯＳトランジスタＸ、Ｎ３により構成され
る増幅回路へ入力される。この増幅回路において、Ｎチ
ャネルＭＯＳトランジスタＸは、増幅回路のオン／オフ
スイッチないし可変インピーダンス素子として働く。こ
の出力は出力段入力端子５を介して出力段へ出力され
る。ＰチャネルＭＯＳトランジスタＰ６、Ｐ７は、それ
ぞれスイッチ素子と増幅素子として働き、また、抵抗Ｒ
１、Ｒ２、Ｒ３は電圧を分圧し複数の電位を出力し、ま
た、差動増幅回路へ出力を帰還させる。出力端子７、
８、９の電圧のオン／オフを制御する制御回路はＣＭＯ
ＳインバータＩ１、Ｉ２により構成されこの制御回路へ
の制御信号は制御信号入力端子６を介して入力される。
【０００９】また、この制御信号はインバータＩ１を介
してＮチャネルＭＯＳトランジスタＸのゲートに入力さ
れる。ここで、ＮチャネルＭＯＳトランジスタＸのサイ
ズは、出力端子の電圧がＧＮＤレベルからオンレベルへ
と移行する際の立ち上がり波形が所望の形状になるよう
に選定されている。いま、図２で時刻ｔ１に示されるよ
うに、制御信号入力端子６に入力される制御信号がハイ
レベルにあるものとすると、Ｐ６がオフすることにより
出力回路はオフ状態にある。このとき、トランジスタＸ
のゲートはローレベルとなるため、トランジスタはオフ
し（ハイインピーダンス状態になり）、端子５はハイレ
ベル（ほぼＶＤＤ）となりＰ７もオフしている。時刻ｔ
２において端子６に入力される制御信号がローレベルに
転じると〔図２（ａ）〕、トランジスタＸと電源ライン
ＶＤＤに接続されたＰチャネルＭＯＳトランジスタＰ６
がオンする。トランジスタＸがオンしたことにより端子
５の電位が下がり〔図２（ｂ）〕、Ｐ７がオンに転じ
る。Ｐ６、Ｐ７がオンしたことにより出力端子７がＧＮ
Ｄ電位以上となり端子７、８、９から一定の電位が出力
される。出力端子７の電位は徐々に立ち上がるが、この
間に差動増幅回路と増幅回路による帰還がかかるため、
オーバーシュートを生じさせることなく基準電圧源回路
１の指示する電位を発生させることができる〔図２
（ｃ）〕。
してＮチャネルＭＯＳトランジスタＸのゲートに入力さ
れる。ここで、ＮチャネルＭＯＳトランジスタＸのサイ
ズは、出力端子の電圧がＧＮＤレベルからオンレベルへ
と移行する際の立ち上がり波形が所望の形状になるよう
に選定されている。いま、図２で時刻ｔ１に示されるよ
うに、制御信号入力端子６に入力される制御信号がハイ
レベルにあるものとすると、Ｐ６がオフすることにより
出力回路はオフ状態にある。このとき、トランジスタＸ
のゲートはローレベルとなるため、トランジスタはオフ
し（ハイインピーダンス状態になり）、端子５はハイレ
ベル（ほぼＶＤＤ）となりＰ７もオフしている。時刻ｔ
２において端子６に入力される制御信号がローレベルに
転じると〔図２（ａ）〕、トランジスタＸと電源ライン
ＶＤＤに接続されたＰチャネルＭＯＳトランジスタＰ６
がオンする。トランジスタＸがオンしたことにより端子
５の電位が下がり〔図２（ｂ）〕、Ｐ７がオンに転じ
る。Ｐ６、Ｐ７がオンしたことにより出力端子７がＧＮ
Ｄ電位以上となり端子７、８、９から一定の電位が出力
される。出力端子７の電位は徐々に立ち上がるが、この
間に差動増幅回路と増幅回路による帰還がかかるため、
オーバーシュートを生じさせることなく基準電圧源回路
１の指示する電位を発生させることができる〔図２
（ｃ）〕。
【００１０】ここで、出力段入力端子５の電位に注目す
ると、トランジスタＸがオフしているときほぼＶＤＤで
あった入力端子５の電位はトランジスタＸがオンに転じ
ると低下するが、その立ち下がり速度はコンデンサＣ１
の放電時間に依存する。すなわち、主としてＣ１とトラ
ンジスタＸのインピーダンスにより決定される時定数Ｃ
Ｒに依存する。よって、トランジスタＸのサイズを（Ｗ
／Ｌを）適切に選定することのより、端子５における電
位の立ち下がりを図２（ｃ）のないしに選択するこ
とができる。すなわち、サイズの大きい（あるいはＷ／
Ｌの大きい）トランジスタを形成することにより、の
立ち下がり特性を選択することができ、またはサイズの
小さい（あるいはＷ／Ｌの小さい）トランジスタを形成
することによりの立ち下がり特性を選択することがで
きる。そして、出力端子７の電位の立ち上がりは、入力
端子５の電位の立ち下がり特性に追随しているので、上
記のようにトランジスタサイズを選択することにより、
出力端子７の電位も同様にないしと変化させること
ができ〔図２（ｂ）〕、従来例におけるオーバーシュー
トを防止することができる。
ると、トランジスタＸがオフしているときほぼＶＤＤで
あった入力端子５の電位はトランジスタＸがオンに転じ
ると低下するが、その立ち下がり速度はコンデンサＣ１
の放電時間に依存する。すなわち、主としてＣ１とトラ
ンジスタＸのインピーダンスにより決定される時定数Ｃ
Ｒに依存する。よって、トランジスタＸのサイズを（Ｗ
／Ｌを）適切に選定することのより、端子５における電
位の立ち下がりを図２（ｃ）のないしに選択するこ
とができる。すなわち、サイズの大きい（あるいはＷ／
Ｌの大きい）トランジスタを形成することにより、の
立ち下がり特性を選択することができ、またはサイズの
小さい（あるいはＷ／Ｌの小さい）トランジスタを形成
することによりの立ち下がり特性を選択することがで
きる。そして、出力端子７の電位の立ち上がりは、入力
端子５の電位の立ち下がり特性に追随しているので、上
記のようにトランジスタサイズを選択することにより、
出力端子７の電位も同様にないしと変化させること
ができ〔図２（ｂ）〕、従来例におけるオーバーシュー
トを防止することができる。
【００１１】図１の回路は次のように変更することがで
きる。 （ａ）ＮチャネルＭＯＳトランジスタＸに代え、複数の
サイズの異なるトランジスタを並列に形成しておき、使
用目的に応じてデコーダ回路により適当なトランジスタ
を選択することができるようにする。 （ｂ）ＮチャネルＭＯＳトランジスタＸに代え、複数の
同一サイズのトランジスタを並列に形成しておき、使用
目的に応じてデコーダ回路により適当な個数のトランジ
スタを選択することができるようにする。 （ｃ）図１の回路および上記（ａ）、（ｂ）の変更を加
えた回路においてＮチャネルＭＯＳトランジスタに代
え、ＰチャネルＭＯＳトランジスタを用いる。
きる。 （ａ）ＮチャネルＭＯＳトランジスタＸに代え、複数の
サイズの異なるトランジスタを並列に形成しておき、使
用目的に応じてデコーダ回路により適当なトランジスタ
を選択することができるようにする。 （ｂ）ＮチャネルＭＯＳトランジスタＸに代え、複数の
同一サイズのトランジスタを並列に形成しておき、使用
目的に応じてデコーダ回路により適当な個数のトランジ
スタを選択することができるようにする。 （ｃ）図１の回路および上記（ａ）、（ｂ）の変更を加
えた回路においてＮチャネルＭＯＳトランジスタに代
え、ＰチャネルＭＯＳトランジスタを用いる。
【００１２】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図３は、本発明の第１の実施例を説明する
ための回路図である。図３において、図１に示した回路
と同等の部分には同一の参照符号が付せられているの
で、重複する説明は省略するが、本実施例においては、
ＮチャネルＭＯＳトランジスタＸに代え、ＮチャネルＭ
ＯＳトランジスタＡ１、Ａ２・・・Ａｎの並列回路が増
幅回路内に設けられている。これらのＮチャネルＭＯＳ
トランジスタＡ１、Ａ２・・・Ａｎのサイズは互いに異
なっている。これらのトランジスタの中の一つが選択信
号Ｓ１、Ｓ２・・・Ｓｍの入力されるデコーダ回路２に
より選択され、そのトランジスタにインバータＩ１の出
力信号が印加される。
て説明する。図３は、本発明の第１の実施例を説明する
ための回路図である。図３において、図１に示した回路
と同等の部分には同一の参照符号が付せられているの
で、重複する説明は省略するが、本実施例においては、
ＮチャネルＭＯＳトランジスタＸに代え、ＮチャネルＭ
ＯＳトランジスタＡ１、Ａ２・・・Ａｎの並列回路が増
幅回路内に設けられている。これらのＮチャネルＭＯＳ
トランジスタＡ１、Ａ２・・・Ａｎのサイズは互いに異
なっている。これらのトランジスタの中の一つが選択信
号Ｓ１、Ｓ２・・・Ｓｍの入力されるデコーダ回路２に
より選択され、そのトランジスタにインバータＩ１の出
力信号が印加される。
【００１３】いま、制御信号入力端子６に入力される制
御信号がハイレベルにあるものとすると、Ｐ６がオフす
ることにより出力回路はオフ状態にあり、またデコーダ
回路２により選択されたＮチャネルＭＯＳトランジスタ
Ａｋもオフ状態にある。よって、入力端子５はハイレベ
ル（ほぼＶＤＤ）となり、Ｐ７もオフしている。次に、
制御信号入力端子６に入力される制御信号がローレベル
に転じると、選択されたＮチャネルＭＯＳトランジスタ
Ａｋ（ｋ＝１、２、…、ｎ）と電源ラインＶＤＤに接続
されたＰチャネルＭＯＳトランジスタＰ６がオンする。
トランジスタＡｋがオンしたことにより端子５の電位が
下がり、Ｐ７がオンに転じる。Ｐ６、Ｐ７がオンしたこ
とにより出力端子７がＧＮＤ電位以上となり端子７、
８、９から一定の電位が出力される。出力端子７の電位
は徐々に立ち上がるが、この間に差動増幅回路と増幅回
路による帰還がかかるため、オーバーシュートを生じさ
せることなく基準電圧源回路１の指示する電位を発生さ
せることができる。
御信号がハイレベルにあるものとすると、Ｐ６がオフす
ることにより出力回路はオフ状態にあり、またデコーダ
回路２により選択されたＮチャネルＭＯＳトランジスタ
Ａｋもオフ状態にある。よって、入力端子５はハイレベ
ル（ほぼＶＤＤ）となり、Ｐ７もオフしている。次に、
制御信号入力端子６に入力される制御信号がローレベル
に転じると、選択されたＮチャネルＭＯＳトランジスタ
Ａｋ（ｋ＝１、２、…、ｎ）と電源ラインＶＤＤに接続
されたＰチャネルＭＯＳトランジスタＰ６がオンする。
トランジスタＡｋがオンしたことにより端子５の電位が
下がり、Ｐ７がオンに転じる。Ｐ６、Ｐ７がオンしたこ
とにより出力端子７がＧＮＤ電位以上となり端子７、
８、９から一定の電位が出力される。出力端子７の電位
は徐々に立ち上がるが、この間に差動増幅回路と増幅回
路による帰還がかかるため、オーバーシュートを生じさ
せることなく基準電圧源回路１の指示する電位を発生さ
せることができる。
【００１４】ここで、出力端子７の立ち上がり特性は、
選択されたトランジスタＡｋのオン抵抗に依存している
ため、選択するトランジスタを変更することにより、図
２（ｂ）のないしの立ち上がりカーブを実現するこ
とができる。上述した第１の実施例は、１つのトランジ
スタのみを選択するものであったが２ないしそれ以上の
トランジスタを選択するようにしてもよい。そのように
することにより、トランジスタの形成個数を増加させる
ことなく、より広い範囲で立ち上がり特性を選択するこ
とが可能になる。
選択されたトランジスタＡｋのオン抵抗に依存している
ため、選択するトランジスタを変更することにより、図
２（ｂ）のないしの立ち上がりカーブを実現するこ
とができる。上述した第１の実施例は、１つのトランジ
スタのみを選択するものであったが２ないしそれ以上の
トランジスタを選択するようにしてもよい。そのように
することにより、トランジスタの形成個数を増加させる
ことなく、より広い範囲で立ち上がり特性を選択するこ
とが可能になる。
【００１５】次に、本発明の第２の実施例について説明
する。本実施例においても、図３のように回路を構成す
るが、ＮチャネルＭＯＳトランジスタＡ１、Ａ２・・・
Ａｎを全て同じサイズで構成し、制御信号Ｓ１、Ｓ２・
・・Ｓｍで選択するＮチャネルＭＯＳトランジスタＡ
１、Ａ２・・・Ａｎの数を変化させる。Ａ１のみ選択し
た時は、時定数ＣＲが大きくなり出力端子７の立ち上が
り波形は図２（ｂ）ののようになり、またＡ１、Ａ２
・・・Ａｎの全て選択した時は時定数ＣＲが小さくな
り、出力端子７の立ち上がり波形は図２（ｂ）のよう
になる。
する。本実施例においても、図３のように回路を構成す
るが、ＮチャネルＭＯＳトランジスタＡ１、Ａ２・・・
Ａｎを全て同じサイズで構成し、制御信号Ｓ１、Ｓ２・
・・Ｓｍで選択するＮチャネルＭＯＳトランジスタＡ
１、Ａ２・・・Ａｎの数を変化させる。Ａ１のみ選択し
た時は、時定数ＣＲが大きくなり出力端子７の立ち上が
り波形は図２（ｂ）ののようになり、またＡ１、Ａ２
・・・Ａｎの全て選択した時は時定数ＣＲが小さくな
り、出力端子７の立ち上がり波形は図２（ｂ）のよう
になる。
【００１６】図４は、本発明の第３の実施例を説明する
ための回路図である。図４において図３に示した第１の
実施例の回路と同等の部分には同一の参照符号が付せら
れているので、重複する説明は省略する。本実施例にお
いては、第１の実施例におけるＮチャネルＭＯＳトラン
ジスタＡ１、Ａ２・・・Ａｎに代え、ＰチャネルＭＯＳ
トランジスタＢ１、Ｂ２・・・Ｂｎが用いられており、
これに伴ってインバータＩ２の出力信号が選択されたＰ
チャネルＭＯＳトランジスタＢ１、Ｂ２・・・Ｂｎのい
ずれかに印加されるようになっている。本実施例におい
ても、各トランジスタのサイズは異なって形成されてお
り、その何れか一つのトランジスタを制御信号Ｓ１、Ｓ
２・・・Ｓｍで選択し、これにより出力電圧の所望の立
ち上がり特性を実現する。しかし、本実施例においても
複数のトランジスタを選択するように変更することがで
きる。
ための回路図である。図４において図３に示した第１の
実施例の回路と同等の部分には同一の参照符号が付せら
れているので、重複する説明は省略する。本実施例にお
いては、第１の実施例におけるＮチャネルＭＯＳトラン
ジスタＡ１、Ａ２・・・Ａｎに代え、ＰチャネルＭＯＳ
トランジスタＢ１、Ｂ２・・・Ｂｎが用いられており、
これに伴ってインバータＩ２の出力信号が選択されたＰ
チャネルＭＯＳトランジスタＢ１、Ｂ２・・・Ｂｎのい
ずれかに印加されるようになっている。本実施例におい
ても、各トランジスタのサイズは異なって形成されてお
り、その何れか一つのトランジスタを制御信号Ｓ１、Ｓ
２・・・Ｓｍで選択し、これにより出力電圧の所望の立
ち上がり特性を実現する。しかし、本実施例においても
複数のトランジスタを選択するように変更することがで
きる。
【００１７】次に、本発明の第４の実施例について説明
する。第４の実施例においては、図４に示す第３の実施
例と同様の回路構成を採るが、本実施例においては、Ｐ
チャネルＭＯＳトランジスタＢ１、Ｂ２・・・Ｂｎを全
て同じサイズで構成し、制御信号Ｓ１、Ｓ２・・・Ｓｍ
で選択するＰチャネルＭＯＳトランジスタＢ１、Ｂ２・
・・Ｂｎの数を変化させる。
する。第４の実施例においては、図４に示す第３の実施
例と同様の回路構成を採るが、本実施例においては、Ｐ
チャネルＭＯＳトランジスタＢ１、Ｂ２・・・Ｂｎを全
て同じサイズで構成し、制御信号Ｓ１、Ｓ２・・・Ｓｍ
で選択するＰチャネルＭＯＳトランジスタＢ１、Ｂ２・
・・Ｂｎの数を変化させる。
【００１８】
【発明の効果】以上説明したように、本発明による安定
化電源回路は、差動増幅回路の出力を増幅する増幅回路
内に、出力電圧のオン／オフを制御する信号によってイ
ンピーダンスの変化する可変インピーダンス素子を挿入
したものであるので、出力電圧がオンに転じた際に帰還
を有効にかけることができ出力電圧のオーバーシュート
を防止することができる。したがって、本発明による安
定化電源回路を例えば液晶パネル駆動用の電源等に適用
した場合には、一瞬表示が濃くなるなどの不都合を防止
することができる。また、本発明の実施例によれば、複
数の並列制御されたＭＯＳトランジスタの中から１ない
し複数個のトランジスタを選択することにより、任意の
出力電圧の立ち上がり波形を選択することが可能にな
る。
化電源回路は、差動増幅回路の出力を増幅する増幅回路
内に、出力電圧のオン／オフを制御する信号によってイ
ンピーダンスの変化する可変インピーダンス素子を挿入
したものであるので、出力電圧がオンに転じた際に帰還
を有効にかけることができ出力電圧のオーバーシュート
を防止することができる。したがって、本発明による安
定化電源回路を例えば液晶パネル駆動用の電源等に適用
した場合には、一瞬表示が濃くなるなどの不都合を防止
することができる。また、本発明の実施例によれば、複
数の並列制御されたＭＯＳトランジスタの中から１ない
し複数個のトランジスタを選択することにより、任意の
出力電圧の立ち上がり波形を選択することが可能にな
る。
【図１】 本発明の実施の形態を説明するための回路
図。
図。
【図２】 図１の回路の動作を説明するための電圧波形
図。
図。
【図３】 本発明の第１、第２の実施例を説明するため
の回路図。
の回路図。
【図４】 本発明の第３、第４の実施例を説明するため
の回路図。
の回路図。
【図５】 従来例の回路図。
【図６】 従来例の問題点を説明するための電圧波形
図。
図。
１ 基準電圧源回路 ２ デコーダ回路 ３、４ ゲート端子 ５ 出力段入力端子 ６ 制御信号入力端子 ７、８、９ 出力端子
Claims (5)
- 【請求項１】 基準電圧源の基準電圧と出力からの帰還
電圧を比較する差動増幅回路と、前記差動増幅回路の出
力信号を増幅する増幅回路と、前記増幅回路の出力電圧
を出力する出力段と、該出力段の出力のオン／オフを制
御信号によりを制御する制御手段と、を有し、前記増幅
回路には前記制御信号による出力段のオン／オフに同期
して、抵抗値が低／高と変化する可変インピーダンス手
段が挿入されていることを特徴とする安定化電源回路。 - 【請求項２】 前記可変インピーダンス手段がＭＯＳト
ランジスタにより構成されていることを特徴とする請求
項１記載の安定化電源回路。 - 【請求項３】 前記可変インピーダンス手段が、並列に
接続された複数のＭＯＳトランジスタの中から選択され
た１ないし複数のＭＯＳトランジスタによって構成され
ていることを特徴とする請求項１記載の安定化電源回
路。 - 【請求項４】 前記並列に接続された複数のＭＯＳトラ
ンジスタが異なるサイズに形成されており、選択される
トランジスタは前記出力段がオフからオンに転じる際の
出力電圧の立ち上がり波形を所望の形状にするべく決定
されていることを特徴とする請求項３記載の安定化電源
回路。 - 【請求項５】 前記並列に接続された複数のＭＯＳトラ
ンジスタが同一サイズに形成されており、選択されるト
ランジスタの個数は前記出力段がオフからオンに転じる
際の出力電圧の立ち上がり波形を所望の形状にするべく
決定されていることを特徴とする請求項３記載の安定化
電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8247393A JP2865163B2 (ja) | 1996-09-19 | 1996-09-19 | 安定化電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8247393A JP2865163B2 (ja) | 1996-09-19 | 1996-09-19 | 安定化電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1091255A JPH1091255A (ja) | 1998-04-10 |
| JP2865163B2 true JP2865163B2 (ja) | 1999-03-08 |
Family
ID=17162769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8247393A Expired - Lifetime JP2865163B2 (ja) | 1996-09-19 | 1996-09-19 | 安定化電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2865163B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004120564A (ja) * | 2002-09-27 | 2004-04-15 | Ricoh Co Ltd | 演算増幅器 |
| JP3808060B2 (ja) * | 2003-06-23 | 2006-08-09 | ローム株式会社 | 半導体集積回路装置 |
| JP2009015418A (ja) * | 2007-07-02 | 2009-01-22 | Oki Electric Ind Co Ltd | 定電圧出力回路 |
-
1996
- 1996-09-19 JP JP8247393A patent/JP2865163B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1091255A (ja) | 1998-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5907259A (en) | Operational amplification circuit capable of driving a high load | |
| JP3338771B2 (ja) | 演算増幅器 | |
| JP4103468B2 (ja) | 差動回路と増幅回路及び該増幅回路を用いた表示装置 | |
| US6028598A (en) | Liquid crystal driving power supply circuit | |
| EP0729226B1 (en) | Differential amplifier | |
| KR20040068212A (ko) | 레벨 시프팅 회로 및 하프 브리지 구동기 구동 방법 | |
| JPH04143791A (ja) | 液晶表示器駆動電源回路 | |
| KR100236058B1 (ko) | 트리거 전압 조정이 가능한 슈미트 트리거 회로 | |
| JP3347615B2 (ja) | 半導体集積回路および光送信モジュール | |
| JP4851192B2 (ja) | 差動信号受信回路 | |
| US7049799B2 (en) | Voltage regulator and electronic device | |
| KR20060111152A (ko) | 출력 버퍼용 연산 증폭기 및 이를 이용한 신호 처리 회로 | |
| US7501874B2 (en) | Level shift circuit | |
| US7250793B2 (en) | Low voltage differential signaling driving apparatus | |
| JP2865163B2 (ja) | 安定化電源回路 | |
| KR19990087228A (ko) | 내부전압 기준출력 구동기 | |
| US5920217A (en) | 50% Duty cycle signal generator | |
| US6630863B2 (en) | Differential amplifier, semiconductor device, power supply circuit and electronic equipment using the same | |
| JP2004120564A (ja) | 演算増幅器 | |
| JP2005510934A (ja) | 改良された制御回路を備える出力ドライバ | |
| KR100687323B1 (ko) | 액정 표시 소자의 라인 반전용 공통 전압 변환 회로 | |
| US20080116942A1 (en) | Drive voltage generator | |
| CN212624749U (zh) | 显示面板的源极驱动器的输出缓冲器 | |
| KR100234873B1 (ko) | 클럭 신호 입력 버퍼 | |
| KR100373340B1 (ko) | 박막트랜지스터-엘시디의 소오스 드라이버 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |