CN212624749U - 显示面板的源极驱动器的输出缓冲器 - Google Patents

Abstract

一种显示面板的源极驱动器的输出缓冲器，包括输入级、AB类输出级与第一过驱动输出级。输入级具有第一连接端与第二连接端分别用以提供第一控制信号与第二控制信号。AB类输出级耦接至输入级，AB类输出级用以接收第一控制信号与第二控制信号，AB类输出级用以根据第一控制信号与第二控制信号来生成输出信号，AB类输出级耦接至显示面板的源极驱动器的输出缓冲器的输出端，AB类输出级用以提供输出信号给显示面板的源极驱动器的输出缓冲器的输出端。第一过驱动输出级选择性地耦接至输入级。于第一过驱动输出级耦接至输入级的期间，输出信号的电流增加以过驱动源极驱动器。本揭露通过过驱动电流来过驱动源极驱动器，提高驱动显示面板的电流，加快像素响应。

Description

显示面板的源极驱动器的输出缓冲器

技术领域

本实用新型是有关一种显示面板的源极驱动器的输出缓冲器，且特别是有关于一种应用电流型过驱动技术的显示面板的源极驱动器的输出缓冲器。

背景技术

随着液晶显示面板面积阵列的增加，液晶显示面板的像素的每帧刷新的时间越来越短。同时，液晶显示面板的像素的大负载电容，也限制了像素刷新的时间。为了实现更快的反应时间，过驱动技术开始应用在相应的电路中。已知的过驱动技术的实现方式通常是采用电压型过驱动技术，然而，电压型过驱动技术需要的占用的晶片面积很多，过驱动因子调整不易，且会加大系统运算资源的投入情形。

实用新型内容

本实用新型的实施例提出一种显示面板的源极驱动器的输出缓冲器，包括输入级、AB类输出级与第一过驱动输出级。输入级具有第一连接端与第二连接端分别用以提供第一控制信号与第二控制信号。AB类输出级耦接至输入级， AB类输出级用以接收第一控制信号与第二控制信号，AB类输出级用以根据第一控制信号与第二控制信号来生成输出信号，AB类输出级耦接至显示面板的源极驱动器的输出缓冲器的输出端，AB类输出级用以提供输出信号给显示面板的源极驱动器的输出缓冲器的输出端。第一过驱动输出级选择性地耦接至输入级。于第一过驱动输出级耦接至输入级的期间，输出信号的电流增加以过驱动源极驱动器。

在一些实施例中，上述第一过驱动输出级是根据显示面板的时序控制器所提供的第一开关控制信号来选择性地耦接至输入级。

在一些实施例中，上述AB类输出级包括第一晶体管与第二晶体管。第一晶体管具有耦接至第一连接端的栅极、耦接至第一电压源的源极以及耦接至输出端的漏极。第二晶体管具有耦接至第二连接端的栅极、耦接至第二电压源的源极以及耦接至输出端的漏极。第一晶体管与第二晶体管设置为推挽式结构。

在一些实施例中，上述第一过驱动输出级包括第三晶体管与第四晶体管。第三晶体管具有选择性地耦接至第一连接端的栅极、耦接至第一电压源的源极以及耦接至输出端的漏极。第四晶体管具有选择性地耦接至第二连接端的栅极、耦接至第二电压源的源极以及耦接至输出端的漏极。第三晶体管与第四晶体管设置为推挽式结构。

在一些实施例中，通过调整第三晶体管与第四晶体管的宽长比来调整输出信号的电流的增加量。

在一些实施例中，上述输出缓冲器还包括第二过驱动输出级，第二过驱动输出级选择性地耦接至输入级。于第二过驱动输出级耦接至输入级的期间，输出信号的电流增加以过驱动源极驱动器。

在一些实施例中，上述第二过驱动输出级是根据显示面板的时序控制器所提供的第二开关控制信号来选择性地耦接至输入级。

在一些实施例中，上述第二过驱动输出级包括第五晶体管与第六晶体管。第五晶体管具有选择性地耦接至第一连接端的栅极、耦接至第一电压源的源极以及耦接至输出端的漏极。第六晶体管具有选择性地耦接至第二连接端的栅极、耦接至第二电压源的源极以及耦接至输出端的漏极。第五晶体管与第六晶体管设置为推挽式结构。

在一些实施例中，通过调整第五晶体管与第六晶体管的宽长比来调整输出信号的电流的增加量。

在一些实施例中，上述第一过驱动输出级耦接至输入级的期间短于显示面板的多个像素的响应时间。

为让本实用新型的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

从以下结合所附附图所做的详细描述，可对本实用新型的态样有更佳的了解。

图1是根据本实用新型的实施例的显示面板的源极驱动器的输出缓冲器的电路图；

图2是根据本实用新型的实施例的显示面板的源极驱动器的输出缓冲器的输出端的输出信号的电流于过驱动期间与稳态期间的波形变化示意图。

【符号说明】

100:输出缓冲器

110:输入级

120:AB类输出级

130,140,150:过驱动输出级

200:时序控制器

CTL1,CTL2:控制信号

I1:过驱动电流

I2:目标驱动电流

M1,M2,M6,M7,T1,T3,T5:PMOS晶体管

M3,M4,M5,M8,T2,T4,T6:NMOS晶体管

N1,N2:连接端

OUT:输出端

S1,S2,S3,S4,S5,S6:开关

SEL[0],SEL[1],SEL[2]:开关控制信号

t_normal:像素响应的时间

t_od:过驱动电流的加载时间

VDD,VSS:电压源

ΔI:过驱动电流与目标驱动电流的差值

具体实施方式

以下仔细讨论本实用新型的实施例。然而，可以理解的是，实施例提供许多可应用的概念，其可实施于各式各样的特定内容中。所讨论、揭示的实施例仅供说明，并非用以限定本实用新型的范围。关于本文中所使用的“第一”、“第二”、…等，并非特别指次序或顺位的意思，其仅为了区别以相同技术用语描述的元件或操作。

图1是根据本实用新型的实施例的显示面板的源极驱动器(source driver) 的输出缓冲器(output buffer)100的电路图。所述显示面板例如为液晶显示面板。输出缓冲器100包括：输入级110、AB类(Class AB)输出级120、过驱动输出级130、140与150。

输入级110包含P型金氧半(p-type metal oxide semiconductor，PMOS)晶体管M1、M2、M6以及N型金氧半(n-type metal oxide semiconductor，NMOS) 晶体管M3、M4、M5。PMOS晶体管M1的源极连接至电压源VDD，NMOS 晶体管M4的源极连接至电压源VSS，其中，电压源VDD的电压值高于电压源VSS的电压值。PMOS晶体管M2的源极连接至PMOS晶体管M1的漏极， NMOS晶体管M5的漏极连接至PMOS晶体管M2的漏极与PMOS晶体管M6 的源极，NMOS晶体管M3的漏极连接至NMOS晶体管M5的源极与PMOS 晶体管M6的漏极，NMOS晶体管M4的漏极连接至NMOS晶体管M3的源极。

PMOS晶体管M1、M2与NMOS晶体管M3、M4为偏压晶体管，换言之， PMOS晶体管M1、M2与NMOS晶体管M3、M4的栅极分别被偏压电压(图未示)所偏压。NMOS晶体管M5与PMOS晶体管M6组成了浮栅(floating-gate) 电流镜，NMOS晶体管M5与PMOS晶体管M6的栅极分别被控制信号(图未示)所控制，NMOS晶体管M5的漏极与PMOS晶体管M6的源极连接至连接端N1，NMOS晶体管M5的源极与PMOS晶体管M6的漏极连接至连接端N2。在本揭露的实施例中，输入级110的NMOS晶体管M5与PMOS晶体管M6 透过连接端N1与连接端N2来分别输出控制信号CTL1与控制信号CTL2以实现对于AB类输出级120的控制。

AB类输出级120包含PMOS晶体管M7与NMOS晶体管M8，PMOS晶体管M7的源极连接至电压源VDD，NMOS晶体管M8的源极连接至电压源 VSS。AB类输出级120耦接至输入级110，详细而言，AB类输出级120的 PMOS晶体管M7与NMOS晶体管M8的栅极分别连接至输入级110的连接端N1与连接端N2以分别接收控制信号CTL1与控制信号CTL2。换言之， PMOS晶体管M7与NMOS晶体管M8的导通状态分别由控制信号CTL1与控制信号CTL2来决定。NMOS晶体管M8的漏极连接至PMOS晶体管M7的漏极与输出缓冲器100的输出端OUT，详细而言，AB类输出级120根据控制信号CTL1与控制信号CTL2来生成输出信号，AB类输出级120耦接至显示面板的源极驱动器的输出缓冲器100的输出端OUT，AB类输出级120用以提供输出信号给显示面板的源极驱动器的输出缓冲器100的输出端OUT。在本揭露的实施例中，AB类输出级120的PMOS晶体管M7与NMOS晶体管M8 设置为推挽式结构(push-pull configuration)。换言之，AB类输出级120的PMOS 晶体管M7与NMOS晶体管M8的导通状态会处于一个导通、一个截止的状态。

过驱动输出级130包含PMOS晶体管T1与NMOS晶体管T2，PMOS晶体管T1的源极连接至电压源VDD，NMOS晶体管T2的源极连接至电压源 VSS。过驱动输出级130选择性地耦接至输入级110，详细而言，过驱动输出级130的PMOS晶体管T1与NMOS晶体管T2的栅极分别透过开关S1与开关S2而分别选择性地连接至输入级110的连接端N1与连接端N2。开关S1 与开关S2的导通状态由显示面板的时序控制器(Timing controller，T-con)200 所提供的开关控制信号SEL[0]来决定，换言之，过驱动输出级130是根据显示面板的时序控制器200所提供的开关控制信号SEL[0]来选择性地耦接至输入级110。过驱动输出级130的NMOS晶体管T2的漏极连接至PMOS晶体管 T1的漏极与输出缓冲器100的输出端OUT。在本揭露的实施例中，过驱动输出级130的PMOS晶体管T1与NMOS晶体管T2设置为推挽式结构。

具体而言，过驱动输出级130的PMOS晶体管T1与NMOS晶体管T2可理解为AB类输出级120的PMOS晶体管M7与NMOS晶体管M8的复制。因此，当开关S1被导通时，若控制信号CTL1控制PMOS晶体管M7导通，则除了透过PMOS晶体管M7的漏极来于输出缓冲器100的输出端OUT生成输出信号以外，过驱动输出级130的PMOS晶体管T1也同时导通，从而能够增加输出缓冲器100的输出端OUT的输出信号的电流以过驱动(overdrive)源极驱动器。同理，当开关S2被导通时，若控制信号CTL2控制NMOS晶体管 M8导通，则除了透过NMOS晶体管M8的漏极来于输出缓冲器100的输出端 OUT生成输出信号以外，过驱动输出级130的NMOS晶体管T2也同时导通，从而能够增加输出缓冲器100的输出端OUT的输出信号的电流以过驱动源极驱动器。

图2是根据本实用新型的实施例的显示面板的源极驱动器的输出缓冲器 100的输出端OUT的输出信号的电流于过驱动期间与稳态期间的波形变化示意图，其中，I2为目标驱动电流(正常驱动电流)，t_normal为像素响应的时间，I1 为过驱动电流，t_od为过驱动电流的加载时间，ΔI为过驱动电流与目标驱动电流的差值。本实用新型所提出的电流型过驱动技术的实现方式为，在显示面板的像素响应的时间t_normal当中，先加载比目标驱动电流I2大的过驱动电流I1 来过驱动负载，等负载响应变化明显后(像素满足响应要求后)(经过t_od之后)，再改回到目标驱动电流I2来驱动负载到稳态。

请一并参照图1与图2，以AB类输出级120的PMOS晶体管M7与过驱动输出级130的PMOS晶体管T1来实现电流型过驱动技术为例，当输出缓冲器100开始工作时，时序控制器200透过开关控制信号SEL[0]控制开关S1导通，输入级110透过连接端N1提供控制信号CTL1来控制PMOS晶体管M7 与PMOS晶体管T1皆导通，则输出缓冲器100的输出端OUT的输出信号的电流为过驱动电流，并且，在经过过驱动电流的加载时间t_od之后，时序控制器200透过开关控制信号SEL[0]控制开关S1关断，输入级110透过连接端 N1提供控制信号CTL1来控制PMOS晶体管M7导通，则输出缓冲器100的输出端OUT的输出信号的电流为目标驱动电流。另外，在上述例子当中，由图2可知，过驱动输出级130耦接至输入级110的期间(即过驱动电流的加载时间t_od)短于显示面板的像素响应的时间t_normal。

此外，以AB类输出级120的NMOS晶体管M8与过驱动输出级130的 NMOS晶体管T2来实现电流型过驱动技术为例，当输出缓冲器100开始工作时，时序控制器200透过开关控制信号SEL[0]控制开关S2导通，输入级110 透过连接端N2提供控制信号CTL2来控制NMOS晶体管M8与NMOS晶体管T2皆导通，则输出缓冲器100的输出端OUT的输出信号的电流为过驱动电流，并且，在经过过驱动电流的加载时间t_od之后，时序控制器200透过开关控制信号SEL[0]控制开关S2关断，输入级110透过连接端N2提供控制信号CTL2来控制NMOS晶体管M8导通，则输出缓冲器100的输出端OUT的输出信号的电流为目标驱动电流。

由上述可知，过驱动电流的加载时间t_od即是时序控制器200透过开关控制信号开关导通的期间，换言之，本揭露可透过调整时序控制器200所提供的开关控制信号来导通开关的时间长短，来使得过驱动电流的加载时间t_od可调。

在本揭露的实施例中，还定义了过驱动因子K_od如下：

根据上述的过驱动因子K_od的定义可知，过驱动因子K_od越大，过驱动电流I1 与目标驱动电流I2的差值ΔI越大，其代表过驱动的程度越强。由金氧半(metal oxide semiconductor，MOS)晶体管的电流公式

可知，MOS晶体管的电流是正比于MOS晶体管的宽长比(width-to-length ratio)，I_DS∝(W/L)，因此，增加MOS晶体管的宽长比即是增加MOS晶体管的电流(意即：增加输出信号的(驱动)电流)。换言之，本揭露还可通过调整过驱动输出级130的PMOS晶体管T1与NMOS晶体管T2的宽长比来调整过驱动因子K_od，从而调整输出缓冲器100的输出端 OUT的输出信号的电流的增加量。

以AB类输出级120的PMOS晶体管M7与过驱动输出级130的PMOS 晶体管T1来实现电流型过驱动技术为例，当时序控制器200透过开关控制信号SEL[0]控制开关S1导通，

由上式可知，可通过调整过驱动输出级130的PMOS晶体管T1与AB类输出级120的PMOS 晶体管M7的宽长比来调整过驱动因子K_od。以AB类输出级120的NMOS晶体管M8与过驱动输出级130的NMOS晶体管T2来实现电流型过驱动技术为例，当时序控制器200透过开关控制信号SEL[0]控制开关S2导通，

由上式可知，可通过调整过驱动输出级130的 NMOS晶体管T2与AB类输出级120的NMOS晶体管M8的宽长比来调整过驱动因子K_od。

请再次参照图1，过驱动输出级140与过驱动输出级150的配置与过驱动输出级130的配置类似。过驱动输出级140包含PMOS晶体管T3与NMOS 晶体管T4，过驱动输出级150包含PMOS晶体管T5与NMOS晶体管T6，PMOS 晶体管T3与PMOS晶体管T5的源极连接至电压源VDD，NMOS晶体管T4 与NMOS晶体管T6的源极连接至电压源VSS。过驱动输出级140与过驱动输出级150选择性地耦接至输入级110，详细而言，过驱动输出级140的PMOS 晶体管T3与NMOS晶体管T4的栅极分别透过开关S3与开关S4而分别选择性地连接至输入级110的连接端N1与连接端N2，过驱动输出级150的PMOS 晶体管T5与NMOS晶体管T6的栅极分别透过开关S5与开关S6而分别选择性地连接至输入级110的连接端N1与连接端N2。开关S3与开关S4的导通状态由显示面板的时序控制器200所提供的开关控制信号SEL[1]来决定，开关S5与开关S6的导通状态由显示面板的时序控制器200所提供的开关控制信号SEL[2]来决定，换言之，过驱动输出级140是根据显示面板的时序控制器 200所提供的开关控制信号SEL[1]来选择性地耦接至输入级110，过驱动输出级150是根据显示面板的时序控制器200所提供的开关控制信号SEL[2]来选择性地耦接至输入级110。过驱动输出级140的NMOS晶体管T4的漏极连接至PMOS晶体管T3的漏极与输出缓冲器100的输出端OUT，过驱动输出级 150的NMOS晶体管T6的漏极连接至PMOS晶体管T5的漏极与输出缓冲器 100的输出端OUT。在本揭露的实施例中，过驱动输出级140的PMOS晶体管T3与NMOS晶体管T4设置为推挽式结构，过驱动输出级150的PMOS晶体管T5与NMOS晶体管T6设置为推挽式结构。

具体而言，过驱动输出级140的PMOS晶体管T3与NMOS晶体管T4可理解为AB类输出级120的PMOS晶体管M7与NMOS晶体管M8的复制，过驱动输出级150的PMOS晶体管T5与NMOS晶体管T6可理解为AB类输出级120的PMOS晶体管M7与NMOS晶体管M8的复制。过驱动输出级140与过驱动输出级150透过开关S3至S6的至少一者的导通来增加输出缓冲器 100的输出端OUT的输出信号的电流以过驱动源极驱动器的方式与过驱动输出级130类似，因此于此不再赘述。此外，过驱动输出级140和/或过驱动输出级150于过驱动电流的加载时间t_od耦接至输入级110以使得输出缓冲器100 的输出端OUT的输出信号的电流为过驱动电流，且于过驱动电流的加载时间 t_od之后不耦接至输入级110以使得输出缓冲器100的输出端OUT的输出信号的电流为目标驱动电流，上述操作的细节亦与过驱动输出级130类似，因此于此不再赘述。

本揭露还可通过调整过驱动输出级130的PMOS晶体管T1与NMOS晶体管T2以及过驱动输出级140的PMOS晶体管T3与NMOS晶体管T4的宽长比来调整过驱动因子K_od，从而调整输出缓冲器100的输出端OUT的输出信号的电流的增加量。以AB类输出级120的PMOS晶体管M7、过驱动输出级130的PMOS晶体管T1与过驱动输出级140的PMOS晶体管T3来实现电流型过驱动技术为例，当时序控制器200透过开关控制信号SEL[0]控制开关 S1导通且透过开关控制信号SEL[1]控制开关S3导通，

由上式可知，可通过调整过驱动输出级130的PMOS晶体管T1、过驱动输出级140的PMOS晶体管T3与AB类输出级120的PMOS晶体管M7的宽长比来调整过驱动因子K_od。以AB类输出级120的NMOS晶体管M8、过驱动输出级130的NMOS晶体管T2与过驱动输出级140的NMOS晶体管T4来实现电流型过驱动技术为例，当时序控制器200透过开关控制信号SEL[0]控制开关S2导通且透过开关控制信号 SEL[1]控制开关S4导通，

由上式可知，可通过调整过驱动输出级130的NMOS晶体管T2、过驱动输出级140 的NMOS晶体管T4与AB类输出级120的NMOS晶体管M8的宽长比来调整过驱动因子K_od。

本揭露还可通过调整过驱动输出级130的PMOS晶体管T1与NMOS晶体管T2、过驱动输出级140的PMOS晶体管T3与NMOS晶体管T4以及过驱动输出级150的PMOS晶体管T5与NMOS晶体管T6的宽长比来调整过驱动因子K_od，从而调整输出缓冲器100的输出端OUT的输出信号的电流的增加量。以AB类输出级120的PMOS晶体管M7、过驱动输出级130的PMOS 晶体管T1、过驱动输出级140的PMOS晶体管T3与过驱动输出级150的PMOS 晶体管T5来实现电流型过驱动技术为例，当时序控制器200透过开关控制信号SEL[0]控制开关S1导通且透过开关控制信号SEL[1]控制开关S3导通且透过开关控制信号SEL[2]控制开关S5导通，

由上式可知，可通过调整过驱动输出级130的PMOS晶体管T1、过驱动输出级140的PMOS晶体管T3、过驱动输出级150的PMOS晶体管T5与AB类输出级120的PMOS 晶体管M7的宽长比来调整过驱动因子K_od。以AB类输出级120的NMOS晶体管M8、过驱动输出级130的NMOS晶体管T2、过驱动输出级140的NMOS晶体管T4与过驱动输出级150的NMOS晶体管T6来实现电流型过驱动技术为例，当时序控制器200透过开关控制信号SEL[0]控制开关S2导通且透过开关控制信号SEL[1]控制开关S4导通且透过开关控制信号SEL[2]控制开关S6 导通，

由上式可知，可通过调整过驱动输出级130的NMOS晶体管T2、过驱动输出级140的NMOS 晶体管T4、过驱动输出级150的NMOS晶体管T6与AB类输出级120的NMOS 晶体管M8的宽长比来调整过驱动因子K_od。

综合上述，本揭露可透过组合控制开关控制信号SEL[0]、SEL[1]、SEL[2] 以及调整PMOS晶体管M7、T1、T3、T5与NMOS晶体管M8、T2、T4、T6 的宽长比来调整过驱动因子K_od，从而调整输出缓冲器100的输出端OUT的输出信号的电流的增加量。

值得一提的是，图1所示的过驱动输出级的数量为三(130、140、150)，但此仅为例示，本实用新型不限于此。设计人员可依实际需求改变过驱动输出级的数量为一个、两个、四个或更多。

根据上述，本揭露提出一种电流型过驱动技术，通过过驱动电流来过驱动源极驱动器，提高驱动显示面板的电流，加快像素响应。相较于已知的电压型过驱动技术须使用电阻分压的方式来实现，因此需要的晶片面积较大，相对而言，本揭露不需要使用电阻分压的方式来实现，因此需要的晶片面积更小。再者，电压型过驱动技术需要消耗系统运算资源来计算参考电压值，相对而言，本揭露不需要计算参考电压值，因此不需要消耗系统运算资源。最后，电压型过驱动技术的过驱动因子调整不易，相对而言，本揭露的过驱动因子容易调整，并且，过驱动过驱动电流的加载时间也可调。

虽然本实用新型已以实施方式揭露如上，然其并非用以限定本实用新型，任何熟悉此技艺者，在不脱离本实用新型的精神和范围内，当可作各种的更动与润饰，因此本实用新型的保护范围当视所附的权利要求书所界定的范围为准。

Claims (10)

1.一种显示面板的源极驱动器的输出缓冲器，其特征在于，包括：

一输入级，具有一第一连接端与一第二连接端分别用以提供一第一控制信号与一第二控制信号；

一AB类输出级，耦接至该输入级，其中该AB类输出级用以接收该第一控制信号与该第二控制信号，其中该AB类输出级用以根据该第一控制信号与该第二控制信号来生成一输出信号，其中该AB类输出级耦接至该显示面板的该源极驱动器的该输出缓冲器的一输出端，其中该AB类输出级用以提供该输出信号给该显示面板的该源极驱动器的该输出缓冲器的该输出端；及

一第一过驱动输出级，选择性地耦接至该输入级；

其中于该第一过驱动输出级耦接至该输入级的期间，该输出信号的电流增加以过驱动该源极驱动器。

2.根据权利要求1所述的输出缓冲器，其特征在于，其中该第一过驱动输出级是根据该显示面板的一时序控制器所提供的一第一开关控制信号来选择性地耦接至该输入级。

3.根据权利要求1所述的输出缓冲器，其特征在于，其中该AB类输出级包括：

一第一晶体管，具有耦接至该第一连接端的一栅极、耦接至一第一电压源的一源极以及耦接至该输出端的一漏极；及

一第二晶体管，具有耦接至该第二连接端的一栅极、耦接至一第二电压源的一源极以及耦接至该输出端的一漏极；

其中该第一晶体管与该第二晶体管设置为推挽式结构。

4.根据权利要求3所述的输出缓冲器，其特征在于，其中该第一过驱动输出级包括：

一第三晶体管，具有选择性地耦接至该第一连接端的一栅极、耦接至该第一电压源的一源极以及耦接至该输出端的一漏极；及

一第四晶体管，具有选择性地耦接至该第二连接端的一栅极、耦接至该第二电压源的一源极以及耦接至该输出端的一漏极；

其中该第三晶体管与该第四晶体管设置为推挽式结构。

5.根据权利要求4所述的输出缓冲器，其特征在于，其中通过调整该第三晶体管与该第四晶体管的宽长比来调整该输出信号的电流的增加量。

6.根据权利要求3所述的输出缓冲器，其特征在于，还包括：

一第二过驱动输出级，选择性地耦接至该输入级；

其中于该第二过驱动输出级耦接至该输入级的期间，该输出信号的电流增加以过驱动该源极驱动器。

7.根据权利要求6所述的输出缓冲器，其特征在于，其中该第二过驱动输出级是根据该显示面板的一时序控制器所提供的一第二开关控制信号来选择性地耦接至该输入级。

8.根据权利要求6所述的输出缓冲器，其特征在于，其中该第二过驱动输出级包括：

一第五晶体管，具有选择性地耦接至该第一连接端的一栅极、耦接至该第一电压源的一源极以及耦接至该输出端的一漏极；及

一第六晶体管，具有选择性地耦接至该第二连接端的一栅极、耦接至该第二电压源的一源极以及耦接至该输出端的一漏极；

其中该第五晶体管与该第六晶体管设置为推挽式结构。

9.根据权利要求8所述的输出缓冲器，其特征在于，其中通过调整该第五晶体管与该第六晶体管的宽长比来调整该输出信号的电流的增加量。

10.根据权利要求1所述的输出缓冲器，其特征在于，其中该第一过驱动输出级耦接至该输入级的期间短于该显示面板的多个像素的响应时间。

Images