JPH09107245A - 単一出力二供給ｄ級アンプ - Google Patents
単一出力二供給ｄ級アンプInfo
- Publication number
- JPH09107245A JPH09107245A JP8183817A JP18381796A JPH09107245A JP H09107245 A JPH09107245 A JP H09107245A JP 8183817 A JP8183817 A JP 8183817A JP 18381796 A JP18381796 A JP 18381796A JP H09107245 A JPH09107245 A JP H09107245A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- amplifier
- terminal
- output
- class
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/282—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator astable
- H03K3/2821—Emitters connected to one another by using a capacitor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
Abstract
(57)【要約】
【課題】 単一出力二供給Ｄ級アンプにおいてノイズの
再生を排除する。 【解決手段】 Ｄ級アンプ７０は、ノード１５，１９で
信号出力を定義し、２つの状態出力信号をパワーステー
ジ３に供給する無安定マルチバイブレータステージ２に
より実現される。アンプの出力３５は、第１および第２
の値の間でスイッチされる出力電圧を提供する。出力電
圧は、デューティサイクルがマルチバイブレータの入力
信号により変化する。アンプはアース線１３に関して対
称で、供給ノイズの影響を受ける第１および第２の供給
線に接続され、また、マルチバイブレータのバイアス電
流を生成し、各半サイクルでスイッチ可能な電流を供給
するための電流源７１を有する。各半サイクルにおける
電流の値はアンプの出力電圧の絶対値に比例し、アンプ
のデューティサイクルを供給ノイズに関連した仕方で変
化させるようにしており、その結果、平均出力電圧値は
ゼロである。
再生を排除する。 【解決手段】 Ｄ級アンプ７０は、ノード１５，１９で
信号出力を定義し、２つの状態出力信号をパワーステー
ジ３に供給する無安定マルチバイブレータステージ２に
より実現される。アンプの出力３５は、第１および第２
の値の間でスイッチされる出力電圧を提供する。出力電
圧は、デューティサイクルがマルチバイブレータの入力
信号により変化する。アンプはアース線１３に関して対
称で、供給ノイズの影響を受ける第１および第２の供給
線に接続され、また、マルチバイブレータのバイアス電
流を生成し、各半サイクルでスイッチ可能な電流を供給
するための電流源７１を有する。各半サイクルにおける
電流の値はアンプの出力電圧の絶対値に比例し、アンプ
のデューティサイクルを供給ノイズに関連した仕方で変
化させるようにしており、その結果、平均出力電圧値は
ゼロである。
Description
【０００１】
【発明の属する技術分野】本発明は、単一出力二供給
（single-output dual-supply ）Ｄ級アンプに関する。
（single-output dual-supply ）Ｄ級アンプに関する。
【０００２】
【従来の技術】公知のように（H. R. Camenzind の文
献、“Modulated Pulse Audio Power Amplifiers for I
ntegrated Circuits”，IEEE Transactions on Audio a
nd Electroacoustics ，Vol ．XV-14 ，N ．3 ，Septem
ber 1966を参照）、Ｄ級アンプは２つの状態あるいはパ
ルス幅変調タイプであり、その出力電圧は、２つの基準
電圧間（二供給タイプの場合は、２つの供給電圧間）で
変化する、レベルからレベルへ移る矩形波であり、デュ
ーティサイクルは入力信号に応じて変化する。
献、“Modulated Pulse Audio Power Amplifiers for I
ntegrated Circuits”，IEEE Transactions on Audio a
nd Electroacoustics ，Vol ．XV-14 ，N ．3 ，Septem
ber 1966を参照）、Ｄ級アンプは２つの状態あるいはパ
ルス幅変調タイプであり、その出力電圧は、２つの基準
電圧間（二供給タイプの場合は、２つの供給電圧間）で
変化する、レベルからレベルへ移る矩形波であり、デュ
ーティサイクルは入力信号に応じて変化する。
【０００３】特に、上記文献の図６および図７にも示さ
れているが、Ｄ級アンプは図１のように、出力がパワー
ステージに接続された無安定マルチバイブレータステー
ジによって実現できる。図１において、Ｄ級アンプは全
体的に参照番号１によって示されており、無安定マルチ
バイブレータステージは参照番号２によって、そしてパ
ワーステージは参照番号３によって示されている。
れているが、Ｄ級アンプは図１のように、出力がパワー
ステージに接続された無安定マルチバイブレータステー
ジによって実現できる。図１において、Ｄ級アンプは全
体的に参照番号１によって示されており、無安定マルチ
バイブレータステージは参照番号２によって、そしてパ
ワーステージは参照番号３によって示されている。
【０００４】図１の無安定マルチバイブレータステージ
２は、エミッタ端子が接続されて共通のノード４を形成
している１対の入力トランジスタ５，６、この場合は、
２つのバイポーラＮＰＮトランジスタを有している。電
流Ｉの電流源７がノード４とアース線（基準電位線）１
３との間に設けられている。トランジスタ５，６のベー
ス端子はアンプ１の入力端子８，９を形成し、それら端
子間に入力電圧Ｖinが供給されている。トランジスタ
５，６のコレクタ端子はノード１０，１１を定義し、そ
れらの端子間にコンデンサ１２が設けられている。ノー
ド１０はＮＰＮトランジスタ１４のエミッタ端子に接続
されている。トランジスタ１４のコレクタ端子はノード
１５に接続されており、またそのベース端子はノード１
６に接続されている。ノード１１はＮＰＮトランジスタ
１８のエミッタ端子に接続されている。トランジスタ１
８のコレクタ端子はノード１９に接続されており、また
そのベース端子はノード２０に接続されている。また、
バイアス電流源２１，２２がそれぞれノード１６，２０
とアース線１３との間に設けられている。
２は、エミッタ端子が接続されて共通のノード４を形成
している１対の入力トランジスタ５，６、この場合は、
２つのバイポーラＮＰＮトランジスタを有している。電
流Ｉの電流源７がノード４とアース線（基準電位線）１
３との間に設けられている。トランジスタ５，６のベー
ス端子はアンプ１の入力端子８，９を形成し、それら端
子間に入力電圧Ｖinが供給されている。トランジスタ
５，６のコレクタ端子はノード１０，１１を定義し、そ
れらの端子間にコンデンサ１２が設けられている。ノー
ド１０はＮＰＮトランジスタ１４のエミッタ端子に接続
されている。トランジスタ１４のコレクタ端子はノード
１５に接続されており、またそのベース端子はノード１
６に接続されている。ノード１１はＮＰＮトランジスタ
１８のエミッタ端子に接続されている。トランジスタ１
８のコレクタ端子はノード１９に接続されており、また
そのベース端子はノード２０に接続されている。また、
バイアス電流源２１，２２がそれぞれノード１６，２０
とアース線１３との間に設けられている。
【０００５】ノード１５は、互いに並列に接続された抵
抗２５とダイオード２６とを介して、電圧Ｖccのプラス
の供給線２４へ接続されている。同様に、ノード１９
は、互いに並列に接続された抵抗２７とダイオード２８
とを介して、プラスの供給線２４へ接続されている。Ｎ
ＰＮトランジスタ３１は供給線２４へ接続されたコレク
タ端子と、ノード１５に接続されたベース端子と、ノー
ド２０に接続されたエミッタ端子とを有している。同様
のＮＰＮトランジスタ３２は供給線２４へ接続されたコ
レクタ端子と、ノード１９に接続されたベース端子と、
ノード１６に接続されたエミッタ端子とを有している。
抗２５とダイオード２６とを介して、電圧Ｖccのプラス
の供給線２４へ接続されている。同様に、ノード１９
は、互いに並列に接続された抵抗２７とダイオード２８
とを介して、プラスの供給線２４へ接続されている。Ｎ
ＰＮトランジスタ３１は供給線２４へ接続されたコレク
タ端子と、ノード１５に接続されたベース端子と、ノー
ド２０に接続されたエミッタ端子とを有している。同様
のＮＰＮトランジスタ３２は供給線２４へ接続されたコ
レクタ端子と、ノード１９に接続されたベース端子と、
ノード１６に接続されたエミッタ端子とを有している。
【０００６】ノード１５および１９はマルチバイブレー
タステージ２の差動出力を形成し、それぞれパワーステ
ージの入力３３，３４に接続されており、パワーステー
ジには出力ノード３５が設けられている。図示された例
では、パワーステージ３は二供給タイプであり、従っ
て、２つの対称的な供給電圧＋Ｖccおよび−Ｖccを供給
する１対の入力ノード３６，３７を有している。
タステージ２の差動出力を形成し、それぞれパワーステ
ージの入力３３，３４に接続されており、パワーステー
ジには出力ノード３５が設けられている。図示された例
では、パワーステージ３は二供給タイプであり、従っ
て、２つの対称的な供給電圧＋Ｖccおよび−Ｖccを供給
する１対の入力ノード３６，３７を有している。
【０００７】入力信号Ｖinをゼロにすることによって、
図１の回路は次のように動作する。トランジスタ１８が
オンでトランジスタ１４がオフの場合、電流源７により
供給されるバイアス電流は、トランジスタ１８と抵抗２
７を流れ、従ってダイオード２８を直接バイアスし、オ
ンとする。ノード１９における電圧はＶcc−ＶBEに等し
く（ここで、ＶBEはオンとされたＮＰＮトランジスタの
ベースとエミッタ間の電圧降下であり、ダイオード両端
の電圧降下に等しく、およそ0.７Ｖである）、また、ノ
ード１６における電圧はＶcc−２ＶBEに等しい。トラン
ジスタ１４がオフであるため、トランジスタ３１のベー
ス電流を無視すると、ノード１５における電圧はＶcc
に、ノード２０における電圧はＶcc−ＶBEに、ノード１
１における電圧はＶcc−２ＶBEに等しい。入力電圧Ｖin
がゼロであるため、トランジスタ１８を流れる電流（電
流源７の電流Ｉに等しい）は、トランジスタ６とコンデ
ンサ１２とに等分され、コンデンサ１２を充電し、ノー
ド１０における電圧をノード１１における電圧に比べて
徐々に減少させる。ノード１０における電圧がＶcc−３
ＶBEに等しいとき、トランジスタ１４のベースとエミッ
タ間の電圧はＶBEに等しく、トランジスタ１４がオンに
される。次いで、トランジスタ１４のコレクタ電流が抵
抗２５を介してダイオード２６両端に電圧降下を引き起
こし、それをオンとする。従って、ノード１５における
電圧はＶcc−ＶBEとされ、ノード２０における電圧はＶ
cc−２ＶBEとされる。トランジスタ１８はオフとされる
（ベースとエミッタ間の電圧降下はゼロ）。ダイオード
２８はオフとされる。ノード１９における電圧はＶcc
に、ノード１６における電圧はＶcc−ＶBEに、ノード１
０における電圧はＶcc−２ＶBEに等しい。電流源７によ
り生成されるバイアス電流Ｉは、今度は、トランジスタ
１４から流れ、コンデンサ１２とトランジスタ５とに等
分される。詳細に説明すれば、コンデンサ１２を流れる
電流は以前とは逆の方向に流れ、コンデンサを放電し、
その電圧Ｖc はＶBEから−ＶBEへ直線的に降下する。電
圧Ｖc が−ＶBEに達し、従ってノード１１における電圧
がＶcc−３ＶBEに等しくなるとすぐに、トランジスタ１
８は再びオンとされてノード１９をＶcc−ＶBEへスイッ
チし、そしてマルチバイブレータステージ２を上記の初
期状態へスイッチする。
図１の回路は次のように動作する。トランジスタ１８が
オンでトランジスタ１４がオフの場合、電流源７により
供給されるバイアス電流は、トランジスタ１８と抵抗２
７を流れ、従ってダイオード２８を直接バイアスし、オ
ンとする。ノード１９における電圧はＶcc−ＶBEに等し
く（ここで、ＶBEはオンとされたＮＰＮトランジスタの
ベースとエミッタ間の電圧降下であり、ダイオード両端
の電圧降下に等しく、およそ0.７Ｖである）、また、ノ
ード１６における電圧はＶcc−２ＶBEに等しい。トラン
ジスタ１４がオフであるため、トランジスタ３１のベー
ス電流を無視すると、ノード１５における電圧はＶcc
に、ノード２０における電圧はＶcc−ＶBEに、ノード１
１における電圧はＶcc−２ＶBEに等しい。入力電圧Ｖin
がゼロであるため、トランジスタ１８を流れる電流（電
流源７の電流Ｉに等しい）は、トランジスタ６とコンデ
ンサ１２とに等分され、コンデンサ１２を充電し、ノー
ド１０における電圧をノード１１における電圧に比べて
徐々に減少させる。ノード１０における電圧がＶcc−３
ＶBEに等しいとき、トランジスタ１４のベースとエミッ
タ間の電圧はＶBEに等しく、トランジスタ１４がオンに
される。次いで、トランジスタ１４のコレクタ電流が抵
抗２５を介してダイオード２６両端に電圧降下を引き起
こし、それをオンとする。従って、ノード１５における
電圧はＶcc−ＶBEとされ、ノード２０における電圧はＶ
cc−２ＶBEとされる。トランジスタ１８はオフとされる
（ベースとエミッタ間の電圧降下はゼロ）。ダイオード
２８はオフとされる。ノード１９における電圧はＶcc
に、ノード１６における電圧はＶcc−ＶBEに、ノード１
０における電圧はＶcc−２ＶBEに等しい。電流源７によ
り生成されるバイアス電流Ｉは、今度は、トランジスタ
１４から流れ、コンデンサ１２とトランジスタ５とに等
分される。詳細に説明すれば、コンデンサ１２を流れる
電流は以前とは逆の方向に流れ、コンデンサを放電し、
その電圧Ｖc はＶBEから−ＶBEへ直線的に降下する。電
圧Ｖc が−ＶBEに達し、従ってノード１１における電圧
がＶcc−３ＶBEに等しくなるとすぐに、トランジスタ１
８は再びオンとされてノード１９をＶcc−ＶBEへスイッ
チし、そしてマルチバイブレータステージ２を上記の初
期状態へスイッチする。
【０００８】従って、出力ノード１５および１９におい
て、マルチバイブレータステージ２は２つの値すなわち
ＶccとＶcc−ＶBEとの間で変化する反対位相の電圧を提
供し、それらはパワーステージ３へ供給される。パワー
ステージの１つの実施形態が図２に示されているが、そ
れは限定を意図したものではない。
て、マルチバイブレータステージ２は２つの値すなわち
ＶccとＶcc−ＶBEとの間で変化する反対位相の電圧を提
供し、それらはパワーステージ３へ供給される。パワー
ステージの１つの実施形態が図２に示されているが、そ
れは限定を意図したものではない。
【０００９】図２のパワーステージ３は、１対のＰチャ
ンネル型ＭＯＳ入力トランジスタ４０，４１を有してお
り、それらのゲート端子はそれぞれノード３３，３４へ
接続されている。トランジスタ４０，４１は差動構造に
接続されており、ソース端子は両方とも電流源４２に接
続され、ドレイン端子はそれぞれＮチャンネル型ＭＯＳ
トランジスタ４３，４４のドレイン端子に接続されてい
る。トランジスタ４３，４４はダイオード接続され（ド
レイン端子とゲート端子の短絡）、ソース端子はマイナ
スの供給電圧−Ｖccを提供する線４５に接続され、入力
端子３７へ接続されている。トランジスタ４３，４４は
それぞれトランジスタ４７，４８および４９，５０と共
にカレントミラー回路を形成し、それらのトランジスタ
はすべてＮチャンネル型ＭＯＳトランジスタでソース端
子が線４５に接続されている。トランジスタ４７のドレ
イン端子はノード５１を形成しており、そのノードはＮ
ＰＮトランジスタ５２のエミッタ端子へ、Ｐチャンネル
型トランジスタ５３のドレイン端子へ、インバータ５４
の入力へ接続されている。トランジスタ５２のコレクタ
端子は線５５へ接続されており、ベース端子はパワース
テージ３の出力３５へ、ブートストラップコンデンサ５
６の第１端子へ接続されている。コンデンサ５６の第２
端子は線５５へ接続されている。トランジスタ５３は、
ダイオード接続Ｐチャンネル型トランジスタ５７と共に
カレントミラー回路を形成している。トランジスタ５７
のソース端子は線５５へ接続され、ドレイン端子はトラ
ンジスタ５０のドレイン端子へ接続されている。
ンネル型ＭＯＳ入力トランジスタ４０，４１を有してお
り、それらのゲート端子はそれぞれノード３３，３４へ
接続されている。トランジスタ４０，４１は差動構造に
接続されており、ソース端子は両方とも電流源４２に接
続され、ドレイン端子はそれぞれＮチャンネル型ＭＯＳ
トランジスタ４３，４４のドレイン端子に接続されてい
る。トランジスタ４３，４４はダイオード接続され（ド
レイン端子とゲート端子の短絡）、ソース端子はマイナ
スの供給電圧−Ｖccを提供する線４５に接続され、入力
端子３７へ接続されている。トランジスタ４３，４４は
それぞれトランジスタ４７，４８および４９，５０と共
にカレントミラー回路を形成し、それらのトランジスタ
はすべてＮチャンネル型ＭＯＳトランジスタでソース端
子が線４５に接続されている。トランジスタ４７のドレ
イン端子はノード５１を形成しており、そのノードはＮ
ＰＮトランジスタ５２のエミッタ端子へ、Ｐチャンネル
型トランジスタ５３のドレイン端子へ、インバータ５４
の入力へ接続されている。トランジスタ５２のコレクタ
端子は線５５へ接続されており、ベース端子はパワース
テージ３の出力３５へ、ブートストラップコンデンサ５
６の第１端子へ接続されている。コンデンサ５６の第２
端子は線５５へ接続されている。トランジスタ５３は、
ダイオード接続Ｐチャンネル型トランジスタ５７と共に
カレントミラー回路を形成している。トランジスタ５７
のソース端子は線５５へ接続され、ドレイン端子はトラ
ンジスタ５０のドレイン端子へ接続されている。
【００１０】トランジスタ４８のドレイン端子はダイオ
ード接続Ｐチャンネル型トランジスタ５９のドレイン端
子へ接続されている。トランジスタ５９は、そのソース
端子がノード６０へ接続されており、Ｐチャンネル型ト
ランジスタ６１と共にカレントミラー回路を形成してい
る。トランジスタ６１のソース端子はノード６０へ接続
され、ドレイン端子はトランジスタ４９のドレイン端子
へ、インバータ６２の１つの入力へ接続されている。
ード接続Ｐチャンネル型トランジスタ５９のドレイン端
子へ接続されている。トランジスタ５９は、そのソース
端子がノード６０へ接続されており、Ｐチャンネル型ト
ランジスタ６１と共にカレントミラー回路を形成してい
る。トランジスタ６１のソース端子はノード６０へ接続
され、ドレイン端子はトランジスタ４９のドレイン端子
へ、インバータ６２の１つの入力へ接続されている。
【００１１】インバータ５４は２つのバイアス入力を有
しており、それぞれ線５５およびトランジスタ５２のベ
ース端子に接続されている。インバータ５４の出力はＮ
チャンネル型パワーＭＯＳトランジスタ６４のゲート端
子に接続されており、トランジスタ６４は高電圧側出力
トランジスタを形成している。インバータ６２は２つの
バイアス入力を有しており、それぞれノード６０および
線４５に接続されている。インバータ６２の出力はＮチ
ャンネル型パワーＭＯＳトランジスタ６５のゲート端子
に接続されており、トランジスタ６５は低電圧側出力ト
ランジスタを形成している。トランジスタ６４のソース
端子とトランジスタ６５のドレイン端子との間の中間ノ
ードはパワーステージの出力３５を形成している。トラ
ンジスタ６５のソース端子は線４５に接続されている。
トランジスタ６４のドレイン端子は供給電圧Ｖccに接続
されている。
しており、それぞれ線５５およびトランジスタ５２のベ
ース端子に接続されている。インバータ５４の出力はＮ
チャンネル型パワーＭＯＳトランジスタ６４のゲート端
子に接続されており、トランジスタ６４は高電圧側出力
トランジスタを形成している。インバータ６２は２つの
バイアス入力を有しており、それぞれノード６０および
線４５に接続されている。インバータ６２の出力はＮチ
ャンネル型パワーＭＯＳトランジスタ６５のゲート端子
に接続されており、トランジスタ６５は低電圧側出力ト
ランジスタを形成している。トランジスタ６４のソース
端子とトランジスタ６５のドレイン端子との間の中間ノ
ードはパワーステージの出力３５を形成している。トラ
ンジスタ６５のソース端子は線４５に接続されている。
トランジスタ６４のドレイン端子は供給電圧Ｖccに接続
されている。
【００１２】この回路はまた、線４５とノード６０との
間の調整電圧源６８と、陽極がノード６０に陰極が線５
５に接続されたダイオード６９とを有している。
間の調整電圧源６８と、陽極がノード６０に陰極が線５
５に接続されたダイオード６９とを有している。
【００１３】トランジスタ４０，４１は差動ステージを
形成しており、従って交互にオンとされる。詳細に説明
すれば、入力３３における電圧がＶcc−ＶBEであり、ノ
ード３４における電圧がＶccである場合、トランジスタ
４０はオンでトランジスタ４１はオフである。この場
合、トランジスタ４０はオンのトランジスタ４３，４
７，４８により形成されるカレントミラー回路を駆動
し、ノード５１は低電圧とされ、インバータ５４の出力
はハイであり、従ってトランジスタ６４はオンで、出力
電圧Ｖo はハイ（ほぼＶcc）である。トランジスタ４８
を介して、トランジスタ５９および６１が駆動され、イ
ンバータ６２の入力に高電圧が供給される。従ってイン
バータ６２の出力はロウであり、トランジスタ６５はオ
フである。
形成しており、従って交互にオンとされる。詳細に説明
すれば、入力３３における電圧がＶcc−ＶBEであり、ノ
ード３４における電圧がＶccである場合、トランジスタ
４０はオンでトランジスタ４１はオフである。この場
合、トランジスタ４０はオンのトランジスタ４３，４
７，４８により形成されるカレントミラー回路を駆動
し、ノード５１は低電圧とされ、インバータ５４の出力
はハイであり、従ってトランジスタ６４はオンで、出力
電圧Ｖo はハイ（ほぼＶcc）である。トランジスタ４８
を介して、トランジスタ５９および６１が駆動され、イ
ンバータ６２の入力に高電圧が供給される。従ってイン
バータ６２の出力はロウであり、トランジスタ６５はオ
フである。
【００１４】反対に、入力３３が電圧Ｖccを提供し、入
力３４が電圧Ｖcc−ＶBEを提供する場合、トランジスタ
４０はオフでトランジスタ４１はオンである。従ってト
ランジスタ４４，４９，５０はオンである。インバータ
６２の入力はロウであり、その出力はハイであり、トラ
ンジスタ６５はオンで、出力３５を−Ｖccとする。トラ
ンジスタ５０はトランジスタ５３，５７により形成され
るカレントミラー回路を駆動し、従ってトランジスタ５
３，５７はオンでノード５１を線５５上の高電圧とす
る。従ってトランジスタ６４はオフである。
力３４が電圧Ｖcc−ＶBEを提供する場合、トランジスタ
４０はオフでトランジスタ４１はオンである。従ってト
ランジスタ４４，４９，５０はオンである。インバータ
６２の入力はロウであり、その出力はハイであり、トラ
ンジスタ６５はオンで、出力３５を−Ｖccとする。トラ
ンジスタ５０はトランジスタ５３，５７により形成され
るカレントミラー回路を駆動し、従ってトランジスタ５
３，５７はオンでノード５１を線５５上の高電圧とす
る。従ってトランジスタ６４はオフである。
【００１５】図２の回路において、ダイオード６９およ
びブートストラップコンデンサ５６は、出力ノード３５
がロウでトランジスタ６４がオフのとき、コンデンサ５
６を調整電圧源６８により生成される調整電圧ＶREG へ
公知の仕方で充電するように設けられている。また、確
実にトランジスタ６４を正確にオンとし出力３５を電圧
Ｖccにラッチさせるために、トランジスタ６４のゲート
端子が供給電圧Ｖccより高い電圧に駆動されなければな
らないとき、確実に高電圧側トランジスタ６４を正確に
反対位相にバイアスする。
びブートストラップコンデンサ５６は、出力ノード３５
がロウでトランジスタ６４がオフのとき、コンデンサ５
６を調整電圧源６８により生成される調整電圧ＶREG へ
公知の仕方で充電するように設けられている。また、確
実にトランジスタ６４を正確にオンとし出力３５を電圧
Ｖccにラッチさせるために、トランジスタ６４のゲート
端子が供給電圧Ｖccより高い電圧に駆動されなければな
らないとき、確実に高電圧側トランジスタ６４を正確に
反対位相にバイアスする。
【００１６】従って、図１の回路に図２の回路を加える
と、図３のグラフに示された電圧を得ることができる。
図３は、電圧Ｖc （長い破線）および出力電圧Ｖo （実
線）の時間に対する関係を示したものである。この場
合、平均出力電圧はゼロである。
と、図３のグラフに示された電圧を得ることができる。
図３は、電圧Ｖc （長い破線）および出力電圧Ｖo （実
線）の時間に対する関係を示したものである。この場
合、平均出力電圧はゼロである。
【００１７】
【発明が解決しようとする課題】ところが、前記のよう
なタイプのＤ級アンプは線形アンプよりフィードバック
率が低いので、供給ノイズ排除比（すなわち、出力電圧
と供給電圧のノイズとの対数比）が低い。すなわち、供
給におけるどのようなノイズも出力における対応するノ
イズとして再生される欠点がある。この問題は単一出力
アンプの場合、ブリッジアンプの場合よりも重大であ
る。というのはブリッジアンプの場合、供給ノイズは同
相分ノイズとして排除することができるからである。
なタイプのＤ級アンプは線形アンプよりフィードバック
率が低いので、供給ノイズ排除比（すなわち、出力電圧
と供給電圧のノイズとの対数比）が低い。すなわち、供
給におけるどのようなノイズも出力における対応するノ
イズとして再生される欠点がある。この問題は単一出力
アンプの場合、ブリッジアンプの場合よりも重大であ
る。というのはブリッジアンプの場合、供給ノイズは同
相分ノイズとして排除することができるからである。
【００１８】フィードバックによって十分に供給ノイズ
を排除することができないので、他のタイプの補償、例
えばフィードフォワードタイプの補償に頼らなければな
らない。しかし、このタイプの補償は当該のタイプの二
供給アンプの場合には、両方の供給ノイズの排除を必要
とするので複雑である。
を排除することができないので、他のタイプの補償、例
えばフィードフォワードタイプの補償に頼らなければな
らない。しかし、このタイプの補償は当該のタイプの二
供給アンプの場合には、両方の供給ノイズの排除を必要
とするので複雑である。
【００１９】例えば、非対称的な供給Ｖcc＋ΔＶcc、−
Ｖccがある場合、すなわち高供給電圧にノイズがある場
合、アンプの出力電圧Ｖo とその平均値に変動を生じさ
せる。図３を参照すると、そのような非対称的な供給は
破線で示された出力電圧Ｖo'を引き起こし、その場合、
平均値はＶo,AVE ＝Ｖcc／２となり、ノイズは−６ｄＢ
しか排除されない。
Ｖccがある場合、すなわち高供給電圧にノイズがある場
合、アンプの出力電圧Ｖo とその平均値に変動を生じさ
せる。図３を参照すると、そのような非対称的な供給は
破線で示された出力電圧Ｖo'を引き起こし、その場合、
平均値はＶo,AVE ＝Ｖcc／２となり、ノイズは−６ｄＢ
しか排除されない。
【００２０】そこで、本発明の目的は、上記のタイプの
Ｄ級アンプで、前記問題点を克服するように設計したも
のを提供することにある。
Ｄ級アンプで、前記問題点を克服するように設計したも
のを提供することにある。
【００２１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００２２】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。
【００２３】すなわち、本発明によれば、単一出力二供
給（single-output dual-supply ）Ｄ級アンプであっ
て、入力信号（Ｖin）が供給される少なくとも１つの信
号入力と、２つの状態出力信号を供給する信号出力とを
定義する無安定マルチバイブレータステージを有し、前
記信号出力は前記アンプの電力出力を定義するパワース
テージに接続されており、該パワーステージは、前記入
力信号に関連した値のデューティサイクルを定義する第
１および第２の値の間でスイッチされる出力電圧（Ｖo
）を生成するものであり、前記アンプは、基準電位線
に関して対称で、供給ノイズの影響を受ける供給電圧の
第１および第２の供給線に接続されており、前記供給ノ
イズと関連した仕方で前記デューティサイクルを変化さ
せるための手段を有することを特徴とする単一出力二供
給Ｄ級アンプが提供される。
給（single-output dual-supply ）Ｄ級アンプであっ
て、入力信号（Ｖin）が供給される少なくとも１つの信
号入力と、２つの状態出力信号を供給する信号出力とを
定義する無安定マルチバイブレータステージを有し、前
記信号出力は前記アンプの電力出力を定義するパワース
テージに接続されており、該パワーステージは、前記入
力信号に関連した値のデューティサイクルを定義する第
１および第２の値の間でスイッチされる出力電圧（Ｖo
）を生成するものであり、前記アンプは、基準電位線
に関して対称で、供給ノイズの影響を受ける供給電圧の
第１および第２の供給線に接続されており、前記供給ノ
イズと関連した仕方で前記デューティサイクルを変化さ
せるための手段を有することを特徴とする単一出力二供
給Ｄ級アンプが提供される。
【００２４】
【発明の実施の形態】以下、本発明の好適な、しかし限
定を意図したものではない実施形態を、例示として添付
図面を参照しながら説明する。
定を意図したものではない実施形態を、例示として添付
図面を参照しながら説明する。
【００２５】図４の参照番号７０は、図１と同じ基本構
造を呈するＤ級アンプを示し、両方の図に共通の部品は
更に説明せず同じ参照番号を用いて示す。
造を呈するＤ級アンプを示し、両方の図に共通の部品は
更に説明せず同じ参照番号を用いて示す。
【００２６】本発明の１つの特徴によれば、トランジス
タ５，６のエミッタとアース線１３との間のバイアス電
流源７１は可変であり、アンプ７０の出力電圧Ｖo の絶
対値に関係する値の出力電流を供給し、そのデューティ
サイクルを変化させる。詳細に説明すれば、２つの供給
線の１つの線上のノイズにより生成されるものと反対の
変化を平均出力電圧値に生じさせるようにデューティサ
イクルが修正されるので、電流源７１はアンプ７０の出
力端子３５に接続された制御入力７２を有している。
タ５，６のエミッタとアース線１３との間のバイアス電
流源７１は可変であり、アンプ７０の出力電圧Ｖo の絶
対値に関係する値の出力電流を供給し、そのデューティ
サイクルを変化させる。詳細に説明すれば、２つの供給
線の１つの線上のノイズにより生成されるものと反対の
変化を平均出力電圧値に生じさせるようにデューティサ
イクルが修正されるので、電流源７１はアンプ７０の出
力端子３５に接続された制御入力７２を有している。
【００２７】図４の回路により得ることのできる電圧は
図５のグラフに示されており、ここでは非対称的な供給
＋Ｖcc＋ΔＶ，−Ｖccを用い、出力電圧Ｖo はこれら２
つの値の間でスイッチされるものとする。電流源７１
は、出力Ｖo がハイのとき、出力電流Ａ（Ｖcc＋ΔＶ）
を供給し、出力Ｖo がロウ（−Ｖcc）のとき、電流ＡＶ
ccを供給する。ここでＡは比例定数である。
図５のグラフに示されており、ここでは非対称的な供給
＋Ｖcc＋ΔＶ，−Ｖccを用い、出力電圧Ｖo はこれら２
つの値の間でスイッチされるものとする。電流源７１
は、出力Ｖo がハイのとき、出力電流Ａ（Ｖcc＋ΔＶ）
を供給し、出力Ｖo がロウ（−Ｖcc）のとき、電流ＡＶ
ccを供給する。ここでＡは比例定数である。
【００２８】この異なる値のバイアス電流が２つの半サ
イクルにおいて用いられると、コンデンサ１２には各半
サイクルにおいて異なる電流が供給され、異なる充電速
度と放電速度を示すので、図５の三角波が与えられる。
その三角波の前縁（高い方の電流に対応）は後縁（低い
方の電流に対応）より傾斜が急である。従って、回路の
デューティサイクルは変化し、出力電圧Ｖo は長さの異
なる半サイクルを呈する。詳細に説明すれば、Ｖo が高
いときには短い半サイクルＴ1 、Ｖo が高いときには長
い半サイクルＴ2 となる。
イクルにおいて用いられると、コンデンサ１２には各半
サイクルにおいて異なる電流が供給され、異なる充電速
度と放電速度を示すので、図５の三角波が与えられる。
その三角波の前縁（高い方の電流に対応）は後縁（低い
方の電流に対応）より傾斜が急である。従って、回路の
デューティサイクルは変化し、出力電圧Ｖo は長さの異
なる半サイクルを呈する。詳細に説明すれば、Ｖo が高
いときには短い半サイクルＴ1 、Ｖo が高いときには長
い半サイクルＴ2 となる。
【００２９】従って、出力電圧Ｖo の平均値はゼロであ
る。実際、各半サイクルはコンデンサが充電あるいは放
電される時間により決定され、その電圧は２ＶBEだけ変
化するので： Ｔ1 ＝ ２ＶBEＣ／〔Ａ（Ｖcc＋ΔＶ）〕 （１） Ｔ2 ＝ ２ＶBEＣ／（ＡＶcc） （２） ここでＣはコンデンサ１２の静電容量である。
る。実際、各半サイクルはコンデンサが充電あるいは放
電される時間により決定され、その電圧は２ＶBEだけ変
化するので： Ｔ1 ＝ ２ＶBEＣ／〔Ａ（Ｖcc＋ΔＶ）〕 （１） Ｔ2 ＝ ２ＶBEＣ／（ＡＶcc） （２） ここでＣはコンデンサ１２の静電容量である。
【００３０】出力電圧Ｖo の平均値Ｖo,AVE は次に等し
い： Ｖo,AVE ＝ 〔（Ｖcc＋ΔＶ）Ｔ1 −ＶccＴ2 〕／（Ｔ1 ＋Ｔ2 ） （３） （１）および（２）を（３）に代入して： Ｖo,AVE ＝ ０ 従って、この回路は供給電圧のどんな非対称的な変化に
対しても補償されている。
い： Ｖo,AVE ＝ 〔（Ｖcc＋ΔＶ）Ｔ1 −ＶccＴ2 〕／（Ｔ1 ＋Ｔ2 ） （３） （１）および（２）を（３）に代入して： Ｖo,AVE ＝ ０ 従って、この回路は供給電圧のどんな非対称的な変化に
対しても補償されている。
【００３１】可変電流源７１の１つの実施形態が図６に
示されており、以下、詳細に説明する。
示されており、以下、詳細に説明する。
【００３２】図６は、図４のノード４が示されており、
そのノード４はトランジスタ５，６のエミッタ端子に共
通のノードである。ノード４はＮチャンネル型ＭＯＳト
ランジスタ７５のドレイン端子に接続されており、その
トランジスタ７５のソース端子はノード７６に接続され
ている、そのゲート端子はダイオード接続（ドレインお
よびゲート端子が短絡された）Ｎチャンネル型ＭＯＳト
ランジスタ７７のゲート端子に接続されている。ノード
７６は抵抗７８を介してアンプ７０の出力ノード３５に
接続されており、また、Ｐチャンネル型ＭＯＳトランジ
スタ７９のソース端子に接続されている。トランジスタ
７９はそのゲート端子がもう１つのＰチャンネル型ＭＯ
Ｓトランジスタ８０のゲート端子に接続されており、そ
のドレイン端子はダイオード接続Ｎチャンネル型ＭＯＳ
トランジスタ８１のドレイン端子に接続されている。ト
ランジスタ８１のソース端子は電圧−Ｖccのマイナスの
供給線８２に接続されており、そのゲート端子はＮチャ
ンネル型ＭＯＳトランジスタ８３のゲート端子に接続さ
れて、それと共にカレントミラー回路を形成している。
トランジスタ８３のソース端子はマイナスの供給線８２
に接続されており、そのドレイン端子はノード４に接続
されている。
そのノード４はトランジスタ５，６のエミッタ端子に共
通のノードである。ノード４はＮチャンネル型ＭＯＳト
ランジスタ７５のドレイン端子に接続されており、その
トランジスタ７５のソース端子はノード７６に接続され
ている、そのゲート端子はダイオード接続（ドレインお
よびゲート端子が短絡された）Ｎチャンネル型ＭＯＳト
ランジスタ７７のゲート端子に接続されている。ノード
７６は抵抗７８を介してアンプ７０の出力ノード３５に
接続されており、また、Ｐチャンネル型ＭＯＳトランジ
スタ７９のソース端子に接続されている。トランジスタ
７９はそのゲート端子がもう１つのＰチャンネル型ＭＯ
Ｓトランジスタ８０のゲート端子に接続されており、そ
のドレイン端子はダイオード接続Ｎチャンネル型ＭＯＳ
トランジスタ８１のドレイン端子に接続されている。ト
ランジスタ８１のソース端子は電圧−Ｖccのマイナスの
供給線８２に接続されており、そのゲート端子はＮチャ
ンネル型ＭＯＳトランジスタ８３のゲート端子に接続さ
れて、それと共にカレントミラー回路を形成している。
トランジスタ８３のソース端子はマイナスの供給線８２
に接続されており、そのドレイン端子はノード４に接続
されている。
【００３３】トランジスタ７７はそのドレイン端子が、
値Ｉb のバイアス電流源８５を介して、電圧Ｖcc＋ΔＶ
のプラスの供給線８６に接続され、そのソース端子はア
ース線１３に接続されている。また、ダイオード接続ト
ランジスタ８０はそのソース端子がアース線１３に接続
され、そのドレイン端子はやはり値Ｉb の定電流源８７
を介してマイナスの供給線８２に接続されている。
値Ｉb のバイアス電流源８５を介して、電圧Ｖcc＋ΔＶ
のプラスの供給線８６に接続され、そのソース端子はア
ース線１３に接続されている。また、ダイオード接続ト
ランジスタ８０はそのソース端子がアース線１３に接続
され、そのドレイン端子はやはり値Ｉb の定電流源８７
を介してマイナスの供給線８２に接続されている。
【００３４】可変電流源７１の作用は以下の通りであ
る。トランジスタ７７および７５は実質的に同じゲート
−ソース電圧降下を示すので（回路の動作条件について
は、２つの電圧降下はわずか数百ｍＶ異なるだけであ
り、このタイプの装置の供給電圧−通常数十ボルトある
いはそれ以上−に対して無視することができる）、トラ
ンジスタ７５のソース端子（ノード７６）はトランジス
タ７７のソース端子と同じ電位（アース）と仮定するこ
とができ、抵抗７８の端子はアンプ７０の出力電圧Ｖo
に等しい電圧降下を示すと仮定することができる。
る。トランジスタ７７および７５は実質的に同じゲート
−ソース電圧降下を示すので（回路の動作条件について
は、２つの電圧降下はわずか数百ｍＶ異なるだけであ
り、このタイプの装置の供給電圧−通常数十ボルトある
いはそれ以上−に対して無視することができる）、トラ
ンジスタ７５のソース端子（ノード７６）はトランジス
タ７７のソース端子と同じ電位（アース）と仮定するこ
とができ、抵抗７８の端子はアンプ７０の出力電圧Ｖo
に等しい電圧降下を示すと仮定することができる。
【００３５】初期電圧Ｖo がＶcc＋ΔＶである場合、ノ
ード３５とノード７６との間の電圧はＶcc＋ΔＶであ
り、ノード３５からの電流Ｉ1 ＝（Ｖcc＋ΔＶ）／Ｒが
抵抗値Ｒの抵抗７８を通って流れ、また、トランジスタ
７５，７９は多かれ少なかれ差動回路として動作する。
詳細に説明すれば、出力電圧Ｖo がプラスのとき、ノー
ド７６における電圧もわずかにプラスの傾向となり、従
ってトランジスタ７９はオンであり、またトランジスタ
７５はオフである。また電流Ｉ1 はトランジスタ７９お
よび８１を通って流れ、トランジスタ８３でミラー化さ
れ、ノード４へ引き出される。従って、この位相では、
電流ＩはＩ1 に等しく、図６の回路に入る。
ード３５とノード７６との間の電圧はＶcc＋ΔＶであ
り、ノード３５からの電流Ｉ1 ＝（Ｖcc＋ΔＶ）／Ｒが
抵抗値Ｒの抵抗７８を通って流れ、また、トランジスタ
７５，７９は多かれ少なかれ差動回路として動作する。
詳細に説明すれば、出力電圧Ｖo がプラスのとき、ノー
ド７６における電圧もわずかにプラスの傾向となり、従
ってトランジスタ７９はオンであり、またトランジスタ
７５はオフである。また電流Ｉ1 はトランジスタ７９お
よび８１を通って流れ、トランジスタ８３でミラー化さ
れ、ノード４へ引き出される。従って、この位相では、
電流ＩはＩ1 に等しく、図６の回路に入る。
【００３６】電圧Ｖo が−Ｖccへスイッチすると、ノー
ド７６とノード３５との間は電圧Ｖccとなり、従ってＩ
1 と方向が反対（ノード３５に向かう方向）の電流Ｉ2
＝Ｖcc／Ｒが抵抗７８を流れる。この位相では、ノード
７６における電圧はわずかにマイナスとなる傾向が有
り、従ってトランジスタ７５はオンとなり、トランジス
タ７９はオフとなる。また、電流Ｉ2 はトランジスタ７
５を通して流れ、ノード４へ引き出される。従って、こ
の位相では、電流Ｉはやはり図６の回路に入るが、しか
しＩ2 に等しい。
ド７６とノード３５との間は電圧Ｖccとなり、従ってＩ
1 と方向が反対（ノード３５に向かう方向）の電流Ｉ2
＝Ｖcc／Ｒが抵抗７８を流れる。この位相では、ノード
７６における電圧はわずかにマイナスとなる傾向が有
り、従ってトランジスタ７５はオンとなり、トランジス
タ７９はオフとなる。また、電流Ｉ2 はトランジスタ７
５を通して流れ、ノード４へ引き出される。従って、こ
の位相では、電流Ｉはやはり図６の回路に入るが、しか
しＩ2 に等しい。
【００３７】換言すれば、図６の可変電流源７１は、当
該の半サイクルにおいてアンプ７０の出力電圧Ｖo の絶
対値に比例する電流Ｉ1 ，Ｉ2 を生成し、その場合、式
（１）〜（３）の比例定数Ａは１／Ｒに等しくなる。こ
こでＲは抵抗７８の抵抗値である。
該の半サイクルにおいてアンプ７０の出力電圧Ｖo の絶
対値に比例する電流Ｉ1 ，Ｉ2 を生成し、その場合、式
（１）〜（３）の比例定数Ａは１／Ｒに等しくなる。こ
こでＲは抵抗７８の抵抗値である。
【００３８】以上、本発明者によってなされた発明を実
施形態に基づき具体的に説明したが、本発明は前期実施
形態に限定されるものではなく、図示されたアンプに対
して、本発明の要旨を逸脱しない範囲で種々変更可能で
あることはいうまでもない。
施形態に基づき具体的に説明したが、本発明は前期実施
形態に限定されるものではなく、図示されたアンプに対
して、本発明の要旨を逸脱しない範囲で種々変更可能で
あることはいうまでもない。
【００３９】特に、本実施形態の図６の回路は、可変電
流源を実現する多くの可能な回路のうちの１つに過ぎな
いことを強調しておく。
流源を実現する多くの可能な回路のうちの１つに過ぎな
いことを強調しておく。
【００４０】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記の通りである。
表的なものによって得られる効果を簡単に説明すれば、
下記の通りである。
【００４１】すなわち、Ｄ級アンプの電流源が供給ノイ
ズと関連した仕方でデューティサイクルを変化させるよ
うにしており、平均出力電圧値をゼロにすることができ
る。
ズと関連した仕方でデューティサイクルを変化させるよ
うにしており、平均出力電圧値をゼロにすることができ
る。
【００４２】この結果、十分に出力におけるノイズの再
生を排除することができる。
生を排除することができる。
【図１】図１は、公知のＤ級アンプの簡略化された回路
図を示したものである。
図を示したものである。
【図２】図２は、図１の回路の一部の簡略化された回路
図を示したものである。
図を示したものである。
【図３】図３は、図１の回路に関する幾つかの量の時間
に対する関係を示したものである。
に対する関係を示したものである。
【図４】図４は、本発明のＤ級アンプの全体の回路図を
示したものである。
示したものである。
【図５】図５は、図４の回路に関する幾つかの量の時間
に対する関係を示したものである。
に対する関係を示したものである。
【図６】図６は、図４の回路の一部の詳細な回路図を示
したものである。
したものである。
１，７０ Ｄ級アンプ ２ 無安定マルチバイブレータステージ ３ パワーステージ ５，６，１４，１８，３１，３２ トランジスタ ７，７１ 電流源 ８，９ 信号入力端子 １３ アース線 １５，１９，３６，３７ ノード ２１，２２ バイアス電流源 ２４ 供給線 ２５，２７ 抵抗 ３５ 出力
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クラウディーオ・タヴァッツァーニ イタリア国、27100 パヴィア、ストラー ダ・パイオーラ、802 (72)発明者 ステファーニャ・ボイオッチ イタリア国、27012 チェルトーサ、ヴィ ア・ビヴィオ・エス・ペローネ、３
Claims (8)
- 【請求項１】 単一出力二供給Ｄ級アンプ（７０）であ
って、 入力信号（Ｖin）が供給される少なくとも１つの信号入
力（８，９）と、２つの状態出力信号を供給する信号出
力（１５，１９）とを定義する無安定マルチバイブレー
タステージ（２）を有し、 前記信号出力は前記アンプの電力出力（３５）を定義す
るパワーステージ（３）に接続されており、 該パワーステージ（３）は、前記入力信号に関連した値
のデューティサイクルを定義する第１および第２の値の
間でスイッチされる出力電圧（Ｖo ）を生成するもので
あり、 前記アンプ（７０）は、基準電位線（１３）に関して対
称で、供給ノイズの影響を受ける供給電圧の第１および
第２の供給線（２４，４５）に接続されており、 前記供給ノイズと関連した仕方で前記デューティサイク
ルを変化させるための手段（７１）を有することを特徴
とする単一出力二供給Ｄ級アンプ。 - 【請求項２】 請求項１記載の単一出力二供給Ｄ級アン
プであって、前記無安定マルチバイブレータステージ
（２）が、 実質的に並列な第１分岐（５，１４，２５，２６）およ
び第２分岐（６，１８，２７，２８）と、 前記第１および第２分岐に接続され、バイアス電流
（Ｉ）を生成する電流源（７１）と、 前記第１および第２分岐の間に配置され、前記バイアス
電流の少なくとも一部が反対方向に交互に流されるコン
デンサ（１２）とを有し、 前記コンデンサ（１２）は一連の充電および放電ステッ
プおよび出力信号スイッチングステップを決定するもの
であり、 前記電流源（７１）は、前記出力電圧（Ｖo ）の瞬間的
な絶対値に関連した値の電流を生成するためのスイッチ
可能な電流源であることを特徴とする単一出力二供給Ｄ
級アンプ。 - 【請求項３】 請求項２記載の単一出力二供給Ｄ級アン
プであって、前記スイッチ可能な電流源（７１）が、前
記アンプ（７０）の前記電力出力（３５）に接続された
制御入力（７２）を有していることを特徴とする単一出
力二供給Ｄ級アンプ。 - 【請求項４】 請求項３記載の単一出力二供給Ｄ級アン
プであって、前記スイッチ可能な電流源（７１）が、 前記電力出力（３５）に抵抗エレメント（７８）を介し
て接続された入力（７６）を備えた差動エレメント（７
５，７９）と、 前記第１および第２分岐（５，１４，２５，２６，６，
１８，２７，２８）の共通ノード（４）に接続された第
１および第２端子と、 第１および第２バイアス手段（７７，８０）に接続され
た第３および第４端子とを有していることを特徴とする
単一出力二供給Ｄ級アンプ。 - 【請求項５】 請求項４記載の単一出力二供給Ｄ級アン
プであって、 前記差動エレメントが、第１および第２端子と制御端子
とを備えた反対のタイプの第１トランジスタ（７５）お
よび第２トランジスタ（７９）を有し、 前記第１トランジスタ（７５）の前記第１端子は前記第
１および第２分岐（５，１４，２５，２６，６，１８，
２７，２８）の前記共通ノード（４）に接続されてお
り、 前記第１トランジスタ（７５）の前記第２端子は前記電
力出力（３５）に接続されており、 前記第１トランジスタ（７５）の前記制御端子は前記第
１バイアス手段（７７）に接続されており、 前記第２トランジスタ（７９）の前記第１端子は前記第
１および第２分岐（５，１４，２５，２６，６，１８，
２７，２８）の前記共通ノード（４）に接続されてお
り、 前記第２トランジスタ（７９）の前記第２端子は前記第
１トランジスタ（７５）の前記第２端子に接続されてお
り、 前記第２トランジスタ（７９）の前記制御端子は前記第
２バイアス手段（８０）に接続されていることを特徴と
する単一出力二供給Ｄ級アンプ。 - 【請求項６】 請求項５記載の単一出力二供給Ｄ級アン
プであって、前記第２トランジスタ（７９）の前記第１
端子が、カレントミラー回路（８１，８３）を介して前
記共通ノード（４）に接続されていることを特徴とする
単一出力二供給Ｄ級アンプ。 - 【請求項７】 請求項５および６のいずれか１項に記載
の単一出力二供給Ｄ級アンプであって、 前記第１バイアス手段が第３トランジスタ（７７）を有
し、 前記第２バイアス手段が第４トランジスタ（８０）を有
し、 前記第３および第４トランジスタが、第１および第２端
子と制御端子とを備えた反対のタイプのダイオード接続
トランジスタであり、 前記第３トランジスタ（７７）の前記第１端子は第１電
流源（８５）に接続されており、 前記第３トランジスタ（７７）の前記第２端子は前記基
準電位線（１３）に接続されており、 前記第３トランジスタ（７７）の前記制御端子は前記第
１トランジスタ（７５）の前記制御端子に接続されてお
り、 前記第４トランジスタ（８０）の前記第１端子は第２電
流源（８７）に接続されており、 前記第４トランジスタ（８０）の前記第２端子は前記基
準電位線（１３）に接続されており、 前記第４トランジスタ（８０）の前記制御端子は前記第
２トランジスタ（７９）の前記制御端子に接続されてい
ることを特徴とする単一出力二供給Ｄ級アンプ。 - 【請求項８】 請求項７記載の単一出力二供給Ｄ級アン
プであって、前記第１および第３トランジスタ（７５，
７７）がＮチャンネル型ＭＯＳトランジスタであって、
前記第２および第４トランジスタ（７９，８０）がＰチ
ャンネル型ＭＯＳトランジスタであることを特徴とする
単一出力二供給Ｄ級アンプ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT95830301.8 | 1995-07-13 | ||
| EP95830301A EP0753934B1 (en) | 1995-07-13 | 1995-07-13 | Single-output dual-supply class D amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09107245A true JPH09107245A (ja) | 1997-04-22 |
Family
ID=8221970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8183817A Pending JPH09107245A (ja) | 1995-07-13 | 1996-07-12 | 単一出力二供給ｄ級アンプ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5798672A (ja) |
| EP (1) | EP0753934B1 (ja) |
| JP (1) | JPH09107245A (ja) |
| DE (1) | DE69526732T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007088999A (ja) * | 2005-09-26 | 2007-04-05 | Onkyo Corp | スイッチングアンプ |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2201697A1 (en) * | 1997-04-03 | 1998-10-03 | Gennum Corporation | Extended frequency range relaxation oscillator with improved linearity |
| DK28398A (da) | 1998-03-03 | 1999-09-04 | Toccata Technology Aps | Fremgangsmåde ved kompensering af ulineariteter i en forstærker, en forstærker, samt anvendelser af fremgangsmåden og forst |
| DE10300195A1 (de) * | 2003-01-08 | 2004-07-22 | Althoff, Jürgen, Dipl.-Ing. | Class D Röhrenverstärker |
| WO2008020386A1 (en) * | 2006-08-16 | 2008-02-21 | Nxp B.V. | Power amplifier |
| US7701307B2 (en) * | 2008-04-01 | 2010-04-20 | Silicon Laboratories, Inc. | System and method of changing a PWM power spectrum |
| US7598895B1 (en) * | 2008-04-01 | 2009-10-06 | Silicon Laboratories, Inc. | System and method of altering a PWM carrier power spectrum |
| US7791521B2 (en) * | 2008-04-01 | 2010-09-07 | Silicon Laboratories, Inc. | System and method of changing a PWM power spectrum |
| US8130128B2 (en) | 2010-03-30 | 2012-03-06 | Silicon Laboratores Inc. | System and method for generating shaped noise |
| US9571038B1 (en) * | 2015-08-31 | 2017-02-14 | Nxp B.V. | Driver circuit for a power stage of a class-D amplifier |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3386046A (en) * | 1965-10-14 | 1968-05-28 | Bell Telephone Labor Inc | Automatic gain control circuit |
| JPS5754967B2 (ja) * | 1974-03-30 | 1982-11-20 | ||
| US4874966A (en) * | 1987-01-31 | 1989-10-17 | U.S. Philips Corporation | Multivibrator circuit having compensated delay time |
| US5113158A (en) * | 1990-07-02 | 1992-05-12 | Toyota Jidosha Kabushiki Kaisha | Pulse width modulation circuit |
| JP3135253B2 (ja) * | 1990-11-02 | 2001-02-13 | キヤノン株式会社 | 信号処理装置 |
| JPH04281606A (ja) * | 1991-03-11 | 1992-10-07 | Matsushita Electric Ind Co Ltd | パルス幅変調増幅器 |
| US5412349A (en) * | 1992-03-31 | 1995-05-02 | Intel Corporation | PLL clock generator integrated with microprocessor |
-
1995
- 1995-07-13 EP EP95830301A patent/EP0753934B1/en not_active Expired - Lifetime
- 1995-07-13 DE DE69526732T patent/DE69526732T2/de not_active Expired - Fee Related
-
1996
- 1996-07-09 US US08/678,515 patent/US5798672A/en not_active Expired - Lifetime
- 1996-07-12 JP JP8183817A patent/JPH09107245A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007088999A (ja) * | 2005-09-26 | 2007-04-05 | Onkyo Corp | スイッチングアンプ |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69526732D1 (de) | 2002-06-20 |
| EP0753934A1 (en) | 1997-01-15 |
| US5798672A (en) | 1998-08-25 |
| DE69526732T2 (de) | 2002-10-24 |
| EP0753934B1 (en) | 2002-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5208558A (en) | Crystal oscillator having plural inverters disabled after start-up | |
| JPH04126409A (ja) | バイアス電流制御回路 | |
| JP3493215B2 (ja) | チャージポンプ回路 | |
| US5563534A (en) | Hysteresis comparator circuit for operation with a low voltage power supply | |
| JP3347615B2 (ja) | 半導体集積回路および光送信モジュール | |
| EP0879500A1 (en) | Low-voltage differential amplifier | |
| US7113041B2 (en) | Operational amplifier | |
| JPH09107245A (ja) | 単一出力二供給ｄ級アンプ | |
| EP0730345B1 (en) | Variable gain circuit | |
| JPH09116412A (ja) | 電圧発生回路 | |
| US5642062A (en) | Comparator circuit operating on variable current | |
| JPH02892B2 (ja) | ||
| US5920217A (en) | 50% Duty cycle signal generator | |
| US5583425A (en) | Voltage comparator with controlled output current proportional to difference voltage | |
| US5497124A (en) | Class AB push-pull drive circuit, drive method therefor and class AB electronic circuit using the same | |
| JPS5938773B2 (ja) | レベルシフト回路 | |
| US6366169B1 (en) | Fast rail-to-rail class AB output stage having stable output bias current and linear performance | |
| US5066876A (en) | Circuit for converting ecl level signals to mos level signals | |
| US5349307A (en) | Constant current generation circuit of current mirror type having equal input and output currents | |
| US4274058A (en) | Amplifier with separate AC and DC feedback loops | |
| JP2779388B2 (ja) | 定電圧発生回路 | |
| US7579911B2 (en) | Semiconductor circuit | |
| US6184728B1 (en) | Output circuit | |
| JP3735406B2 (ja) | 論理回路 | |
| KR100668455B1 (ko) | 가변 이득 증폭기 |