JPH11161352A - 部分的に温度補正された低ノイズ電圧基準 - Google Patents
部分的に温度補正された低ノイズ電圧基準Info
- Publication number
- JPH11161352A JPH11161352A JP10279228A JP27922898A JPH11161352A JP H11161352 A JPH11161352 A JP H11161352A JP 10279228 A JP10279228 A JP 10279228A JP 27922898 A JP27922898 A JP 27922898A JP H11161352 A JPH11161352 A JP H11161352A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- amplifier
- voltage source
- voltage
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/463—Sources providing an output which depends on temperature
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/467—Sources with noise compensation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Direct Current Feeding And Distribution (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 本発明は、ＩＣチップのための低ノイズで安
定な基準電圧を提供する基準電圧源を提供し、この基準
電圧源に対する温度補正を提供することを目的とする。 【解決手段】 本願発明の低ノイズ電圧基準源は、ベー
ス、エミッタおよびコレクタ電極を有するトランジスタ
を含む、コア電圧を発生するコア電圧発生器からなり、
該トランジスタの該エミッタと該コレクタは電流源と共
通電位点との間に接続され、ベースが該共通電位点に接
続されており、該トランジスタは、該ベース電極と該エ
ミッタ電極の間で、コア電圧である固有の電圧降下を有
しており、さらに、動作点を設定するために該コア電圧
が印加される入力を有し、出力が基準電圧を構成してい
る増幅器とからなることを特徴とする。
定な基準電圧を提供する基準電圧源を提供し、この基準
電圧源に対する温度補正を提供することを目的とする。 【解決手段】 本願発明の低ノイズ電圧基準源は、ベー
ス、エミッタおよびコレクタ電極を有するトランジスタ
を含む、コア電圧を発生するコア電圧発生器からなり、
該トランジスタの該エミッタと該コレクタは電流源と共
通電位点との間に接続され、ベースが該共通電位点に接
続されており、該トランジスタは、該ベース電極と該エ
ミッタ電極の間で、コア電圧である固有の電圧降下を有
しており、さらに、動作点を設定するために該コア電圧
が印加される入力を有し、出力が基準電圧を構成してい
る増幅器とからなることを特徴とする。
Description
【０００１】
【発明の分野】本発明は、部分的に温度補正された低ノ
イズ基準電圧源に関する。
イズ基準電圧源に関する。
【０００２】
【発明の概要】各種の応用において、安定な基準電圧の
電源に対する要求がある。たとえば、多数の回路を含ん
でいるＩＣチップにおいて、他の信号を受け取るいくつ
かの回路に対して入力の基準レベルを設定するために基
準電圧が使われる。基準電圧源は外付け部品の使用を避
け、コストを削減するために、ＩＣの製造技術と同じ技
術を使ってＩＣチップの一部として作られることが好ま
しい。また、低ノイズ特性の基準電圧を発生し、それが
使われる回路の信号に悪い影響を与えないようにするこ
とが望ましい。さらに、基準電圧源はできる限り広い温
度範囲において温度補正されていることが望ましい。
電源に対する要求がある。たとえば、多数の回路を含ん
でいるＩＣチップにおいて、他の信号を受け取るいくつ
かの回路に対して入力の基準レベルを設定するために基
準電圧が使われる。基準電圧源は外付け部品の使用を避
け、コストを削減するために、ＩＣの製造技術と同じ技
術を使ってＩＣチップの一部として作られることが好ま
しい。また、低ノイズ特性の基準電圧を発生し、それが
使われる回路の信号に悪い影響を与えないようにするこ
とが望ましい。さらに、基準電圧源はできる限り広い温
度範囲において温度補正されていることが望ましい。
【０００３】
【発明の概要】本発明の一般的な目的は、ＩＣチップの
ための低ノイズで安定な基準電圧を提供することであ
る。さらに、本発明の目的は、基準電圧源に対する温度
補正を提供することである。
ための低ノイズで安定な基準電圧を提供することであ
る。さらに、本発明の目的は、基準電圧源に対する温度
補正を提供することである。
【０００４】本発明に従って、ＩＣチップは１つまたは
それ以上のトランジスタで製造される。アクティブな
（導通している）トランジスタのベース・エミッタ間の
固有電圧降下が低ノイズのコア電圧を確立し、そしてい
くつかのそのようなトランジスタの電圧降下を直列に加
算してコア電圧の値を増加することができる。そのコア
電圧が増幅器の入力に印加され、増幅されてノイズがや
や多くなるが、他の回路に対して使われる比較的低ノイ
ズの出力基準電圧となる。その基準電圧はフィードバッ
ク・ループ付きの増幅器を提供することによって、ある
いは増幅器に印加されるコア電圧を変更することによっ
て、あるいは増幅器の利得を変えることによって温度補
正される。
それ以上のトランジスタで製造される。アクティブな
（導通している）トランジスタのベース・エミッタ間の
固有電圧降下が低ノイズのコア電圧を確立し、そしてい
くつかのそのようなトランジスタの電圧降下を直列に加
算してコア電圧の値を増加することができる。そのコア
電圧が増幅器の入力に印加され、増幅されてノイズがや
や多くなるが、他の回路に対して使われる比較的低ノイ
ズの出力基準電圧となる。その基準電圧はフィードバッ
ク・ループ付きの増幅器を提供することによって、ある
いは増幅器に印加されるコア電圧を変更することによっ
て、あるいは増幅器の利得を変えることによって温度補
正される。
【０００５】
【発明の詳細な記述】図１は低ノイズの基準電圧ＶＲを
発生する回路１０を示す。本発明の回路は、その基準電
圧を利用する１つまたはそれ以上のの他の回路を含んで
いるＩＣチップの一部として、集積回路（ＩＣ）の製造
技法によって実装されることが好ましい。発生器１０は
電源ＶDDからの電流源ＩＢによってバイアスされてお
り、直列に接続されている３つのバイポーラＰＮＰトラ
ンジスタ１２−１、１２−２、および１２−３を備え、
その３つのトランジスタのベース−エミッタ間の固有電
圧降下ＶＢＥの和を作り出すように示されている。すな
わち、トランジスタ１２−１のエミッタは電流源ＩＢを
受け取り、そしてそのコレクタはグランドに接続されて
いる。トランジスタ１２−１のベースはトランジスタ１
２−２のエミッタと、トランジスタ１２−３のエミッタ
に接続されているトランジスタ１２−２のベースとに接
続されている。各トランジスタ１２−２および１２−３
のコレクタもグランドに接続されている。
発生する回路１０を示す。本発明の回路は、その基準電
圧を利用する１つまたはそれ以上のの他の回路を含んで
いるＩＣチップの一部として、集積回路（ＩＣ）の製造
技法によって実装されることが好ましい。発生器１０は
電源ＶDDからの電流源ＩＢによってバイアスされてお
り、直列に接続されている３つのバイポーラＰＮＰトラ
ンジスタ１２−１、１２−２、および１２−３を備え、
その３つのトランジスタのベース−エミッタ間の固有電
圧降下ＶＢＥの和を作り出すように示されている。すな
わち、トランジスタ１２−１のエミッタは電流源ＩＢを
受け取り、そしてそのコレクタはグランドに接続されて
いる。トランジスタ１２−１のベースはトランジスタ１
２−２のエミッタと、トランジスタ１２−３のエミッタ
に接続されているトランジスタ１２−２のベースとに接
続されている。各トランジスタ１２−２および１２−３
のコレクタもグランドに接続されている。
【０００６】抵抗器１４−１は、トランジスタ１２−１
のベースとトランジスタ１２−２のエミッタとの接合
を、バイアス電流ＩＢに接続している。抵抗器１４−２
はこの接合から、トランジスタ１２−２のベースとトラ
ンジスタ１２−３のエミッタとの接合に対して接続され
ている。すなわち、抵抗器１４‐１および１４−２はト
ランジスタ１２−２および１２−３に対する動作電流を
供給する。ＶDDからの別々の電流源（図示せず）を代わ
りに使うことができる。
のベースとトランジスタ１２−２のエミッタとの接合
を、バイアス電流ＩＢに接続している。抵抗器１４−２
はこの接合から、トランジスタ１２−２のベースとトラ
ンジスタ１２−３のエミッタとの接合に対して接続され
ている。すなわち、抵抗器１４‐１および１４−２はト
ランジスタ１２−２および１２−３に対する動作電流を
供給する。ＶDDからの別々の電流源（図示せず）を代わ
りに使うことができる。
【０００７】各トランジスタ１２はエミッタおよびベー
スに対して印加されている電圧およびそのコレクタがグ
ランドに接続されているためにアクティブ状態で動作し
ている。アクティブ状態にある各トランジスタ１２によ
って発生される固有の電圧降下ＶＢＥがあり、３つのト
ランジスタのＶＢＥ電圧降下が直列に加算されてコア電
圧が発生される。
スに対して印加されている電圧およびそのコレクタがグ
ランドに接続されているためにアクティブ状態で動作し
ている。アクティブ状態にある各トランジスタ１２によ
って発生される固有の電圧降下ＶＢＥがあり、３つのト
ランジスタのＶＢＥ電圧降下が直列に加算されてコア電
圧が発生される。
【０００８】この３つのトランジスタ１２の電圧降下Ｖ
ＢＥの合計がトランジスタ１２−１のエミッタに現わ
れ、通常のフィードバック径路を備えている従来型の低
ノイズ・オペアンプ１６の非反転（＋）入力に対して、
コア電圧として印加されている。低ノイズの抵抗器（図
示せず）を使って、この増幅器段に対して利得を追加す
ることができる。増幅器１６の出力が基準電圧ＶＲであ
る。この電圧は比較的ノイズが小さい。というのは、ト
ランジスタ１２はコア電圧を発生するためにアクティブ
状態で動作している時、出力のノイズが本来的に小さい
からである。
ＢＥの合計がトランジスタ１２−１のエミッタに現わ
れ、通常のフィードバック径路を備えている従来型の低
ノイズ・オペアンプ１６の非反転（＋）入力に対して、
コア電圧として印加されている。低ノイズの抵抗器（図
示せず）を使って、この増幅器段に対して利得を追加す
ることができる。増幅器１６の出力が基準電圧ＶＲであ
る。この電圧は比較的ノイズが小さい。というのは、ト
ランジスタ１２はコア電圧を発生するためにアクティブ
状態で動作している時、出力のノイズが本来的に小さい
からである。
【０００９】図２は図１の低ノイズ基準電圧源１０から
の電圧を利用している、シングルエンドの入力から平衡
型の出力への変換器を示している。この変換器は基準電
圧源と同じＩＣチップの上に作ることができる。ここ
で、シングルエンドの変換器の入力信号ＶＩＮは、オペ
アンプ２４の非反転（＋）入力に対してキャパシタ２２
を通じて供給されている。入力信号はアナログ型または
ディジタル型のいずれかが可能である。バイアス電圧が
抵抗器２８および３０によって、図１の回路１０によっ
て発生されるような基準電圧ＶＲの電源から、増幅器２
４の非反転（＋）および反転（−）入力に対して供給さ
れている。抵抗器３２は増幅器２４に対するフィードバ
ック要素として、その出力と反転（−）入力との間に提
供されている。
の電圧を利用している、シングルエンドの入力から平衡
型の出力への変換器を示している。この変換器は基準電
圧源と同じＩＣチップの上に作ることができる。ここ
で、シングルエンドの変換器の入力信号ＶＩＮは、オペ
アンプ２４の非反転（＋）入力に対してキャパシタ２２
を通じて供給されている。入力信号はアナログ型または
ディジタル型のいずれかが可能である。バイアス電圧が
抵抗器２８および３０によって、図１の回路１０によっ
て発生されるような基準電圧ＶＲの電源から、増幅器２
４の非反転（＋）および反転（−）入力に対して供給さ
れている。抵抗器３２は増幅器２４に対するフィードバ
ック要素として、その出力と反転（−）入力との間に提
供されている。
【００１０】増幅器２４は完全平衡型の出力、すなわ
ち、反対位相の２つの信号に変換されるシングルエンド
の出力ＶＯＡ１を備えている。これを実現するために、
変換器４０が設けられている。変換器４０はオペアンプ
４２を備えており、その非反転（＋）入力は抵抗器４４
を通じて、増幅されたシングルエンドの入力信号ＶＯＡ
１を受け取り、反対位相の正および負の出力信号、ＶＯ
ＰおよびＶＯＮを発生する。この増幅器の反転入力
（−）は抵抗器４６によって基準電圧ＶＲでバイアスさ
れている。抵抗器４５および４７は増幅器４２の正の出
力および負の出力のそれぞれからそれに対応して、増幅
器の非反転入力および反転入力のそれぞれに対してフィ
ードバックを提供する。
ち、反対位相の２つの信号に変換されるシングルエンド
の出力ＶＯＡ１を備えている。これを実現するために、
変換器４０が設けられている。変換器４０はオペアンプ
４２を備えており、その非反転（＋）入力は抵抗器４４
を通じて、増幅されたシングルエンドの入力信号ＶＯＡ
１を受け取り、反対位相の正および負の出力信号、ＶＯ
ＰおよびＶＯＮを発生する。この増幅器の反転入力
（−）は抵抗器４６によって基準電圧ＶＲでバイアスさ
れている。抵抗器４５および４７は増幅器４２の正の出
力および負の出力のそれぞれからそれに対応して、増幅
器の非反転入力および反転入力のそれぞれに対してフィ
ードバックを提供する。
【００１１】増幅器２４の反転入力または非反転入力の
いずれかに導入されたノイズは、入力ＶＩＮ信号に対し
て直接加算される。図２の変換器の増幅器４２は、ノー
ドＶＲに対して供給されるノイズとノードＶＯＡ１に対
して供給される信号とを区別することができない。しか
し、ＶＣＭ、すなわち、増幅器４２のコモン・モード入
力に対して印加されるノイズはコモン・ノードの出力信
号として加算され、そしてこのシステムのコモン・モー
ド・リジェクションによってリジェクトされる。コモン
モードは入力または出力の平均値として定義される。普
通、増幅器の入力および出力のコモンモードは同じであ
り、そしてそれはＤＣ電圧であって、増幅器の内部また
は外部のいずれかにおいて発生される可能性がある。よ
く設計された平衡型の増幅器において、その出力が差動
的に（ＶＯＰ−ＶＯＮとして）見られる時、コモン・モ
ード端子における変動およびノイズが大きく減衰される
ことはよく知られている。したがって、ノイズを含む、
よくレギュレートされた基準電圧を増幅器４２に対して
使って、総合段の明確なコモン・モード出力を提供する
ことができる。
いずれかに導入されたノイズは、入力ＶＩＮ信号に対し
て直接加算される。図２の変換器の増幅器４２は、ノー
ドＶＲに対して供給されるノイズとノードＶＯＡ１に対
して供給される信号とを区別することができない。しか
し、ＶＣＭ、すなわち、増幅器４２のコモン・モード入
力に対して印加されるノイズはコモン・ノードの出力信
号として加算され、そしてこのシステムのコモン・モー
ド・リジェクションによってリジェクトされる。コモン
モードは入力または出力の平均値として定義される。普
通、増幅器の入力および出力のコモンモードは同じであ
り、そしてそれはＤＣ電圧であって、増幅器の内部また
は外部のいずれかにおいて発生される可能性がある。よ
く設計された平衡型の増幅器において、その出力が差動
的に（ＶＯＰ−ＶＯＮとして）見られる時、コモン・モ
ード端子における変動およびノイズが大きく減衰される
ことはよく知られている。したがって、ノイズを含む、
よくレギュレートされた基準電圧を増幅器４２に対して
使って、総合段の明確なコモン・モード出力を提供する
ことができる。
【００１２】ＶＲはトランジスタ１２の３つのＶＢＥ電
圧降下に基づいており、そしてその理論的な温度依存性
は約−６ｍＶ／℃が標準である。したがって、ＶＲは温
度が−４０℃〜＋８５℃の範囲で変化する時、２．１Ｖ
乃至１．４Ｖの範囲で変動する可能性がある。利得が変
動するフィードバック・ループの中に低ノイズの基準電
圧源を組み込むことによって、低ノイズ基準電圧をある
範囲内の固定の温度非依存性基準を保つように変身させ
ることができる。これは基準そのものを変化させるか、
あるいは外部利得を変化させることによって行うことが
できる。
圧降下に基づいており、そしてその理論的な温度依存性
は約−６ｍＶ／℃が標準である。したがって、ＶＲは温
度が−４０℃〜＋８５℃の範囲で変化する時、２．１Ｖ
乃至１．４Ｖの範囲で変動する可能性がある。利得が変
動するフィードバック・ループの中に低ノイズの基準電
圧源を組み込むことによって、低ノイズ基準電圧をある
範囲内の固定の温度非依存性基準を保つように変身させ
ることができる。これは基準そのものを変化させるか、
あるいは外部利得を変化させることによって行うことが
できる。
【００１３】図３は基準電圧ＶＲを調整するための１つ
の可能な構成を示している。図１に示されているのと同
じ素子に対しては同じ参照番号が使われている。ここで
は、単独のＰＮＰトランジスタ５８があり、そのエミッ
タはバイアス電流源ＩＢに直接接続されており、そして
そのベースも抵抗器１４−１によってエミッタに接続さ
れている。可変抵抗器５９がベースをグランドに接続し
ている。トランジスタ５８のコレクタもグランドに接続
されている。抵抗器５９はその抵抗値が動作温度に基づ
いて変化するような温度に敏感なタイプの抵抗器であ
る。可変抵抗器５９を調整することによって、トランジ
スタ５８の導通点を設定し、それはオペアンプ１６の非
反転（＋）入力における電圧を設定する。これはその増
幅器の出力基準電圧ＶＲを制御する。
の可能な構成を示している。図１に示されているのと同
じ素子に対しては同じ参照番号が使われている。ここで
は、単独のＰＮＰトランジスタ５８があり、そのエミッ
タはバイアス電流源ＩＢに直接接続されており、そして
そのベースも抵抗器１４−１によってエミッタに接続さ
れている。可変抵抗器５９がベースをグランドに接続し
ている。トランジスタ５８のコレクタもグランドに接続
されている。抵抗器５９はその抵抗値が動作温度に基づ
いて変化するような温度に敏感なタイプの抵抗器であ
る。可変抵抗器５９を調整することによって、トランジ
スタ５８の導通点を設定し、それはオペアンプ１６の非
反転（＋）入力における電圧を設定する。これはその増
幅器の出力基準電圧ＶＲを制御する。
【００１４】図４はＶＲ発生器の底にある２つのトラン
ジスタ１２−２および１２−３を通して流れる電流を調
整することによって、温度によるエミッタ−ベース間電
圧における変動を補正する代替方法を示している。図４
の回路は図１に対応しており、同じ素子に対しては同じ
参照番号が使われている。ここで、可変抵抗器５１はト
ランジスタ１２−３のエミッタからグランドに接続され
ており、そして可変抵抗器５３がトランジスタ１２−２
のエミッタからグランドに接続されている。抵抗器５１
および５３は温度に敏感である。
ジスタ１２−２および１２−３を通して流れる電流を調
整することによって、温度によるエミッタ−ベース間電
圧における変動を補正する代替方法を示している。図４
の回路は図１に対応しており、同じ素子に対しては同じ
参照番号が使われている。ここで、可変抵抗器５１はト
ランジスタ１２−３のエミッタからグランドに接続され
ており、そして可変抵抗器５３がトランジスタ１２−２
のエミッタからグランドに接続されている。抵抗器５１
および５３は温度に敏感である。
【００１５】抵抗器５１の抵抗値を周囲温度の増加と共
に増加させることによって、トランジスタ１２−３のエ
ミッタ−ベース接合を流れる電流が大きくなり、また、
抵抗器５３の値を増加させることによって、トランジス
タ１２−２のエミッタ−ベース接合を通じて流れる電流
が多くなる。基本的に、抵抗器５１および５３は、トラ
ンジスタ１２の温度によって誘導されるＶＢＥの変動を
オフセットするように温度係数の値が同じになってい
る。
に増加させることによって、トランジスタ１２−３のエ
ミッタ−ベース接合を流れる電流が大きくなり、また、
抵抗器５３の値を増加させることによって、トランジス
タ１２−２のエミッタ−ベース接合を通じて流れる電流
が多くなる。基本的に、抵抗器５１および５３は、トラ
ンジスタ１２の温度によって誘導されるＶＢＥの変動を
オフセットするように温度係数の値が同じになってい
る。
【００１６】図４の回路実装は出力範囲がやや制限され
ており、ある応用に対しては適切でない可能性がある。
バイポーラ・トランジスタ・デバイス１２を流れる電流
が降下すると、ノイズもショット・ノイズが追加される
ために増加する。しかし、この実装の単純性によって、
温度範囲がある程度小さく、必要な出力電圧ＶＲが適切
なレベルにある場合には適切な実装となる。
ており、ある応用に対しては適切でない可能性がある。
バイポーラ・トランジスタ・デバイス１２を流れる電流
が降下すると、ノイズもショット・ノイズが追加される
ために増加する。しかし、この実装の単純性によって、
温度範囲がある程度小さく、必要な出力電圧ＶＲが適切
なレベルにある場合には適切な実装となる。
【００１７】低ノイズ基準電圧ＶＲは図１、図３および
図４に従って発生することができ、そして増幅器を使っ
てこの低ノイズ電圧を増幅して所望の目標値にすること
ができる。これは、たとえば、連続的に変化するＭＯＳ
トランジスタを使うことによって、連続的な方法で実装
することができる。
図４に従って発生することができ、そして増幅器を使っ
てこの低ノイズ電圧を増幅して所望の目標値にすること
ができる。これは、たとえば、連続的に変化するＭＯＳ
トランジスタを使うことによって、連続的な方法で実装
することができる。
【００１８】また、その目標値は利得をプログラムする
ことができる増幅器を使って、利得を不連続な間隔で段
階的に変えることによっても得られる。この実装が図５
に示されている。図５において、コア電圧を発生する図
１の低ノイズ基準電圧源の部分は６３で示され、図２の
変換器がふたたび４０として示され、そして図２の他の
素子の参照番号も同じになっている。
ことができる増幅器を使って、利得を不連続な間隔で段
階的に変えることによっても得られる。この実装が図５
に示されている。図５において、コア電圧を発生する図
１の低ノイズ基準電圧源の部分は６３で示され、図２の
変換器がふたたび４０として示され、そして図２の他の
素子の参照番号も同じになっている。
【００１９】図５において、ＩＢはバイアス電流であ
り、ここでＶＲＰで示されている低ノイズのコア電圧を
提供するために基準電圧源６３に対するバイアスを提供
しているバンドギャップ電圧基準６０から供給される。
バンドギャップ回路６０は標準のよく知られている構成
の回路である。コア電圧ＶＲＰが増幅器６２の非反転
（＋）入力に印加され、増幅されて、２つのコンパレー
タ６６Ｕおよび６６Ｄのそれぞれが接続されている
（−）および（＋）の入力に対する基準電圧ＶＲとして
フィードバックされる。また、バンドギャップ６０は出
力電圧ＶＢＧも発生し、それは出力がＶＣＭである増幅
器６１の非反転（＋）入力に対して印加され、変換器の
増幅器４２のコモン・モードの基準とするために使われ
る。
り、ここでＶＲＰで示されている低ノイズのコア電圧を
提供するために基準電圧源６３に対するバイアスを提供
しているバンドギャップ電圧基準６０から供給される。
バンドギャップ回路６０は標準のよく知られている構成
の回路である。コア電圧ＶＲＰが増幅器６２の非反転
（＋）入力に印加され、増幅されて、２つのコンパレー
タ６６Ｕおよび６６Ｄのそれぞれが接続されている
（−）および（＋）の入力に対する基準電圧ＶＲとして
フィードバックされる。また、バンドギャップ６０は出
力電圧ＶＢＧも発生し、それは出力がＶＣＭである増幅
器６１の非反転（＋）入力に対して印加され、変換器の
増幅器４２のコモン・モードの基準とするために使われ
る。
【００２０】従来の任意の手段によって、目標のＶＣＭ
より上の電圧（ＶＣＭ＋ｄ）および下の電圧（ＶＣＭ−
ｄ）が発生される。これは中心の目標基準電圧ＶＣＭに
相対的に２ｄの範囲を与える。電圧ＶＣＭ＋ｄはコンパ
レータ６６Ｕの非反転（＋）入力に対して印加され、一
方、電圧ＶＣＭ−ｄはコンパレータ６Ｄの反転入力
（−）に対して印加されている。６６Ｕおよび６６Ｄの
各コンパレータはそれぞれ、その入力電圧ＶＣＭ＋ｄお
よびＶＣＭ−ｄがＶＲと比較される時、それぞれの出力
電圧ＧｕｐおよびＧｄｎを発生する。上記のように、Ｖ
ＣＭは差動信号の性能を劣化させなければ、ノイズが多
い可能性がある。ＶＣＭ＋ｄおよびＶＣＭ−ｄはシステ
ムの要求条件によって必要に応じて選択され、必要な動
作範囲内のすべての電圧を維持する。ＶＲのステップの
スイッチングが比較的遅くなり、そして温度の影響だけ
により、そしてランダム・ノイズには影響されないよう
に、２ｄの値は十分大きく設定される。
より上の電圧（ＶＣＭ＋ｄ）および下の電圧（ＶＣＭ−
ｄ）が発生される。これは中心の目標基準電圧ＶＣＭに
相対的に２ｄの範囲を与える。電圧ＶＣＭ＋ｄはコンパ
レータ６６Ｕの非反転（＋）入力に対して印加され、一
方、電圧ＶＣＭ−ｄはコンパレータ６Ｄの反転入力
（−）に対して印加されている。６６Ｕおよび６６Ｄの
各コンパレータはそれぞれ、その入力電圧ＶＣＭ＋ｄお
よびＶＣＭ−ｄがＶＲと比較される時、それぞれの出力
電圧ＧｕｐおよびＧｄｎを発生する。上記のように、Ｖ
ＣＭは差動信号の性能を劣化させなければ、ノイズが多
い可能性がある。ＶＣＭ＋ｄおよびＶＣＭ−ｄはシステ
ムの要求条件によって必要に応じて選択され、必要な動
作範囲内のすべての電圧を維持する。ＶＲのステップの
スイッチングが比較的遅くなり、そして温度の影響だけ
により、そしてランダム・ノイズには影響されないよう
に、２ｄの値は十分大きく設定される。
【００２１】ディジタル制御論理回路６４はＶＲをＶＣ
Ｍ−ｄとＶＣＭ＋ｄとの間に保つように増幅器６２の利
得を調整する。ここでＶＣＭは変換器４０の中の増幅器
４２のコモン・モード電圧である。ディジタル論理回路
６４は２つの入力を備えており、その１つはコンパレー
タ６６Ｕの出力電圧Ｇｕｐであり、他の入力はコンパレ
ータ６６Ｄの出力電圧Ｇｄｎである。
Ｍ−ｄとＶＣＭ＋ｄとの間に保つように増幅器６２の利
得を調整する。ここでＶＣＭは変換器４０の中の増幅器
４２のコモン・モード電圧である。ディジタル論理回路
６４は２つの入力を備えており、その１つはコンパレー
タ６６Ｕの出力電圧Ｇｕｐであり、他の入力はコンパレ
ータ６６Ｄの出力電圧Ｇｄｎである。
【００２２】論理回路６４は１つのアップ／ダウン・カ
ウンタ６４を含んでいる。そのカウンタは２つのコンパ
レータ６６Ｕおよび６６Ｄの出力における電圧Ｇｕｐお
よびＧｄｎによって制御され、増加または減少の方向に
カウントする。回路６４の中のデコーダはカウンタの出
力をデコードし、増幅器６２の利得を適切に設定する利
得制御出力電圧ＧＣを発生する。これは従来の回路によ
って行われる。実例として示されているように、増幅器
６２はその出力と非反転入力との間に可変のフィードバ
ック抵抗器６８を備え、その非反転入力とグランドとの
間に可変抵抗器６９を備えている。論理回路６４の出力
電圧ＧＣは抵抗器６８および６９のうちの１つまたは両
方の値を制御し、そのような基準電圧ＶＲを設定する増
幅器６２の利得を制御する。増幅器６２は低ノイズ特性
を持つ必要があるが、速度および入力の範囲が限られて
いるので、これは困難な問題ではない。
ウンタ６４を含んでいる。そのカウンタは２つのコンパ
レータ６６Ｕおよび６６Ｄの出力における電圧Ｇｕｐお
よびＧｄｎによって制御され、増加または減少の方向に
カウントする。回路６４の中のデコーダはカウンタの出
力をデコードし、増幅器６２の利得を適切に設定する利
得制御出力電圧ＧＣを発生する。これは従来の回路によ
って行われる。実例として示されているように、増幅器
６２はその出力と非反転入力との間に可変のフィードバ
ック抵抗器６８を備え、その非反転入力とグランドとの
間に可変抵抗器６９を備えている。論理回路６４の出力
電圧ＧＣは抵抗器６８および６９のうちの１つまたは両
方の値を制御し、そのような基準電圧ＶＲを設定する増
幅器６２の利得を制御する。増幅器６２は低ノイズ特性
を持つ必要があるが、速度および入力の範囲が限られて
いるので、これは困難な問題ではない。
【００２３】コンパレータ６６Ｕおよび６６Ｄのトリッ
プ点、すなわち、ＶＣＭ−ｄおよびＶＣＭ＋ｄはバンド
ギャップによって提供されるような固定の非温度依存性
電圧ＶＣＭに相対的に設定される。したがって、ＶＲは
各種の理由で回路設計にとって有利であるターゲット電
圧ＶＣＭに維持される。
プ点、すなわち、ＶＣＭ−ｄおよびＶＣＭ＋ｄはバンド
ギャップによって提供されるような固定の非温度依存性
電圧ＶＣＭに相対的に設定される。したがって、ＶＲは
各種の理由で回路設計にとって有利であるターゲット電
圧ＶＣＭに維持される。
【図１】本発明の低ノイズのコア電圧発生器の一実施形
態の回路図である。
態の回路図である。
【図２】低ノイズ基準電圧発生器を利用している平衡型
の変換器の回路図である。
の変換器の回路図である。
【図３】低ノイズのコア電圧を調整するために温度補正
を提供している本発明の実施形態の回路図である。
を提供している本発明の実施形態の回路図である。
【図４】図３の回路の変更版である、もう１つの実施形
態の図である。
態の図である。
【図５】基準電圧を発生する増幅器の利得を調整する、
本発明の一実施形態の回路図である。
本発明の一実施形態の回路図である。
１０ 回路 １２ ＰＮＰトランジスタ １４ 抵抗器 １６ オペアンプ ６０ バンドギャップ基準電圧
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デウェイン アラン スパイアーズ アメリカ合衆国 ニューハンプシャー，プ レイストウ，ハリマン ロード ２
Claims (10)
- 【請求項１】 ベース、エミッタおよびコレクタ電極を
有するトランジスタを含む、コア電圧を発生するコア電
圧発生器からなり、 該トランジスタの該エミッタと該コレクタは電流源と共
通電位点との間に接続され、ベースが該共通電位点に接
続されており、該トランジスタは、該ベース電極と該エ
ミッタ電極の間で、コア電圧である固有の電圧降下を有
しており、さらに、 動作点を設定するために該コア電圧が印加される入力を
有し、出力が基準電圧を構成している増幅器とからなる
ことを特徴とする基準電圧源。該トランジスタのエミッ
タおよびコレクタが、電流源と共通電位点との間に接続
され、該ベースが、該共通電位点に接続されており、該
トランジスタが、該ベース電極と該エミッタ電極と間に
固有の電圧降下を有し、該固有の電圧降下がコア電圧で
ある基準電圧源。 - 【請求項２】 請求項１に記載の基準電圧源において、
該コア電圧発生器が、該電流源と該共通電位点との間に
エミッタ‐ベース間が直列に接続されている複数の該ト
ランジスタを含み、該複数のトランジスタのベース‐エ
ミッタ電圧降下が加算されて、該増幅器の入力に印加さ
れるコア電圧を形成するようになっている基準電圧源。 - 【請求項３】 請求項１に記載の基準電圧源において、
温度変化に対してコア電圧を補正するためにベース‐エ
ミッタ間の電圧降下を変化させるために、該トランジス
タのベースと該共通電位点との間に接続されている温度
に敏感な抵抗器をさらに含む基準電圧源。 - 【請求項４】 請求項２に記載の基準電圧源において、
温度変化に対してコア電圧を補正するためにベース‐エ
ミッタ間の電圧降下を変化させるために、該トランジス
タのうちの少なくとも１つのベースと該共通電位点との
間に接続されている温度に敏感な抵抗器をさらに含む基
準電圧源。 - 【請求項５】 請求項１に記載の基準電圧源において、
該増幅器は２つの入力を備えているオペアンプを含み、
そして該コア電圧が該入力のうちの１つに印加され、さ
らに該増幅器の出力と該増幅器の入力の他の側との間に
フィードバック接続をさらに含む基準電圧源。 - 【請求項６】 請求項５に記載の基準電圧源において、
該フィードバック要素が、該増幅器の利得および該基準
電圧の大きさを制御する可変インピーダンスを含む基準
電圧源。 - 【請求項７】 請求項６に記載の基準電圧源において、
ターゲット電圧のソースと、該ターゲット電圧を基準と
して該基準電圧を設定するために、該増幅器の利得を変
化させる該フィードバック要素を変化させる回路とをさ
らに含む基準電圧源。 - 【請求項８】 請求項７に記載の基準電圧源において、
該増幅器の入力のうちの１つにおいて、可変のインピー
ダンス・フィードバック要素をさらに含み、該変化させ
る回路が、該フィードバック要素の両方の値を変化させ
るようになっている基準電圧源。 - 【請求項９】 請求項７に記載の基準電圧源において、
該変化させる回路が、該基準電圧と該ターゲット電圧と
の間の差によって制御されるアップ／ダウン・カウンタ
を含む論理回路を含み、可変インピーダンス要素の値を
変化させる出力を発生するようになっている基準電圧
源。 - 【請求項１０】 請求項８に記載の基準電圧源におい
て、該変化させる回路が、該基準電圧と該ターゲット電
圧との間の差によって制御されるアップ／ダウン・カウ
ンタを含み、該可変インピーダンス要素の両方の値を変
化させる出力を発生する論理回路を含む基準電圧源。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/943073 | 1997-10-01 | ||
| US08/943,073 US5936391A (en) | 1997-10-01 | 1997-10-01 | Partially temperature compensated low noise voltage reference |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11161352A true JPH11161352A (ja) | 1999-06-18 |
| JP3360032B2 JP3360032B2 (ja) | 2002-12-24 |
Family
ID=25479061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27922898A Expired - Fee Related JP3360032B2 (ja) | 1997-10-01 | 1998-10-01 | 部分的に温度補正された低ノイズ電圧基準 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5936391A (ja) |
| JP (1) | JP3360032B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100879780B1 (ko) | 2002-12-30 | 2009-01-22 | 주식회사 하이닉스반도체 | 반도체메모리장치의 코아전압발생회로 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT410722B (de) * | 2000-03-10 | 2003-07-25 | Austria Mikrosysteme Int | Verfahren zur gewinnung einer temperaturunabhängigen spannungsreferenz sowie schaltungsanordnung zur gewinnung einer derartigen spannungsreferenz |
| WO2002008846A1 (en) * | 2000-07-21 | 2002-01-31 | Ixys Corporation | Standard cmos compatible band gap reference |
| US6657480B2 (en) | 2000-07-21 | 2003-12-02 | Ixys Corporation | CMOS compatible band gap reference |
| US6552614B1 (en) * | 2000-11-08 | 2003-04-22 | Texas Instruments Incorporated | Broadband cable modem amplifier with programmable bias current |
| DE10219347A1 (de) * | 2002-04-30 | 2003-11-20 | Infineon Technologies Ag | Schaltungsanordnung zur Bereitstellung eines Referenzsignals |
| JP4131679B2 (ja) * | 2003-05-20 | 2008-08-13 | 松下電器産業株式会社 | レベルシフト回路 |
| US7053694B2 (en) * | 2004-08-20 | 2006-05-30 | Asahi Kasei Microsystems Co., Ltd. | Band-gap circuit with high power supply rejection ratio |
| US8456337B1 (en) * | 2012-04-10 | 2013-06-04 | Freescale Semiconductor, Inc. | System to interface analog-to-digital converters to inputs with arbitrary common-modes |
| US9377795B1 (en) * | 2014-11-17 | 2016-06-28 | Xilinx, Inc. | Temperature correction of an on-chip voltage reference |
| GB2611331A (en) * | 2021-09-30 | 2023-04-05 | Sky Cp Ltd | Sensing circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4313083A (en) * | 1978-09-27 | 1982-01-26 | Analog Devices, Incorporated | Temperature compensated IC voltage reference |
| US5047707A (en) * | 1990-11-19 | 1991-09-10 | Motorola, Inc. | Voltage regulator and method for submicron CMOS circuits |
| KR0175319B1 (ko) * | 1991-03-27 | 1999-04-01 | 김광호 | 정전압 회로 |
| JPH05289760A (ja) * | 1992-04-06 | 1993-11-05 | Mitsubishi Electric Corp | 基準電圧発生回路 |
| US5394078A (en) * | 1993-10-26 | 1995-02-28 | Analog Devices, Inc. | Two terminal temperature transducer having circuitry which controls the entire operating current to be linearly proportional with temperature |
| US5563504A (en) * | 1994-05-09 | 1996-10-08 | Analog Devices, Inc. | Switching bandgap voltage reference |
-
1997
- 1997-10-01 US US08/943,073 patent/US5936391A/en not_active Expired - Lifetime
-
1998
- 1998-10-01 JP JP27922898A patent/JP3360032B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100879780B1 (ko) | 2002-12-30 | 2009-01-22 | 주식회사 하이닉스반도체 | 반도체메모리장치의 코아전압발생회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3360032B2 (ja) | 2002-12-24 |
| US5936391A (en) | 1999-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6259321B1 (en) | CMOS variable gain amplifier and control method therefor | |
| US5990740A (en) | Differential amplifier with adjustable linearity | |
| JP3109560B2 (ja) | ばらつき補償技術による半導体集積回路 | |
| JP3360032B2 (ja) | 部分的に温度補正された低ノイズ電圧基準 | |
| JP2000504900A (ja) | 温度補償された対数検出器 | |
| US5874861A (en) | Amplifier circuit | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| US6664912B1 (en) | Preamplifier with improved CMRR and temperature stability and associated amplification method | |
| JP3704703B2 (ja) | 可変利得増幅器 | |
| US4851759A (en) | Unity-gain current-limiting circuit | |
| JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
| JPH09186595A (ja) | 電圧増幅器およびそれを用いたａ／ｄ変換器 | |
| JP3844544B2 (ja) | 光受信回路 | |
| JPS62173807A (ja) | 定電流源バイアス回路 | |
| JPH0519323B2 (ja) | ||
| JPH09219629A (ja) | 演算増幅器 | |
| JP2001292043A (ja) | 可変利得増幅回路 | |
| JPH05119856A (ja) | 半導体定電圧発生回路 | |
| JP2903213B2 (ja) | レベル変換回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3064973B2 (ja) | 利得可変増幅器 | |
| JP3443266B2 (ja) | 定電圧回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPH04215309A (ja) | 差動増幅器の基準電圧発生回路 | |
| JPH05150847A (ja) | 電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071011 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091011 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091011 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101011 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101011 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111011 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111011 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121011 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131011 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |