JPH0438567Y2 - - Google Patents

Description

【考案の詳細な説明】 産業上の利用分野 この考案は入力信号の変化分をできるだけ小さ
い変化の状態で伝送できるようにするため、入力
信号電流をトランジスタのベース−エミツタ間電
圧に変換して伝送するようにする方式のトランジ
スタ回路に関する。

背景技術とその問題点 一般にトランジスタ回路においては、この回路
中を伝送される信号振幅が小さい方がこのトラン
ジスタ回路をIC化するのに都合がよい。そこで、
入力信号電流の変化をそのまま伝送するのではな
く、トランジスタのベース−エミツタ間電圧V_BE
の微少変化に変換して、これを最終段において逆
変換して電流変化として取り出すようにする方式
（以下V_BE変換方式と称する）が考えられた。

第１図はこのV_BE変換方式を用いたトランジス
タ増幅回路の一例である。

同図で、１は入力端子で、これを通じた入力信
号はコンデンサ２を通じて差動構成の一対のトラ
ンジスタQ₁及びQ₂に供給される。すなわち、ト
ランジスタQ₁及びQ₂のエミツタはそれぞれ電流
値I₁の定電流源３及び４を介して接地されるとと
もにこれらトランジスタQ₁及びQ₂のエミツタ間
に抵抗５が接続される。なお６はこれらトランジ
スタQ₁及びQ₂のベースバイアス用の直流電源で
ある。

これらトランジスタQ₁及びQ₂のコレクタはV_BE
変換用のトランジスタQ₃及びQ₄のエミツタ−コ
レクタ間をそれぞれ通じて電源端子７に接続され
る。これらトランジスタQ₃及びQ₄のベースは共
通に接続され、このベースに所定の直流電圧V_A
が印加される。

そして、トランジスタQ₁のコレクタとトラン
ジスタQ₃のエミツタとの接続点に得られる電圧
及びトランジスタQ₂のコレクタとトランジスタ
Q₄のエミツタとの接続点に得られる電圧がライ
ンl₁及びl₂を通じて差動アンプ８を構成するトラ
ンジスタQ₅及びQ₆のベースに供給される。この
トランジスタQ₅とQ₆のエミツタは直結され、そ
の接続点が電流値2I₀の定電流源９を介して接続
される。そして、一方のトランジスタQ₆のコレ
クタと電源端子７との間に負荷抵抗１０が接続さ
れ、このコレクタより出力端子１１が導出され
る。

また、ラインl₁及びl₂を介して電流を流し込む
補助電流源の回路が設けられる。１２及び１３が
それで、カレントミラー回路で構成される。すな
わちそれぞれトランジスタQ₇，Q₈、ダイオード
D₁、抵抗１４，１５及びトランジスタQ₉，Q₁₀、
ダイオードD₂、抵抗１６，１７からなつており、
周知のようにトランジスタQ₈を流れる電流とト
ランジスタQ₇を流れる電流及びトランジスタQ₁₀
を流れる電流とトランジスタQ₉を流れる電流は
等しい。これら回路１２及び１３のトランジスタ
Q₈及びQ₁₀を通る側の電流路はそれぞれ電流値I₄
の定電流源１８及び１９に接続される。一方、ト
ランジスタQ₇及びQ₉を流れる電流（電流値I₄）
はそれぞれラインl₁及びl₂に流し込まれる。

このように、トランジスタQ₁及びQ₂のコレク
タに、補助電流源１２，１３より電流を流し込む
ことにより、後述するように回路の利得の上昇を
図るものである。

ここで、入力信号のV_BE変換による伝送につい
て説明する。

先ず、補助電流源の回路１２及び１３が接続さ
れていない場合を考える。

入力端子１を通じた入力信号はV_BE変換された
後、差動アンプ８において逆V_BE変換されて出力
端子１１に導出されるものである。

今、差動対アンプ８のトランジスタQ₅及びQ₆
のエミツタの接続点側の電圧をV_Bとすると、ト
ランジスタQ₃及びQ₄のベースには電圧V_Aが印加
されているから、この電圧V_BはトランジスタQ₃
のベース−エミツタ間電圧V_BEQ3とトランジスタ
Q₆のベース−エミツタ間電圧V_BEQ6との和、ある
いはトランジスタQ₄のベース−エミツタ間電圧
V_BEQ4とトランジスタQ₅のベース−エミツタ間電
圧V_BEQ5との和だけ、それぞれ低い電圧となる。
すなわち、 V_A−V_B＝V_BEQ3＋V_BEQ6 ＝V_BEQ4＋V_BEQ5 ……(1) このとき、入力端子１より入力信号が供給され
ると、トランジスタQ₃及びQ₄を流れる電流I₂及
びI₃は、I₂＝I₁＋i₁，I₃＝I₁−i₁となる。ここで、
ｉは入力信号による電流変化分で、入力信号の電
圧変化分をv_ioとし、抵抗５の値をR₁とすると、i₁
≒v_io／R₁である。また、出力信号電流をi₀とする
と、トランジスタQ₅及びQ₆のコレクタ電流は、
I₀＋i₀及びI₀−i₀となる。

したがつて、上記(1)式は次のように書き改めら
れる。

V_BEQ3＋V_BEQ6＝_BEQ4＋V_BEQ5 KT／ｑlnI₁＋i₁／I_s＋KT／ｑlnI₀−i₀／I_s ＝KT／ｑlnI₁−i₁／I_s＋KT／ｑlnI₀＋i₀／I_s ∴（I₁＋i₁）（I₀−i₀）＝（I₁−i₁）（I₀＋i₀） ∴2I₁i₀＝2I₀i₁∴i₀＝I₀／I₁i₁ ……(2) また、i₁≒v_io／R₁であるから、 i₀＝I₀／I₁・v_io／R₁ よつて、負荷抵抗１０の値をR₂とすると、出
力信号電圧v_putは、 v_put＝I₀／I₁・R₂／R₁v_io ……(3) したがつて、利得Ｇは、 Ｇ＝v_put／v_io≒I₀／I₁・R₂／R₁ ……(4) である。

次に、電流値I₄の補助電流源を図のように設け
た場合には、入力信号が入力端子１に供給されな
い状態のときは、 I₂＝I₃＝I₁−I₄ ……(5) となるから、(4)式は、 Ｇ＝I₀／I₁−I₄・R₂／R₁ ……(6) となり、この補助電流源により利得Ｇが上昇する
ことがわかる。

以上のことから、出力信号電流i₀は、(2)式に示
されるように定電流源３，４の電流値と差動アン
プ８の定電流源９の電流値との比からなる定数倍
されて得られる。この場合の信号伝送はB_BEの変
化をもつて行なうので、微少電圧変化の伝送であ
り、IC回路にとつて好ましい。しかも、この場
合に、補助電流源１２，１３により利得の上昇を
図ることができる。

ところで、この第１図の回路においては入力端
子１より過大入力信号が供給されたとき次のよう
な欠点がある。

すなわち、入力端子１に入力信号が加わらない
ときは、トランジスタQ₃及びQ₄を流れる電流I₂
及びI₃は、I₁−I₄であるが、入力端子１に入力信
号が加わると、トランジスタQ₁及びQ₂を流れる
電流は、０〜2I₁の範囲で変化する。第２図Ａに
示すような過大入力信号が入力端子に加わり、ト
ランジスタQ₁のベース電位が上り、トランジス
タQ₂のベース電位が下がると、このトランジス
タQ₂のコレクタ電流I₃は減少するが、これが電流
I₄よりも少なくなるとトランジスタQ₄を流れる電
流が零になるとともに、補助電流源であるカレン
トミラー回路１３による電流をこのトランジスタ
Q₂に流し込むことができなくなる。このため、
トランジスタQ₉がサチレーシヨンを起こす。ま
た、トランジスタQ₃及びQ₄に電流が流れている
間はこれらトランジスタQ₃，Q₄のエミツタはこ
の回路のストレー容量C₁及びC₂に対して低イン
ピーダンスであるのでこのストレー容量が問題な
かつたものが、トランジスタQ₄に流れる電流が
無くなることにより、そのエミツタ側のインピー
ダンスが高くなるためこのストレー容量C₂が問
題になる。つまり、第２図Ａのようなパルス電圧
が加わつたとき、この電圧の立ち下がりに追従し
て、その前まで電流が流れていなかつたトランジ
スタQ₄に即座に追従して電流が再び流れ始めれ
ば、出力信号電圧は入力信号に対応したパルス幅
となる。ところが、トランジスタQ₄に流れる電
流が一度零になり、そのエミツタ側のインピーダ
ンスが高く、またトランジスタQ₉がサチレーシ
ヨンを起こしているため、ストレー容量C₂が完
全に放電された後でないと、トランジスタQ₄よ
り再び電流を引くことができない。このため、第
２図Ａの入力パルスの後縁である立ち下がりに対
してトランジスタQ₂のコレクタ側に得られる信
号電圧は同図Ｂに示すようにストレー容量C₂の
放電時間ｔだけ遅延を生じてしまう不都合があ
る。

また、入力端子１に第２図Ａに示す信号とは逆
極性の信号が加わつたときに、トランジスタQ₃
に流れる電流が零になつたときにも、同様にして
ストレー容量C₁の影響が表われ、入力パルスに
対してその後縁に遅延を生じてしまい、パルス幅
が広くなつてしまう。

考案の目的 この考案は上述の点にかんがみ、第１図のよう
なV_BE変換方式を用いたトランジスタ回路におい
て、過大入力時に、その入力パルスのパルス幅が
広がつてしまうのを改善しようとするものであ
る。

考案の概要 この考案は第１図のような補助電流源を有する
V_BE変換方式のトランジスタ回路において、V_BE
変換用のトランジスタQ₃及びQ₄のベース−エミ
ツタ間電圧の変化を検出して、これらのベース−
エミツタ間電圧が減少しこれらに電流が流れなく
なる前に電流を引き出す２組の差動電流源を設
け、これにより上記目的を達成したものである。

実施例 以下、この考案回路の一実施例を第３図を参照
しながら説明しよう。

この例においては、第１図の回路のV_BE変換用
のトランジスタQ₃及びQ₄のベース−エミツタ間
電圧の変化を検出するトランジスタQ₁₁及びQ₁₂
が設けられる。すなわち、トランジスタQ₁のコ
レクタとトランジスタQ₃のエミツタとの接続点
（ラインl₁）がトランジスタQ₁₁のベースに接続さ
れ、また、トランジスタQ₂のコレクタとトラン
ジスタQ₄のエミツタとの接続点（ラインL₂）が
トランジスタQ₁₂のベースに接続される。これら
トランジスタQ₁₁及びQ₁₂のコレクタは電源端子
７に接続され、エミツタはそれぞれ電流源２０及
び２１を通じて接地される。

また、エミツタ直結のトランジスタQ₁₃とQ₁₄
及びエミツタ直結のトランジスタQ₁₅とQ₁₆のそ
れぞれで構成される差動アンプ２２及び２３が設
けられる。この差動アンプ２２及び２３の一方の
トランジスタQ₁₃及びQ₁₅のコレクタはそれぞれ
ラインl₁に接続され、他方のトランジスタQ₁₄及
びQ₁₆のコレクタはラインl₂に接続される。トラ
ンジスタQ₁₃及びQ₁₄のエミツタの接続点は電流
値I₅の電流源２４を介して接地され、トランジス
タQ₁₅及びQ₁₆のエミツタの接続点は同じく電流
値I₅の電流源２５を介して接地される。そして、
トランジスタQ₁₁のエミツタに得られるトランジ
スタQ₃のベース−エミツタ間電圧の変化の検出
電圧V₁が差動アンプ２２の一方のトランジスタ
Q₁₃に印加され、また、トランジスタQ₁₂のエミ
ツタに得られるトランジスタQ₄のベース−エミ
ツタ間電圧の変化の検出電圧V₂が差動アンプ２
３の他方のトランジスタQ₁₆のベースに印加され
る。また、電源端子７とアース間にトランジスタ
Q₁₇のコレクタ−エミツタ間、抵抗２６及び電流
源２７の直列回路が接続され、抵抗２６と電流源
２７との接続点の電圧V₀が差動アンプ２２の他
方のトランジスタQ₁₄及び差動アンプ２３の一方
のトランジスタQ₁₅のベースに供給される。な
お、トランジスタQ₁₇のベースはトランジスタQ₃
及びQ₄のベースに接続され、電圧V_Aが供給され
ている。また、電圧V₀は入力信号が入力端子１
より供給されていないときの電圧V₁及びV₂の値
よりわずかに高くなるように抵抗２５の値を選定
することにより設定される。

他は第１図の回路と全く同様に構成される。

以上のようにした第３図の回路において、入力
信号が入力端子１に加わつていない状態では、電
圧V₀が電圧V₁，V₂よりわずかに高く設定されて
いるのでトランジスタQ₁₄とQ₁₅が導通しており、
トランジスタQ₃及びQ₄を流れる電流I₂及びI₃は、 I₂＝I₃＝I₁−（I₄−I₅） ……(7) となる。

入力信号が入力端子１に加えられ、これによつ
て例えばトランジスタQ₁のベース電位が下がる
と、トランジスタQ₃に流れる電流I₂が減少し、そ
のベース−エミツタ間電圧が減少するため、トラ
ンジスタQ₃のエミツタ側の電位V₄が上昇する。
このため、トランジスタQ₁₁のエミツタ電圧V₁、
すなわちトランジスタQ₁₃のベース電位がトラン
ジスタQ₁₄のベース電位V₀より高くなるためトラ
ンジスタQ₁₃が導通し、トランジスタQ₁₄が非導
通となる。一方、トランジスタQ₁₅は導通、トラ
ンジスタQ₁₆は非導通の状態を保つている。した
がつて、このときはラインl₁よりトランジスタ
Q₁₃及びQ₁₅を通じて電流が引かれ、トランジス
タQ₃のベース−エミツタ間電圧の減少が抑制さ
れるとともにトランジスタQ₇がサチレーシヨン
を起こすことが防止される。

また、入力端子１に加えられる入力信号により
トランジスタQ₂のベース電位が下がり、トラン
ジスタQ₄に流れる電流I₃が減少するときは、トラ
ンジスタQ₄のエミツタ側の電位V₅が上昇し、こ
れがトランジスタQ₁₂で検出され、トランジスタ
Q₁₆のベース電位V₂が電位V₀より高くなる。この
ため、トランジスタQ₁₆が導通し、トランジスタ
Q₁₅は非導通となる。一方、トランジスタQ₁₃は
非導通、トランジスタQ₁₄は導通の状態にあるか
ら、ラインl₁よりトランジスタQ₁₄及びQ₁₆を通じ
て電流が引かれ、トランジスタQ₄のベース−エ
ミツタ間電圧の減少が抑制されるとともにトラン
ジスタQ₉がサチレーシヨンを起こすことが防止
される。

以上のようにして、補助電流源１２及び１３か
らは電流を常に流し込むことができ、また、トラ
ンジスタQ₃及びQ₄に流れる電流が零になること
もないから、入力パルスに対してパルス幅が広が
るのが防止される。

なお、この場合、電流値I₄と電流値I₅とは、 2I₅＞I₄ なる関係を満足するように選定されるものであ
る。

考案の効果 以上のように、V_BE変換方式であつて、利得を
上げるための補助電流源を有するトランジスタ回
路では、状態過大入力に対して弱く、入力パルス
の幅が広がつてしまう欠点があつたが、この考案
によれば、V_BE変換用トランジスタのV_BEの変化
を検出して、これが所定値より低くなつたとき電
流を引く回路を設けたことにより、微小信号は通
常のように利得上昇されるが、規定値以上の入力
信号に対しては抑圧するように働き、これにより
パルスの広がりを防止することができる。

このように、この考案によれば入力信号に対し
て振幅的にはリミツタ作用をするものの、パルス
幅が変わるようなことはないから、例えば、この
考案回路を、映像信号のノイズ軽減回路のノイズ
成分のみを取り出すリミツタ回路の前段のアンプ
として用いれば良好なノイズ軽減効果が得られる
というメリツトがある。

【図面の簡単な説明】

第１図は従来のV_BE変換方式のトランジスタ増
幅回路の一例の接続図、第２図はその欠点を説明
するための図、第３図はこの考案回路の一例の接
続図である。 １は入力端子、Q₁，Q₂は差動対のトランジス
タ、Q₃，Q₄はV_BE変換用のトランジスタ、８は差
動アンプ、１０は出力端子、１２及び１３は補助
電流源の回路、Q₁₁，Q₁₂はトランジスタQ₃，Q₄
のV_BEの変化を検出するトランジスタ、Q₁₃及び
Q₁₄，Q₁₅及Q₁₆はそれぞれ差動アンプを構成する
トランジスタである。

Claims (1)

【実用新案登録請求の範囲】
1. 入力信号が供給される差動対のトランジスタ
   と、この差動対のトランジスタのコレクタ側に設
   けられ、上記入力信号電流をベース−エミツタ間
   電圧V_BE変換するためのベースが共通に接続され
   た第１の１対のトランジスタと、上記差動対のト
   ランジスタのコレクタのそれぞれと上記第１の１
   対のトランジスタとのそれぞれの接続点に得られ
   る電圧がそれぞれ供給される第２の１対のトラン
   ジスタからなる差動アンプと、上記差動対のトラ
   ンジスタのコレクタのそれぞれと上記第１の１対
   のトランジスタとのそれぞれの接続点より電流を
   流し込むカレントミラー回路及び定電流源で構成
   される１対の補助電流源と、上記ベース−エミツ
   タ間電圧V_BEの変化を検出してこれが所定値より
   低くなつたとき電流を引くように構成された２組
   の差動電流源とからなり、上記差動アンプより出
   力端子が導出されてなるトランジスタ回路。