JPH0210677Y2 - - Google Patents

Info

Publication number
JPH0210677Y2
JPH0210677Y2 JP1981184977U JP18497781U JPH0210677Y2 JP H0210677 Y2 JPH0210677 Y2 JP H0210677Y2 JP 1981184977 U JP1981184977 U JP 1981184977U JP 18497781 U JP18497781 U JP 18497781U JP H0210677 Y2 JPH0210677 Y2 JP H0210677Y2
Authority
JP
Japan
Prior art keywords
transistor
base
output
diode
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1981184977U
Other languages
English (en)
Other versions
JPS5890749U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP18497781U priority Critical patent/JPS5890749U/ja
Publication of JPS5890749U publication Critical patent/JPS5890749U/ja
Application granted granted Critical
Publication of JPH0210677Y2 publication Critical patent/JPH0210677Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

【考案の詳細な説明】 考案の技術分野 本考案は波形整形回路に係わり、特に、出力側
トランジスタの動作状態により出力インピーダン
スが変化しない波形整形回路に関する。
考案の技術的背景 通常、入力波形処理には第1図Aに示すごと
き、任意の基準レベルVLで立上り、任意のピー
クレベルVHを尖頭レベルとする入力信号Viの波
形を、所定の中間レベルVMで比較し、下部レベ
ルVOLが第1図Bに示す基準電位点「0」と等し
く、上部レベルVOHが所定のレベルVsと等しい整
形された出力信号Vpを得る波形整形がある。
この波形整形を行なう波形整形回路は第2図に
示す如く、差動増幅器及び出力トランジスタ
Q3で構成されている。
入力信号Viは入力端子1を介して差動増幅器
の第1のトランジスタQ1のベースに入力され
る。差動増幅器の出力は差動構成されている第
2のトランジスタQ2のコレクタに接続されてい
る負荷抵抗R2の一端から端子3bを介して出力
トランジスタQ3のベースに送出される。出力ト
ランジスタQ3は端子3bを介してベースに入力
された信号をエミツタ抵抗R3の一端からエミツ
タフオロワで出力信号Vpを出力端子2を介して
出力する。第2図の符号、VBは第2のトランジ
スタQ2のベースバイアス、I1は定電流源であり、
この定電流源I1の替りに抵抗R1が接続されること
もある。
この波形整形回路の入力信号Viの振幅がベース
バイアスVBより高くなると差動増幅器の第1
のトランジスタQ1はオフ、第2のトランジスタ
Q2はオンとなり出力信号Vpの上部レベルVOHは VOH=R2I1−VBE3 …(1) 但し、VBE3はトランジスタQ3のベース、エミ
ツタ順方向電圧降下 (1)式に示すレベルとなる。入力信号Viの振幅が
ベースバイアスVBより低いときは第1のトラン
ジスタQ1はオン、第2のトランジスタQ2はオフ
となり、出力信号Vpの下部レベルVOLは「0」と
なる。従つて第1図Bに示す如く、下部レベル
VOL及び上部レベルVOHの振幅を有する出力信号
Vpが形成される。
出力信号Vpの上部レベルVOHが形成されるとき
の出力インピーダンスZOHは ZOH=R3・re3/R3+re3 …(2) 但し、re3はトランジスタQ3の内部エミツタ抵
抗(2)式に示すとおりとなり、極めて低いインピー
ダンスとなる。
出力信号Vpの下部レベルVOLが形成されるとき
は、トランジスタQ3がカツトオフされているた
め、このときの出力インピーダンスZOLは ZOL=R3 …(3) (3)式に示す数値となり、前記の出力インピーダ
ンスZOHに比較して、非常に高いインンピーダン
スとなる。
背景技術の問題点 従来の第2図に示す波形整形回路は出力側のト
ランジスタQ3のオン、オフにより出力インピー
ダンスが増減するから、出力信号Vpを送出して
他の回路をドライブする際の入出力条件が制約さ
れ、且つ、他の回路との接続路を介して誘導防害
を受けやすい等の欠点がある。
考案の目的 本考案の目的は出力インピーダンスが低く、且
つ、安定した波形の出力信号を形成する波形整形
回路を提供することにある。
考案の概要 本考案は差動増幅器を形成する2個のトランジ
スタの夫々のコレクタから取出した信号をカレン
トミラー回路を形成するトランジスタとエミツタ
フオロワを形成するトランジスタの夫々のベース
に供給し、エミツタフオロワのエミツタ抵抗に並
列に接続されているカレントミラー回路のトラン
ジスタの動作により、出力信号を形成するエミツ
タフオロワのトランジスタがオフとなつた状態で
も出力インピーダンスが高くならないよう構成さ
れたものである。
考案の実施例 以下、本考案による波形整形回路の一実施例を
図面と共に詳述する。
第3図と第2図で同一のものには同一符号を付
してあるから説明を省略する。
第3図において、はカレントミラー回路であ
る。カレントミラー回路はダイオードD1とト
ランジスタQ4で構成され、このトランジスタQ4
のベースはダイオードD1のアノードに接続され
ている。トランジスタQ4のエミツタとダイオー
ドD1のカソードは基準電位点(アース)に接続
してある。カレントミラー回路の入力電流側と
なるトランジスタQ4のベースとダイオードD1
アノードとの接続点4aは差動増幅器の第1の
トランジスタQ1のコレクタと接続されている。
またトランジスタQ4のコレクタはエミツタフオ
ロワのトランジスタQ3のエミツタと接続されて
いる。
入力信号Viが入力端子1を介して差動増幅器
の第1のトランジスタQ1のベースに入力された
ときの動作は従来の第2図の波形整形回路と同じ
である。従つて、入力信号Viの振幅がベースバイ
アスVBより高くなると、第1のトランジスタQ1
はオフ、第2のトランジスタはオンとなり出力信
号VOの上部レベルV′OHは V′OH=R2I1−VBE3 …(4) 但し、VBE3はトランジスタQ3のベース、エミ
ツタ順方向電圧降下 (4)式に示すとおりとなり、(1)式と同じである。
このときの出力インピーダンスZ′OHは Z′OH=R3・re3/R3+re3 …(5) 但し、re3はトランジスタQ3の内部エミツタ抵
抗 (5)式に示す如く、(2)式と同じである。
入力信号Viの振幅がベースバイアスVBより低
いときは、第1のトランジスタQ1はオフからオ
ンとなり、第2のトランジスタQ2とエミツタフ
オロワのトランジスタQ3はオンからオフとなる。
従つて、出力信号Vpの下部レベルV′OLは従来と同
様に「0」となる。
第1のトランジスタQ1がオンとなると、カレ
ントミラー回路のダイオードD1に定電流源I1
流れ、カレントミラー回路の入力電流となる。
このためオフとなつているエミツタフオロワのト
ランジスタQ3のエミツタとトランジスタQ4の接
続点4bに電流が流れこんでいたとすると、前記
入力電流に相当する電流が接続点4bから引き去
る形でカレントミラー回路が機能する。トラン
ジスタQ3はオフとなつているので、この電流の
引き去る機能は出力端子2に対して行こなわれ
る。
この場合の出力インピーダンスZ′OLは Z′OL=rcs4・R3/rcs4+R3 …(6) 但し、rcs4はトランジスタQ4のコレクタエミツ
タ間飽和インピーダンス (6)式に示すとおりであり、低インピーダンスとな
つている。
差動増幅器の第1のトランジスタQ1と第2
のトランジスタQ2は入力信号Viに対してベース
バイアスVBを閾値としてオン、オフしているか
ら、入力信号Viの過渡期には第1のトランジスタ
Q1及び第2のトランジスタQ2が同時にオンとな
る期間がある。然し、この場合はトランジスタ
Q4とダイオードD1とがカレントミラー構成とな
つているのでトランジスタQ4の最大電流は定電
流源I1となり、トランジスタQ3の最大電流は抵抗
R3に流れる電流と、トランジスタQ4に流れる電
流、即ち定電流源I1との和の電流となる。
第4図は他の実施例の回路図である。前記差動
増幅器の第1のトランジスタのベースと入力端
子の間にダイオードD2を接続し、このダイオー
ドD2と差動的なバランスをとるための第2のト
ランジスタのベースとベースバイアスVBとの間
にダイオードD3を接続してある。このダイオー
ドD2により入力信号Viの基準レベルVLがアース
レベルのとき、第1のトランジスタQ1が飽和状
態となることを防止している。尚ダイオードD3
の替りにPNPトランジスタのエミツタフオロワ
でベースバイアスVBを形成してもよい。
また第4図ではトランジスタQ2のコレクタと
コレクタの負荷抵抗R2との間にダイオードD4
設けている。このダイオードD4を設けることに
より前記(1)式及び(4)式の第2項に係わる電圧の影
響を出力信号Vpの上部レベルVOH,V′OHから取除
くことが出来る。
考案の効果 本考案になる波形整形回路は差動構成された第
1のトランジスタ並びに第2のトランジスタの夫
夫のコレクタをカレントミラー回路の第4のトラ
ンジスタとエミツタフオロワの第3のトランジス
タの夫々のベースに接続し、ミラー電流を第3の
トランジスタのエミツタと第4のトランジスタの
コレクタとの接続点で得るよう構成してあるた
め、第3のトランジスタがオフとなつたときエミ
ツタフオロワの出力が高インピーダンスとならな
い特長を有している。このため、出力信号は常に
低インピーダンスで他の回路に供給されるから誘
導雑音を発生しない。
又、差動構成された第1のトランジスタと入力
端子の間に第2のダイオードを設け、第2のトラ
ンジスタとベースバイアスとの間には第3のトラ
ンジスタを設けるよう構成した場合には、入力信
号の動作レベルがアースレベルのときでも第1の
トランジスタが飽和しない特長を有している。こ
のため、第1のトランジスタは常に活性領域で動
作するので出力波形は従来に比べて改善され理想
的な波形の出力信号を得ることが出来る。
又、差動構成された第2のトランジスタとコレ
クタ抵抗との間に第3のダイオードを設けた構成
とした場合には、エミツタフオロワの動作時の出
力信号に及ぼす影響を除去出来る特長を有してい
る。このため、出力信号の振幅レベルが変化せず
常に安定した出力信号を得ることが出来る。
【図面の簡単な説明】
第1図A,Bは入力信号と出力信号の波形図、
第2図は従来の波形整形回路の回路図、第3図は
本考案になる波形整形回路の一実施例の回路図、
第4図は本考案の他の実施例の回路図である。 図中符号1は入力端子、2は出力端子、は差
動増幅器、はカレントミラー回路である。

Claims (1)

    【実用新案登録請求の範囲】
  1. 入力信号がベースに入力される第1のトランジ
    スタ及びバイアス電源がベースに印加される第2
    のトランジスタを有する差動増幅器と、第1のト
    ランジスタのコレクタと基準電位点との間に接続
    された第1のダイオードと、第2のトランジスタ
    のコレクタ負荷抵抗の一端がベースに接続されて
    いるNPN型の第3のトランジスタと、第1のト
    ランジスタのコレクタがベースに接続されている
    NPN型の第4のトランジスタとを具備し、エミ
    ツタフオロワを形成する第3のトランジスタのエ
    ミツタを、第1のダイオードと共にカレントミラ
    ーを形成する第4のトランジスタのコレクタに接
    続したことを特徴とする波形整形回路。
JP18497781U 1981-12-14 1981-12-14 波形整形回路 Granted JPS5890749U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18497781U JPS5890749U (ja) 1981-12-14 1981-12-14 波形整形回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18497781U JPS5890749U (ja) 1981-12-14 1981-12-14 波形整形回路

Publications (2)

Publication Number Publication Date
JPS5890749U JPS5890749U (ja) 1983-06-20
JPH0210677Y2 true JPH0210677Y2 (ja) 1990-03-16

Family

ID=29985612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18497781U Granted JPS5890749U (ja) 1981-12-14 1981-12-14 波形整形回路

Country Status (1)

Country Link
JP (1) JPS5890749U (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61202519A (ja) * 1985-03-06 1986-09-08 Fujitsu Ltd コンパレ−タ回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5199959A (ja) * 1975-01-29 1976-09-03 Rca Corp
JPS53116754A (en) * 1977-03-21 1978-10-12 Nat Semiconductor Corp Comparator and currentttootime converter utilizing same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5199959A (ja) * 1975-01-29 1976-09-03 Rca Corp
JPS53116754A (en) * 1977-03-21 1978-10-12 Nat Semiconductor Corp Comparator and currentttootime converter utilizing same

Also Published As

Publication number Publication date
JPS5890749U (ja) 1983-06-20

Similar Documents

Publication Publication Date Title
JPS6245724B2 (ja)
JPS61230411A (ja) 電気回路
US4437023A (en) Current mirror source circuitry
JP3315748B2 (ja) 増幅回路
JPH07271461A (ja) 安定化電圧発生制御回路
JPH0210677Y2 (ja)
JPS5915124Y2 (ja) 電力増幅回路
JP2902277B2 (ja) エミッタホロワ出力電流制限回路
JPH0352031Y2 (ja)
JPH0321082Y2 (ja)
JP3443266B2 (ja) 定電圧回路
JP2623954B2 (ja) 利得可変増幅器
JPH07336161A (ja) 差動増幅器
JP2901441B2 (ja) 緩衝増幅器
JPS6246326Y2 (ja)
JPS6325769Y2 (ja)
JPH0834415B2 (ja) コンパレ−タ回路
JPS6133710Y2 (ja)
JPS6110333Y2 (ja)
JP3036925B2 (ja) 差動増幅回路
JPH0332096Y2 (ja)
KR930006078Y1 (ko) 히스테리시스 특성을 갖는 전압비교회로
JPS645369Y2 (ja)
JPH0346574Y2 (ja)
JP2844796B2 (ja) 増幅回路