JPH0122256Y2 - - Google Patents
Info
- Publication number
- JPH0122256Y2 JPH0122256Y2 JP19088881U JP19088881U JPH0122256Y2 JP H0122256 Y2 JPH0122256 Y2 JP H0122256Y2 JP 19088881 U JP19088881 U JP 19088881U JP 19088881 U JP19088881 U JP 19088881U JP H0122256 Y2 JPH0122256 Y2 JP H0122256Y2
- Authority
- JP
- Japan
- Prior art keywords
- muting
- transistors
- differential amplifier
- clamper
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案はミユーテイング回路に関するものであ
る。
る。
一般に、ミユーテイング動作の際直流電圧に変
動が生じると、これに伴いポツプ音が発生するこ
とが知られているが、このポツプ音を少なくする
ため、第1図に示すように構成したミユーテイン
グ回路が考えられている。
動が生じると、これに伴いポツプ音が発生するこ
とが知られているが、このポツプ音を少なくする
ため、第1図に示すように構成したミユーテイン
グ回路が考えられている。
このミユーテイング回路は、PNPトランジス
タQ1及びQ2、コレクタ抵抗R1及びR2、並びに定
電流源からなる差動増幅器と、この差動増幅器
にミユーテイング動作を行わせるカレントシエア
ー回路と呼ぶ回路とによつて構成されている。カ
レントシエアー回路は、差動増幅器のトランジス
タQ1及びQ2にそれぞれ並列に接続され、かつベ
ースが相互接続されている同一導電形のPNPト
ランジスタQ3及びQ4からなる。また、入力信号
は入力端子1からカツプリングコンデンサC1を
介して差動増幅器の一方のトランジスタのベース
に加えられると共に、更にダイオードD1及びD2
からなる全波整流器とコンデンサC2とによつて
整流・平滑されて差動増幅器の他方のトランジス
タQ2のベースにも加えられるようになつている。
そして、出力信号はトランジスタQ2とそのコレ
クタ抵抗R2との接続点に接続した出力端子2か
ら得られる。
タQ1及びQ2、コレクタ抵抗R1及びR2、並びに定
電流源からなる差動増幅器と、この差動増幅器
にミユーテイング動作を行わせるカレントシエア
ー回路と呼ぶ回路とによつて構成されている。カ
レントシエアー回路は、差動増幅器のトランジス
タQ1及びQ2にそれぞれ並列に接続され、かつベ
ースが相互接続されている同一導電形のPNPト
ランジスタQ3及びQ4からなる。また、入力信号
は入力端子1からカツプリングコンデンサC1を
介して差動増幅器の一方のトランジスタのベース
に加えられると共に、更にダイオードD1及びD2
からなる全波整流器とコンデンサC2とによつて
整流・平滑されて差動増幅器の他方のトランジス
タQ2のベースにも加えられるようになつている。
そして、出力信号はトランジスタQ2とそのコレ
クタ抵抗R2との接続点に接続した出力端子2か
ら得られる。
今、トランジスタQ1及びQ2のベースの電位を
V1、相互接続されたトランジスタQ3及びQ4のベ
ースの電位をV2とすると、V1とV2は通常動作時
にトランジスタQ1及びQ2からなる差動増幅器が
動作するように、V1<V2に設定されている。従
つて、トランジスタQ3及びQ4がオフとなり、電
流源からの電流がトランジスタQ1及びQ2に流
れるため、端子2から出力信号が得られる。
V1、相互接続されたトランジスタQ3及びQ4のベ
ースの電位をV2とすると、V1とV2は通常動作時
にトランジスタQ1及びQ2からなる差動増幅器が
動作するように、V1<V2に設定されている。従
つて、トランジスタQ3及びQ4がオフとなり、電
流源からの電流がトランジスタQ1及びQ2に流
れるため、端子2から出力信号が得られる。
これに対し、ミユーテイング動作時には、V1
>V2となるようにすることにより、トランジス
タQ1及びQ2がオフし、この代りにトランジスタ
Q3及びQ4がオンして電流がトランジスタQ3及び
Q4に流れるようになり、増幅器動作が停止して
ミユーテイング動作になる。
>V2となるようにすることにより、トランジス
タQ1及びQ2がオフし、この代りにトランジスタ
Q3及びQ4がオンして電流がトランジスタQ3及び
Q4に流れるようになり、増幅器動作が停止して
ミユーテイング動作になる。
ところで、抵抗R2の両端の直流電圧は、トラ
ンジスタQ1及びQ2のオン・オフに関係なく、定
電流源の電流値で決まり、電流をiとすると、
R2×1/2×iになる。この電圧はミユーテイング
によつて変動することがないので、ポツプ音の発
生が少なくなる。
ンジスタQ1及びQ2のオン・オフに関係なく、定
電流源の電流値で決まり、電流をiとすると、
R2×1/2×iになる。この電圧はミユーテイング
によつて変動することがないので、ポツプ音の発
生が少なくなる。
ところが、ミユーテイング時にV1−V2=1.5〜
2Vになつても、そのときピーク値が|V1−V2|
程度の電圧の負の大入力信号があると、トランジ
スタQ1のベースが負の方向に振られるようにな
り、V1−V2≦0となつて、トランジスタQ1がオ
ン、トランジスタQ3がオフとなるようになる。
このため、トランジスタQ1及びQ4によつて差動
増幅器が形成され、入力端子1に加えられている
信号が抵抗R2の両端の電圧の形で出力端子2か
ら出力されるようになる。すなわち、ミユーテイ
ング時にも拘らず、負の大入力信号に対して信号
の一部が出力にもれるという欠点がある。
2Vになつても、そのときピーク値が|V1−V2|
程度の電圧の負の大入力信号があると、トランジ
スタQ1のベースが負の方向に振られるようにな
り、V1−V2≦0となつて、トランジスタQ1がオ
ン、トランジスタQ3がオフとなるようになる。
このため、トランジスタQ1及びQ4によつて差動
増幅器が形成され、入力端子1に加えられている
信号が抵抗R2の両端の電圧の形で出力端子2か
ら出力されるようになる。すなわち、ミユーテイ
ング時にも拘らず、負の大入力信号に対して信号
の一部が出力にもれるという欠点がある。
本考案は上述した点に鑑みてなされたもので、
その目的とするところは、ポツプ音の発生を少な
くでき、しかも過大入力信号に対しても十分なミ
ユーテイング動作を行えるようにしたミユーテイ
ング回路を提供することにある。
その目的とするところは、ポツプ音の発生を少な
くでき、しかも過大入力信号に対しても十分なミ
ユーテイング動作を行えるようにしたミユーテイ
ング回路を提供することにある。
以下、本考案を第2図に示す実施例について説
明する。
明する。
第2図は本考案によるミユーテイング回路を示
す回路図で、第1図と同一の参照符号は同一部品
を示す。図中、入力のカツプリングコンデンサ
C1の前、すなわち入力端子1とアースとの間に
は、互に逆向きに並列接続されたダイオードD3
及びD4からなるクランパーが挿入されている。
図には示されていないが、この回路では、トラン
ジスタQ1及びQ2のベース電位V1とトランジスタ
Q3及びQ4のベース電位V2とは通常動作時にはV1
<V2となつているが、ミユーテイング時には電
位差V1−V2が0・7V以上になるようになされて
いる 上述の電位の切換えを行うための具体的な手段
は示していないが、V1<V2(=1.5〜2V)になる
ように設定したV1及びV2の一方V1を引上げる
か、或は他分V2を引下げるかすることによつて
これを行うことができる。
す回路図で、第1図と同一の参照符号は同一部品
を示す。図中、入力のカツプリングコンデンサ
C1の前、すなわち入力端子1とアースとの間に
は、互に逆向きに並列接続されたダイオードD3
及びD4からなるクランパーが挿入されている。
図には示されていないが、この回路では、トラン
ジスタQ1及びQ2のベース電位V1とトランジスタ
Q3及びQ4のベース電位V2とは通常動作時にはV1
<V2となつているが、ミユーテイング時には電
位差V1−V2が0・7V以上になるようになされて
いる 上述の電位の切換えを行うための具体的な手段
は示していないが、V1<V2(=1.5〜2V)になる
ように設定したV1及びV2の一方V1を引上げる
か、或は他分V2を引下げるかすることによつて
これを行うことができる。
以上のような構成により、ダイオードD3及び
D4の順方向導通電圧VF以上の過大入力信号はダ
イオードD3及びD4からなるクランパーによつて
クランプされ、差動増幅器のトランジスタQ1及
びQ2のベースには、通常0.7VであるVF以上の入
力信号が加わることがなくなる。またミユーテイ
ング時には、上述したようにV1−V2>0.7Vとな
るようにV1或はV2が設定されるため、ミユーテ
イング時に過大入力が加わつてもトランジスタ
Q1がオンすることがなく、トランジスタQ1及び
Q2のオフ状態とトランジスタQ3及びQ4のオン状
態を確実に保持することができる。
D4の順方向導通電圧VF以上の過大入力信号はダ
イオードD3及びD4からなるクランパーによつて
クランプされ、差動増幅器のトランジスタQ1及
びQ2のベースには、通常0.7VであるVF以上の入
力信号が加わることがなくなる。またミユーテイ
ング時には、上述したようにV1−V2>0.7Vとな
るようにV1或はV2が設定されるため、ミユーテ
イング時に過大入力が加わつてもトランジスタ
Q1がオンすることがなく、トランジスタQ1及び
Q2のオフ状態とトランジスタQ3及びQ4のオン状
態を確実に保持することができる。
本考案は上述したように、差動増幅器の信号入
力にクランンパーを設け、このクランパーのクラ
ンプ電圧以上の信号が差動増幅器に入力されるこ
とがないようにすると共に、ミユーテイング動作
を行わせるため切換えられる問題となる電位差を
上記クランプ電圧以上に設定するようにしたもの
であるため、ミユーテイング動作中に過大入力信
号があつても、差動増幅動作が行われることがな
くなり、信号が出力に現われるという問題の起ら
ない実用的に極めて優れた効果が得られる。
力にクランンパーを設け、このクランパーのクラ
ンプ電圧以上の信号が差動増幅器に入力されるこ
とがないようにすると共に、ミユーテイング動作
を行わせるため切換えられる問題となる電位差を
上記クランプ電圧以上に設定するようにしたもの
であるため、ミユーテイング動作中に過大入力信
号があつても、差動増幅動作が行われることがな
くなり、信号が出力に現われるという問題の起ら
ない実用的に極めて優れた効果が得られる。
第1図は従来のミユーテイング回路を示す回路
図、及び第2図は本考案によるミユーテイング回
路の一実施例を示す回路図である。 Q1〜Q4……トランジスタ、D3,D4……ダイオ
ード、V0,R,R4……バイアス回路。
図、及び第2図は本考案によるミユーテイング回
路の一実施例を示す回路図である。 Q1〜Q4……トランジスタ、D3,D4……ダイオ
ード、V0,R,R4……バイアス回路。
Claims (1)
- 差動増幅器を構成する一対のトランジスタのそ
れぞれと並列に同一導電形のトランジスタをそれ
ぞれ接続すると共にそれらのベースを相互接続し
てなり、前記差動増幅器の信号入力となるトラン
ジスタのベースの電位と前記相互接続したベース
の電位との間の電位差を切換えてミユーテイング
動作を行わせるようにしたミユーテイング回路に
おいて、前記差動増幅器の信号入力にクランパー
を設け、かつミユーテイング動作時における前記
電位差を前記クランパーのクランプ電圧よりも大
きくするようにしたことを特徴とするミユーテイ
ング回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19088881U JPS5896322U (ja) | 1981-12-23 | 1981-12-23 | ミユ−テイング回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19088881U JPS5896322U (ja) | 1981-12-23 | 1981-12-23 | ミユ−テイング回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5896322U JPS5896322U (ja) | 1983-06-30 |
JPH0122256Y2 true JPH0122256Y2 (ja) | 1989-06-30 |
Family
ID=30104379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19088881U Granted JPS5896322U (ja) | 1981-12-23 | 1981-12-23 | ミユ−テイング回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5896322U (ja) |
-
1981
- 1981-12-23 JP JP19088881U patent/JPS5896322U/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5896322U (ja) | 1983-06-30 |