JPS6133483B2 - - Google Patents
Info
- Publication number
- JPS6133483B2 JPS6133483B2 JP11020981A JP11020981A JPS6133483B2 JP S6133483 B2 JPS6133483 B2 JP S6133483B2 JP 11020981 A JP11020981 A JP 11020981A JP 11020981 A JP11020981 A JP 11020981A JP S6133483 B2 JPS6133483 B2 JP S6133483B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- circuit
- level
- alc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
この発明は例えばテープレコーダの録音系に好
適する自動レベル制御回路の改良に関する。
適する自動レベル制御回路の改良に関する。
周知のように、テープレコーダの録音系には過
大入力によるクリツプ現象の発生や、過小入力に
よるＳ／Ｎの劣化を防止するために、自動レベル
制御回路（ALC）が介挿されており、これによ
つて最適レベルで録音がなせるようになつてい
る。
大入力によるクリツプ現象の発生や、過小入力に
よるＳ／Ｎの劣化を防止するために、自動レベル
制御回路（ALC）が介挿されており、これによ
つて最適レベルで録音がなせるようになつてい
る。
第１図はかかる自動レベル制御回路として従来
より知られているもので、増幅器A1からの交流
出力信号VoをダイオードD1，D2で整流してVoに
比例する直流制御電圧Vcを得、このVcにより
ALC用のトランジスタQ1，Q2を動作させ、Q1の
コレクタ・エミツタ間の交流インピーダンスを
Vcに応じて変化させることにより、信号源Esか
らの入力信号Viのレベルを一定に保持するもの
である。
より知られているもので、増幅器A1からの交流
出力信号VoをダイオードD1，D2で整流してVoに
比例する直流制御電圧Vcを得、このVcにより
ALC用のトランジスタQ1，Q2を動作させ、Q1の
コレクタ・エミツタ間の交流インピーダンスを
Vcに応じて変化させることにより、信号源Esか
らの入力信号Viのレベルを一定に保持するもの
である。
しかしながら、このような従来の自動レベル制
御回路にあつては、直流制御電圧Vcが交流出力
信号Voのレベルに比例しているために、ALC用
トランジスタQ1，Q2のベース・エミツタ間電圧
の温度特性がそのまま出力レベルの変化として現
われてしまうので、高温ではALCのレベルが下
がつてしまうような不都合が生じる。また、
ALCのレベルがALC用トランジスタQ1，Q2のベ
ース・エミツタ間電圧およびダイオードD1，D2
の順方向電圧特性によつて定まるために、レベル
の設定を自由になし得ないという欠点があつた。
御回路にあつては、直流制御電圧Vcが交流出力
信号Voのレベルに比例しているために、ALC用
トランジスタQ1，Q2のベース・エミツタ間電圧
の温度特性がそのまま出力レベルの変化として現
われてしまうので、高温ではALCのレベルが下
がつてしまうような不都合が生じる。また、
ALCのレベルがALC用トランジスタQ1，Q2のベ
ース・エミツタ間電圧およびダイオードD1，D2
の順方向電圧特性によつて定まるために、レベル
の設定を自由になし得ないという欠点があつた。
そこで、この発明は以上のような点に鑑みてな
されたもので、上記従来の欠点や不都合さを簡易
にしてしかも確実に除去し得、併せて集積回路化
にも好適するようにした極めて良好なる自動レベ
ル制御回路を提供することを目的としている。
されたもので、上記従来の欠点や不都合さを簡易
にしてしかも確実に除去し得、併せて集積回路化
にも好適するようにした極めて良好なる自動レベ
ル制御回路を提供することを目的としている。
以下図面を参照してこの発明の一実施例につき
詳細に説明する。
詳細に説明する。
すなわち、第２図に示すように、一端が接地さ
れた信号源ＥSはコンデンサC1、抵抗R1を直列に
介して増幅器A1の入力端に接続されると共に、
さらに抵抗R2、バイアス電源ＶBを直列に介して
接地される。そして前記増幅器A1の出力端は出
力端子OUTに接続されると共に、抵抗R3を介し
てトランジスタQ6のエミツタおよび増幅器B1の
入力端に接続される。ここで、増幅器B1の出力
端がそのベースに接続されたトランジスタQ6は
整流回路Recを構成するもので、そのコレクタが
トランジスタQ7のコレクタ・エミツタおよび抵
抗R4を直列に介して接地されると共に、図示極
性のダイオードＤを介して一端が接地されたコン
デンサＣの他端およびトランジスタQ1のベース
に接続される。また、前記トランジスタQ7はエ
ミツタ面積が大になされているそのベースがダイ
オード接続のトランジスタQ8のベースに接続さ
れ、このトランジスタQ8はそのエミツタが接地
され且つコレクタが定電流源ＩBを介して電源＋
Vccに接続されるもので、これらのトランジスタ
Q7，Q8とにより電流源回路ＩSが構成される。
れた信号源ＥSはコンデンサC1、抵抗R1を直列に
介して増幅器A1の入力端に接続されると共に、
さらに抵抗R2、バイアス電源ＶBを直列に介して
接地される。そして前記増幅器A1の出力端は出
力端子OUTに接続されると共に、抵抗R3を介し
てトランジスタQ6のエミツタおよび増幅器B1の
入力端に接続される。ここで、増幅器B1の出力
端がそのベースに接続されたトランジスタQ6は
整流回路Recを構成するもので、そのコレクタが
トランジスタQ7のコレクタ・エミツタおよび抵
抗R4を直列に介して接地されると共に、図示極
性のダイオードＤを介して一端が接地されたコン
デンサＣの他端およびトランジスタQ1のベース
に接続される。また、前記トランジスタQ7はエ
ミツタ面積が大になされているそのベースがダイ
オード接続のトランジスタQ8のベースに接続さ
れ、このトランジスタQ8はそのエミツタが接地
され且つコレクタが定電流源ＩBを介して電源＋
Vccに接続されるもので、これらのトランジスタ
Q7，Q8とにより電流源回路ＩSが構成される。
さらに、前記トランジスタQ1はそのコレクタ
が電源＋Vccに接続され且つそのミツタがトラン
ジスタQ2のベースに接続される。このトランジ
スタQ2はそのエミツタが接地され且つそのコレ
クタがトランジスタQ3，Q4の共通エミツタに接
続される。ここで、トランジスタQ3，Q4はその
各コレクタがマルチコレクタのラテラルPNPトラ
ンジスタQ5の第１コレクタ（ベースと共通）、第
２コレクタおよび前記増幅器A1の入力端に対応
して接続されることによつて可変インピーダンス
回路VIを構成するもので、その各ベースが前記
抵抗R2とバイアス電源ＶBの接続点および前記増
幅器A1の入力端に対応して接続されている。ま
た、マルチコレクタのラテラルPNPトランジスタ
Q5のエミツタは電源＋Vccに接続されている。
が電源＋Vccに接続され且つそのミツタがトラン
ジスタQ2のベースに接続される。このトランジ
スタQ2はそのエミツタが接地され且つそのコレ
クタがトランジスタQ3，Q4の共通エミツタに接
続される。ここで、トランジスタQ3，Q4はその
各コレクタがマルチコレクタのラテラルPNPトラ
ンジスタQ5の第１コレクタ（ベースと共通）、第
２コレクタおよび前記増幅器A1の入力端に対応
して接続されることによつて可変インピーダンス
回路VIを構成するもので、その各ベースが前記
抵抗R2とバイアス電源ＶBの接続点および前記増
幅器A1の入力端に対応して接続されている。ま
た、マルチコレクタのラテラルPNPトランジスタ
Q5のエミツタは電源＋Vccに接続されている。
而して、以上の構成において、整流回路Recは
増幅器A1からの出力信号のレベルに応じた検波
電流ｉを得る回路であつて、これによる検波電流
ｉを電流源回路ＩSに流れる電流Ｉと比較してｉ
＞Ｉのときに（ｉ−Ｉ）なる電流でALC用とな
るトランジスタQ1，Q2を駆動するようにした点
にこの発明の特徴がある。つまり、ALC用のト
ランジスタQ1，Q2等を電流電源ＩSで駆動するも
のであるから、ALCのレベルが従来のようにト
ランジスタQ1，Q2のベース・エミツタ間電圧特
性によらないで定まることになり、ALCのレベ
ルを自由に変えることができるものである。ま
た、この際に整流回路Recと電流源回路ＩSとに
よる各電流ｉ，Ｉが温度特性をもたないように考
慮されているので、ALCの温度特性を著しく改
善することが可能となるものである。そして、実
際のALC動作はトランジスタQ3.Q4，Q5とによる
可変インピーダンス回路VIによつてなされるも
ので、トランジスタQ3，Q4の共通エミツタ電流
に反比例して変化する可変インピーダンスと信号
源インピーダンスとなる抵抗R1とのインピーダ
ンス比によつて信号源ＥSからの入力信号のレベ
ルを減衰させてALC動作がなされる。
増幅器A1からの出力信号のレベルに応じた検波
電流ｉを得る回路であつて、これによる検波電流
ｉを電流源回路ＩSに流れる電流Ｉと比較してｉ
＞Ｉのときに（ｉ−Ｉ）なる電流でALC用とな
るトランジスタQ1，Q2を駆動するようにした点
にこの発明の特徴がある。つまり、ALC用のト
ランジスタQ1，Q2等を電流電源ＩSで駆動するも
のであるから、ALCのレベルが従来のようにト
ランジスタQ1，Q2のベース・エミツタ間電圧特
性によらないで定まることになり、ALCのレベ
ルを自由に変えることができるものである。ま
た、この際に整流回路Recと電流源回路ＩSとに
よる各電流ｉ，Ｉが温度特性をもたないように考
慮されているので、ALCの温度特性を著しく改
善することが可能となるものである。そして、実
際のALC動作はトランジスタQ3.Q4，Q5とによる
可変インピーダンス回路VIによつてなされるも
ので、トランジスタQ3，Q4の共通エミツタ電流
に反比例して変化する可変インピーダンスと信号
源インピーダンスとなる抵抗R1とのインピーダ
ンス比によつて信号源ＥSからの入力信号のレベ
ルを減衰させてALC動作がなされる。
次に、以上における整流回路Recと電流源回路
ＩSの動作を説明すると、先ず前者においては増
幅器B1の入、出力端間にトランジスタQ6のベー
ス・エミツタが接続されていることによつて、こ
れの入力抵抗R3に流れる交流電流のうち出力端
子OUTから流れ込む電流のみがQ6のコレクタか
ら半波整流電流ｉとして流れ出る如くした半波整
流作用を営むものである。そして、トランジスタ
Q7，Q8および定電流源ＩBよりなる電流源回路Ｉ
Sは特に集積回路化した場合に有用な温度係数補
正用の役目を果すものであり、定電流源ＩBと抵
抗R4との温度係数が０であれば、電流Ｉは正の
温度係数を有するようになり、逆にＩBが正、R4
が負の温度係数を有しても打ち消し合うように設
計することができるので、温度係数を非常に小さ
くした電流源として得るものである。これによつ
てALCの温度特性を大幅に改善することができ
るようになる。
ＩSの動作を説明すると、先ず前者においては増
幅器B1の入、出力端間にトランジスタQ6のベー
ス・エミツタが接続されていることによつて、こ
れの入力抵抗R3に流れる交流電流のうち出力端
子OUTから流れ込む電流のみがQ6のコレクタか
ら半波整流電流ｉとして流れ出る如くした半波整
流作用を営むものである。そして、トランジスタ
Q7，Q8および定電流源ＩBよりなる電流源回路Ｉ
Sは特に集積回路化した場合に有用な温度係数補
正用の役目を果すものであり、定電流源ＩBと抵
抗R4との温度係数が０であれば、電流Ｉは正の
温度係数を有するようになり、逆にＩBが正、R4
が負の温度係数を有しても打ち消し合うように設
計することができるので、温度係数を非常に小さ
くした電流源として得るものである。これによつ
てALCの温度特性を大幅に改善することができ
るようになる。
なお、コンデンサＣは上記（ｉ−Ｉ）なる
ALC用電流を積分し保持するためのものであつ
て、これにより交流成分が取り除かれる。また、
ダイオードＤは上記コンデンサＣに保持される電
荷がトランジスタQ7によつて放電されるのを防
止するためのものである。
ALC用電流を積分し保持するためのものであつ
て、これにより交流成分が取り除かれる。また、
ダイオードＤは上記コンデンサＣに保持される電
荷がトランジスタQ7によつて放電されるのを防
止するためのものである。
そして、整流回路Recおよび電流源回路ＩSに
よつてそれらの各電流ｉまたはＩを調整すること
により、ALCのレベルを自由に設定することが
できる。
よつてそれらの各電流ｉまたはＩを調整すること
により、ALCのレベルを自由に設定することが
できる。
第３図は以上における電流源回路ＩSの変形例
を示すもので、上述したＩを値を電源電圧に依存
して変えるようにすることによつて、電源電圧大
なるときは大出力とし得ると共に電源電圧小なる
ときにはレベルを下げて波形クリツプがないよう
にすることができる。すなわち、第３図において
トランジスタQ30のない回路は抵抗（ダイオー
ド）バイアス法電流吸込み回路の変形回路として
トランジスタQ31から微小電流ＩOを得るのに用
いられているが、このままでは電源電圧に無関係
な微小（定）電流ＩOが得られるだけであるの
で、上述の目的を奏し得ない。しかし、ダイオー
ドD30，D31とトランジスタQ31との間にトランジ
スタQ30を挿入することによつて、Q31のベース
電位変化が２つのダイオードD30，D31の電位変化
分となるために、略電源電圧Vccの２乗に比例し
た変化となる。これとトランジスタQ31のエミツ
タ抵抗R31による変化の打ち消しとによつて、得
られる微小電流ＩOが電源電圧に対して依存性を
有するようになるので上述の目的を奏し得るもの
である。
を示すもので、上述したＩを値を電源電圧に依存
して変えるようにすることによつて、電源電圧大
なるときは大出力とし得ると共に電源電圧小なる
ときにはレベルを下げて波形クリツプがないよう
にすることができる。すなわち、第３図において
トランジスタQ30のない回路は抵抗（ダイオー
ド）バイアス法電流吸込み回路の変形回路として
トランジスタQ31から微小電流ＩOを得るのに用
いられているが、このままでは電源電圧に無関係
な微小（定）電流ＩOが得られるだけであるの
で、上述の目的を奏し得ない。しかし、ダイオー
ドD30，D31とトランジスタQ31との間にトランジ
スタQ30を挿入することによつて、Q31のベース
電位変化が２つのダイオードD30，D31の電位変化
分となるために、略電源電圧Vccの２乗に比例し
た変化となる。これとトランジスタQ31のエミツ
タ抵抗R31による変化の打ち消しとによつて、得
られる微小電流ＩOが電源電圧に対して依存性を
有するようになるので上述の目的を奏し得るもの
である。
第４図は他の実施例として上記トランジスタ
Q3，Q4，Q5による可変インピーダンス回路VIを
省略し、トランジスタQ1，Q2のみで従来同様に
ALC動作をなさしめるようにした場合を示すも
のである。
Q3，Q4，Q5による可変インピーダンス回路VIを
省略し、トランジスタQ1，Q2のみで従来同様に
ALC動作をなさしめるようにした場合を示すも
のである。
第５図もまた他の実施例として上述した電荷放
電防止用のダイオードＤをトランジスタQ50に置
換したもので、これによればコンデンサＣへの充
電時間はすなわちアタツクタイムを早くすること
ができる。
電防止用のダイオードＤをトランジスタQ50に置
換したもので、これによればコンデンサＣへの充
電時間はすなわちアタツクタイムを早くすること
ができる。
従つて以上詳細したようにこの発明によれば、
検波電流を一定の参照用電流と比較して検波電流
の大きいときにその比較差に応じた電流で入力レ
ベルを制御することにより、温度依存性が少なく
且つ設定レベルを自由に変えることのでき、特に
集積回路化に好適する極めて良好な自動レベル制
御回路を提供することができる。
検波電流を一定の参照用電流と比較して検波電流
の大きいときにその比較差に応じた電流で入力レ
ベルを制御することにより、温度依存性が少なく
且つ設定レベルを自由に変えることのでき、特に
集積回路化に好適する極めて良好な自動レベル制
御回路を提供することができる。
なお、この発明は上記した実施例のみに限定さ
れることなく、この発明の要旨を逸脱しない範囲
で種々の変形や適用（例えば利得制御回路）が可
能である。
れることなく、この発明の要旨を逸脱しない範囲
で種々の変形や適用（例えば利得制御回路）が可
能である。
第１図は従来の自動レベル制御回路を示す結線
図、第２図はこの発明に係る自動レベル制御回路
の一実施例を示す結線図、第３図は第２図の電流
源回路の変形例を示す結線図、第４図、第５図は
他の異なる実施例を示す結線図である。 ＥS……信号源、C1……コンデンサ、R1……抵
抗、A1……増幅器、ＶB……バイアス電源、OUT
……出力端子、B1……増幅器、Q1〜Q8……トラ
ンジスタ、Ｄ……ダイオード、Ｃ……コンデン
サ、ＩB……定電流源、ＩS……電流源回路、Rec
……整流回路、VI……可変インピーダンス回
路。
図、第２図はこの発明に係る自動レベル制御回路
の一実施例を示す結線図、第３図は第２図の電流
源回路の変形例を示す結線図、第４図、第５図は
他の異なる実施例を示す結線図である。 ＥS……信号源、C1……コンデンサ、R1……抵
抗、A1……増幅器、ＶB……バイアス電源、OUT
……出力端子、B1……増幅器、Q1〜Q8……トラ
ンジスタ、Ｄ……ダイオード、Ｃ……コンデン
サ、ＩB……定電流源、ＩS……電流源回路、Rec
……整流回路、VI……可変インピーダンス回
路。
Claims (1)
- １ 出力信号のレベルに応じた検波電流を得る第
１の手段と、定電流を得る第２の手段と、前記第
１の手段による検波電流と前記第２の手段による
定電流とを比較して検波電流の方が大きいときに
その電流差を抽出する第３の手段と、この第３の
手段による電流差に応じて入力信号のレベルを制
御する第４の手段とを具備してなることを特徴と
する自動レベル制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11020981A JPS5744312A (en) | 1981-07-15 | 1981-07-15 | Automatic level control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11020981A JPS5744312A (en) | 1981-07-15 | 1981-07-15 | Automatic level control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5744312A JPS5744312A (en) | 1982-03-12 |
| JPS6133483B2 true JPS6133483B2 (ja) | 1986-08-02 |
Family
ID=14529816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11020981A Granted JPS5744312A (en) | 1981-07-15 | 1981-07-15 | Automatic level control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5744312A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59207716A (ja) * | 1983-05-10 | 1984-11-24 | Sanyo Electric Co Ltd | 自動レベル制御回路 |
| JPS61217371A (ja) * | 1985-03-08 | 1986-09-26 | 昭和炭酸株式会社 | 食品防黴用保存収納体 |
| JP3161721B2 (ja) * | 1990-10-19 | 2001-04-25 | 株式会社日立製作所 | 増幅回路及びディスプレイ装置 |
| JP4516177B2 (ja) * | 2000-04-27 | 2010-08-04 | 新日本無線株式会社 | 可変利得増幅回路 |
-
1981
- 1981-07-15 JP JP11020981A patent/JPS5744312A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5744312A (en) | 1982-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4574202A (en) | Rectifier circuit with attack time variable in response to an input signal level | |
| JPS631833B2 (ja) | ||
| JP2588789B2 (ja) | 温度補償型レベル検出器 | |
| JPS6133483B2 (ja) | ||
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| US4546274A (en) | Non-linear integration circuit | |
| JPH0348683B2 (ja) | ||
| JPH0622304B2 (ja) | 対数ｉｆ増幅回路 | |
| JP3282402B2 (ja) | 直線検波回路 | |
| JPH0138981Y2 (ja) | ||
| JPS5926671Y2 (ja) | シュミット回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH021636Y2 (ja) | ||
| JP3943767B2 (ja) | 電圧比検出回路 | |
| JPH0216042B2 (ja) | ||
| JPH0241931Y2 (ja) | ||
| JPH07112135B2 (ja) | 電流増幅回路 | |
| JPH063469B2 (ja) | 両極性電圧検出回路 | |
| JPS6115619Y2 (ja) | ||
| JPS59207716A (ja) | 自動レベル制御回路 | |
| JPS6150406B2 (ja) | ||
| JPH0122256Y2 (ja) | ||
| JPH0244405B2 (ja) | ||
| JPS6256685B2 (ja) | ||
| JPH057887B2 (ja) |