JPH032868Y2 - - Google Patents
Info
- Publication number
- JPH032868Y2 JPH032868Y2 JP9754981U JP9754981U JPH032868Y2 JP H032868 Y2 JPH032868 Y2 JP H032868Y2 JP 9754981 U JP9754981 U JP 9754981U JP 9754981 U JP9754981 U JP 9754981U JP H032868 Y2 JPH032868 Y2 JP H032868Y2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- voltage
- inductive load
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001939 inductive effect Effects 0.000 claims description 30
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 5
- 238000010420 art technique Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 102220067365 rs143592561 Human genes 0.000 description 1
- 102220015875 rs6734111 Human genes 0.000 description 1
Description
【考案の詳細な説明】
本考案は、誘導性負荷たとえばソレノイドに流
れる電流を検出する回路に関する。
れる電流を検出する回路に関する。
電磁プランジヤでは、ソレノイドに供給する電
力をデユーテイ制御してプランジヤを複数の位置
に選択的に設定する必要が生じる場合がある。こ
のような場合には、ソレノイドに流れる電流を検
出する必要が生じる。
力をデユーテイ制御してプランジヤを複数の位置
に選択的に設定する必要が生じる場合がある。こ
のような場合には、ソレノイドに流れる電流を検
出する必要が生じる。
典型的な先行技術は、第１図に示されている。
誘導性負荷Ｌには、トランジスタTR１と抵抗Ｒ
１とが直列に接続されており、トランジスタTR
１には、抵抗Ｒ２とツエナダイオードDZとから
成る直列回路や並列に接続される。増幅回路Ａ１
は、抵抗Ｒ１の電圧を増幅する。ツエナダイオー
ドDZのブレークダウン電圧は、電源電圧VBより
も大きく選ばれる。
誘導性負荷Ｌには、トランジスタTR１と抵抗Ｒ
１とが直列に接続されており、トランジスタTR
１には、抵抗Ｒ２とツエナダイオードDZとから
成る直列回路や並列に接続される。増幅回路Ａ１
は、抵抗Ｒ１の電圧を増幅する。ツエナダイオー
ドDZのブレークダウン電圧は、電源電圧VBより
も大きく選ばれる。
トランジスタTR１のベースに矩形波が与えら
れ、トランジスタTR１が導通したときには誘導
性負荷Ｌ、トランジスタTR１および抵抗Ｒ１を
経て電流ｉ１が流れる。トランジスタTR１が遮
断すると、誘導性負荷Ｌのフライバツク電圧はツ
エナダイオードDZをブレークダウンして吸収さ
れ、誘導性負荷Ｌ、抵抗Ｒ２、ツエナダイオード
DZおよび抵抗Ｒ１を経て電流ｉ２が流れる。こ
のような先行技術では、トランジスタTR１が遮
断して電流ｉ２が流れることによつて生じるツエ
ナダイオードDZおよび抵抗Ｒ２における電力消
費が大きいという問題がある。
れ、トランジスタTR１が導通したときには誘導
性負荷Ｌ、トランジスタTR１および抵抗Ｒ１を
経て電流ｉ１が流れる。トランジスタTR１が遮
断すると、誘導性負荷Ｌのフライバツク電圧はツ
エナダイオードDZをブレークダウンして吸収さ
れ、誘導性負荷Ｌ、抵抗Ｒ２、ツエナダイオード
DZおよび抵抗Ｒ１を経て電流ｉ２が流れる。こ
のような先行技術では、トランジスタTR１が遮
断して電流ｉ２が流れることによつて生じるツエ
ナダイオードDZおよび抵抗Ｒ２における電力消
費が大きいという問題がある。
この問題を解決するための他の先行技術は、第
２図に示されている。誘導性負荷Ｌと抵抗Ｒ３と
トランジスタTR２とは、この順序に直列に接続
されており、誘導性負荷Ｌと抵抗Ｒ３とから成る
直列回路には、並列にダイオードＤ１が接続され
る。抵抗Ｒ３の電圧は、差動増幅回路Ａ２に与え
られる。
２図に示されている。誘導性負荷Ｌと抵抗Ｒ３と
トランジスタTR２とは、この順序に直列に接続
されており、誘導性負荷Ｌと抵抗Ｒ３とから成る
直列回路には、並列にダイオードＤ１が接続され
る。抵抗Ｒ３の電圧は、差動増幅回路Ａ２に与え
られる。
トランジスタTR２に矩形波が与えられ、トラ
ンジスタTR２が導通すると、誘導性負荷Ｌ、抵
抗Ｒ３およびトランジスタTR２を介して電流ｉ
３が流れる。トランジスタTR２が遮断すると、
誘導性負荷Ｌのフライバツク電圧はダイオードＤ
１によつて吸収され、このとき電流ｉ４が流れ
る。抵抗Ｒ３の抵抗値は、トランジスタTR２が
導通時において、誘導性負荷Ｌにできるだけ高い
電圧が印加されるようにするために、小さい抵抗
値たとえば1Ω程度に選ばれる。したがつてトラ
ンジスタTR２が導通したときには、抵抗Ｒ３の
端子間電圧は、接地電位に比べてごくわずかであ
るけれども、正確な電圧検出は比較的容易に可能
である。
ンジスタTR２が導通すると、誘導性負荷Ｌ、抵
抗Ｒ３およびトランジスタTR２を介して電流ｉ
３が流れる。トランジスタTR２が遮断すると、
誘導性負荷Ｌのフライバツク電圧はダイオードＤ
１によつて吸収され、このとき電流ｉ４が流れ
る。抵抗Ｒ３の抵抗値は、トランジスタTR２が
導通時において、誘導性負荷Ｌにできるだけ高い
電圧が印加されるようにするために、小さい抵抗
値たとえば1Ω程度に選ばれる。したがつてトラ
ンジスタTR２が導通したときには、抵抗Ｒ３の
端子間電圧は、接地電位に比べてごくわずかであ
るけれども、正確な電圧検出は比較的容易に可能
である。
しかるに、トランジスタTR２が遮断すると、
トランジスタTR２のコレクタにおける接続点ｐ
１の電圧Vp１は、ダイオードＤ１の順方向電圧
降下をVD１とすると、 Vp１＝VB＋VD１ …(1) である。誘導性負荷Ｌと抵抗Ｒ３との接続点がｐ
２の電圧Vp２は、 Vp２＝（Vp１＋VR３） …(2) である。ここでトランジスタTR２の遮断時にお
ける抵抗Ｒ３の電圧をVR３とする。こうしてト
ランジスタTR２の遮断時には、接続点ｐ１の電
圧Vp１が比較的高いにもかかわらず、抵抗Ｒ３
の端子間電圧VR３は小さい。したがつて差動増
幅回路Ａ２を構成する抵抗値が高精度でなけれ
ば、誘導性負荷Ｌに流れる電流の検出に大きな誤
差を生じることになる。
トランジスタTR２のコレクタにおける接続点ｐ
１の電圧Vp１は、ダイオードＤ１の順方向電圧
降下をVD１とすると、 Vp１＝VB＋VD１ …(1) である。誘導性負荷Ｌと抵抗Ｒ３との接続点がｐ
２の電圧Vp２は、 Vp２＝（Vp１＋VR３） …(2) である。ここでトランジスタTR２の遮断時にお
ける抵抗Ｒ３の電圧をVR３とする。こうしてト
ランジスタTR２の遮断時には、接続点ｐ１の電
圧Vp１が比較的高いにもかかわらず、抵抗Ｒ３
の端子間電圧VR３は小さい。したがつて差動増
幅回路Ａ２を構成する抵抗値が高精度でなけれ
ば、誘導性負荷Ｌに流れる電流の検出に大きな誤
差を生じることになる。
本考案の目的は、消費電力が少なく、しかも高
精度で誘導性負荷の電流を検出することができる
回路を提供することである。
精度で誘導性負荷の電流を検出することができる
回路を提供することである。
本考案は、誘導性負荷とスイツチング素子と第
１抵抗と直列に接続し、誘導性負荷には、第２抵
抗とダイオードとから成る直列回路を並列に接続
し、ダイオードは誘導性負荷のフライバツク電圧
が順方向に印加されるように方向性結合されてお
り、第１抵抗と第２抵抗の各電圧をそれぞれレベ
ル変換する第１および第２のレベル変換回路を設
け、それぞれのレベル変換回路は前記スイツチン
グ素子の導通時および遮断時にそれぞれの出力電
圧が等しくなるようレベル変換係数が設定され、
該第１および第２のレベル変換回路の出力を加算
回路で加算することを特徴とする誘導性負荷の電
圧検出回路である。
１抵抗と直列に接続し、誘導性負荷には、第２抵
抗とダイオードとから成る直列回路を並列に接続
し、ダイオードは誘導性負荷のフライバツク電圧
が順方向に印加されるように方向性結合されてお
り、第１抵抗と第２抵抗の各電圧をそれぞれレベ
ル変換する第１および第２のレベル変換回路を設
け、それぞれのレベル変換回路は前記スイツチン
グ素子の導通時および遮断時にそれぞれの出力電
圧が等しくなるようレベル変換係数が設定され、
該第１および第２のレベル変換回路の出力を加算
回路で加算することを特徴とする誘導性負荷の電
圧検出回路である。
第３図は本考案の一実施例の電気回路図であ
る。コイルなどの誘導性負荷Ｌは、スイツチング
素子としてのトランジスタTR３と第１抵抗Ｒ６
とに直列に接続される。誘導性負荷Ｌには、第２
抵抗Ｒ７とダイオードＤ２とから成る直列回路
が、並列に接続される。トランジスタTR３が導
通したとき、誘導性負荷Ｌ、トランジスタTR３
および第１抵抗Ｒ６には電流ｉ５が流れる。トラ
ンジスタTR３が遮断すると、誘導性負荷Ｌのフ
ライバツク電圧はダイオードＤ２の順方向に印加
され、これによつて電流ｉ６が流れる。第１抵抗
Ｒ６の端子間電圧Ｖ６は、レベル変換のための増
幅回路Ａ３に与えられる。第２抵抗Ｒ７の端子間
電圧Ｖ７は、レベル変換のための差動増幅回路Ａ
４に与えられる。増幅回路Ａ３および差動増幅回
路Ａ４の利得は、トランジスタTR３の導通時お
よび遮断時にわたつて電圧Ｖ６，Ｖ７が連続する
ように定められる。増幅回路Ａ３および差動増幅
回路Ａ４の出力は、加算回路Ａ５によつて加算さ
れ、出力端子Ｖ０から導出される。
る。コイルなどの誘導性負荷Ｌは、スイツチング
素子としてのトランジスタTR３と第１抵抗Ｒ６
とに直列に接続される。誘導性負荷Ｌには、第２
抵抗Ｒ７とダイオードＤ２とから成る直列回路
が、並列に接続される。トランジスタTR３が導
通したとき、誘導性負荷Ｌ、トランジスタTR３
および第１抵抗Ｒ６には電流ｉ５が流れる。トラ
ンジスタTR３が遮断すると、誘導性負荷Ｌのフ
ライバツク電圧はダイオードＤ２の順方向に印加
され、これによつて電流ｉ６が流れる。第１抵抗
Ｒ６の端子間電圧Ｖ６は、レベル変換のための増
幅回路Ａ３に与えられる。第２抵抗Ｒ７の端子間
電圧Ｖ７は、レベル変換のための差動増幅回路Ａ
４に与えられる。増幅回路Ａ３および差動増幅回
路Ａ４の利得は、トランジスタTR３の導通時お
よび遮断時にわたつて電圧Ｖ６，Ｖ７が連続する
ように定められる。増幅回路Ａ３および差動増幅
回路Ａ４の出力は、加算回路Ａ５によつて加算さ
れ、出力端子Ｖ０から導出される。
増幅回路Ａ３は、演算増幅器１と、抵抗Ｒ１
２，Ｒ１３とから成る。演算増幅器１の非反転入
力端子２には、抵抗Ｒ６の端子間電圧Ｖ６が与え
られる。演算増幅器１の反転入力端子３は、抵抗
Ｒ１２を介して接地される。反転入力端子３と出
力端子４との間には、抵抗Ｒ１３が接続される。
出力端子４から導出される電圧をＶ３とすると、
増幅回路Ａ３の利得Ｇ１は第３式で示される。
２，Ｒ１３とから成る。演算増幅器１の非反転入
力端子２には、抵抗Ｒ６の端子間電圧Ｖ６が与え
られる。演算増幅器１の反転入力端子３は、抵抗
Ｒ１２を介して接地される。反転入力端子３と出
力端子４との間には、抵抗Ｒ１３が接続される。
出力端子４から導出される電圧をＶ３とすると、
増幅回路Ａ３の利得Ｇ１は第３式で示される。
Ｇ１＝V3／V6＝R12＋R13／R12 …(3)
差動増幅回路Ａ４は、演算増幅器５と、抵抗Ｒ
８〜Ｒ１１とから成る。演算増幅器５の非反転入
力端子６は、抵抗Ｒ９を介して、第２抵抗Ｒ７と
ダイオードＤ２のカソードとの接続点に接続され
るとともに、抵抗Ｒ１１を介して接地される。演
算増幅器５の反転入力端子７は、抵抗Ｒ８を介し
て、誘導性負荷Ｌと第２抵抗Ｒ７との接続点に接
続されるとともに、抵抗Ｒ１０を介して、演算増
幅器５の出力端子８に接続され。ここで R8＝R9 …(4) R10＝R11 …(5) とする。演算増幅器５の出力端子８から導出され
る電圧をＶ４とすると、差動増幅回路Ａ４の利得
Ｇ２は第６式で示される。
８〜Ｒ１１とから成る。演算増幅器５の非反転入
力端子６は、抵抗Ｒ９を介して、第２抵抗Ｒ７と
ダイオードＤ２のカソードとの接続点に接続され
るとともに、抵抗Ｒ１１を介して接地される。演
算増幅器５の反転入力端子７は、抵抗Ｒ８を介し
て、誘導性負荷Ｌと第２抵抗Ｒ７との接続点に接
続されるとともに、抵抗Ｒ１０を介して、演算増
幅器５の出力端子８に接続され。ここで R8＝R9 …(4) R10＝R11 …(5) とする。演算増幅器５の出力端子８から導出され
る電圧をＶ４とすると、差動増幅回路Ａ４の利得
Ｇ２は第６式で示される。
G2＝V4／V7＝R10／R8 …(6)
増幅回路Ａ３および差動増幅回路Ａ４の利得Ｇ
１，Ｇ２は、前述のように、トランジスタTR３
の導通時および遮断時において電圧Ｖ３が電圧Ｖ
４に等しくなつて連続するように定められる。
１，Ｇ２は、前述のように、トランジスタTR３
の導通時および遮断時において電圧Ｖ３が電圧Ｖ
４に等しくなつて連続するように定められる。
加算回路Ａ５は、演算増幅器９と、抵抗Ｒ１４
〜Ｒ１７とから成る。演算増幅器９の非反転入力
端子１０には、増幅回路Ａ３および差動増幅回路
Ａ４から抵抗Ｒ１４，Ｒ１５を介して信号が与え
られる。演算増幅器９の反転入力端子１１は、抵
抗Ｒ１６を介して接地される。演算増幅器９の反
転入力端子１１と出力端子１２との間には、抵抗
Ｒ１７が介在される。抵抗Ｒ１４，Ｒ１５は、第
７式が充たされるように選ばれる。
〜Ｒ１７とから成る。演算増幅器９の非反転入力
端子１０には、増幅回路Ａ３および差動増幅回路
Ａ４から抵抗Ｒ１４，Ｒ１５を介して信号が与え
られる。演算増幅器９の反転入力端子１１は、抵
抗Ｒ１６を介して接地される。演算増幅器９の反
転入力端子１１と出力端子１２との間には、抵抗
Ｒ１７が介在される。抵抗Ｒ１４，Ｒ１５は、第
７式が充たされるように選ばれる。
R14＝R15 …(7)
第４図(1)に示される波形を有する矩形波電圧が
トランジスタTR３のベースに与えられた場合を
想定する。トランジスタTR３が時刻ｔ１〜ｔ
２，において導通し、ｔ２〜ｔ３において遮断す
る。これによつて誘導性負荷Ｌには、第４図２で
示される電流が流れる。第１抵抗Ｒ６の電圧Ｖ６
は、第４図３に示されているように、トランジス
タTR３が導通して電流ｉ１が流れることによつ
て生じる。抵抗Ｒ５の電圧Ｖ７は、第４図４に示
されるように、トランジスタTR３が遮断して電
流ｉ６が流れることによつて生じる。増幅回路Ａ
３，Ａ４からの出力電圧Ｖ３，Ｖ４は、第４図５
および第４図６にそれぞれ示されている。増幅回
路Ａ３および差動増幅回路Ａ４の利得Ｇ１，Ｇ２
は、トランジスタTR３が導通および遮断する時
刻ｔ１，ｔ２，ｔ３において連続するように定め
られているので、時刻ｔ１，ｔ３における増幅回
路Ａ３の出力電圧Ｖ３ｂは、時刻ｔ３における差
動増幅回路Ａ４の出力電圧Ｖ４ｂに等しく（V3b
＝V4b）また時刻ｔ２における増幅回路Ａ３の出
力電圧Ｖ３ａは差動増幅回路Ａ４の出力電力Ｖ４
ａに等しい（V3a＝V4a）。こうして加算回路Ａ
５の出力端子Ｖ０からは第４図７で示される波形
が得られる。
トランジスタTR３のベースに与えられた場合を
想定する。トランジスタTR３が時刻ｔ１〜ｔ
２，において導通し、ｔ２〜ｔ３において遮断す
る。これによつて誘導性負荷Ｌには、第４図２で
示される電流が流れる。第１抵抗Ｒ６の電圧Ｖ６
は、第４図３に示されているように、トランジス
タTR３が導通して電流ｉ１が流れることによつ
て生じる。抵抗Ｒ５の電圧Ｖ７は、第４図４に示
されるように、トランジスタTR３が遮断して電
流ｉ６が流れることによつて生じる。増幅回路Ａ
３，Ａ４からの出力電圧Ｖ３，Ｖ４は、第４図５
および第４図６にそれぞれ示されている。増幅回
路Ａ３および差動増幅回路Ａ４の利得Ｇ１，Ｇ２
は、トランジスタTR３が導通および遮断する時
刻ｔ１，ｔ２，ｔ３において連続するように定め
られているので、時刻ｔ１，ｔ３における増幅回
路Ａ３の出力電圧Ｖ３ｂは、時刻ｔ３における差
動増幅回路Ａ４の出力電圧Ｖ４ｂに等しく（V3b
＝V4b）また時刻ｔ２における増幅回路Ａ３の出
力電圧Ｖ３ａは差動増幅回路Ａ４の出力電力Ｖ４
ａに等しい（V3a＝V4a）。こうして加算回路Ａ
５の出力端子Ｖ０からは第４図７で示される波形
が得られる。
トランジスタTR３に代えて、他のスイツチン
グ動作を行なうスイツチング素子を用いてもよ
い。
グ動作を行なうスイツチング素子を用いてもよ
い。
以上のように本考案によれば、スイツチング素
子の導通時における誘導性負荷に流れる電流に依
存した第１抵抗の電圧と、スイツチング素子が遮
断しているときにその誘導性負荷のフライバツク
電圧によつてダイオードを介して第２抵抗に流れ
る電流に依存する第２抵抗の電圧とを、スイツチ
ング素子の導通時および遮断時にわたつて連続す
るようにレベル変換して加算するようにしたの
で、第１抵抗の抵抗値を小さくして誘導性負荷に
高電圧が印加されるようにすることができるとと
もに、第２抵抗の抵抗値を大きくしてダイオード
に流れる電流に起因した電力消費を小さくするこ
とができるようになる。しかも第１抵抗および第
２抵抗の端子間電圧が個別にレベル変換されるの
で、第２図に関連して述べた先行技術に比べて精
度を向上することが容易である。
子の導通時における誘導性負荷に流れる電流に依
存した第１抵抗の電圧と、スイツチング素子が遮
断しているときにその誘導性負荷のフライバツク
電圧によつてダイオードを介して第２抵抗に流れ
る電流に依存する第２抵抗の電圧とを、スイツチ
ング素子の導通時および遮断時にわたつて連続す
るようにレベル変換して加算するようにしたの
で、第１抵抗の抵抗値を小さくして誘導性負荷に
高電圧が印加されるようにすることができるとと
もに、第２抵抗の抵抗値を大きくしてダイオード
に流れる電流に起因した電力消費を小さくするこ
とができるようになる。しかも第１抵抗および第
２抵抗の端子間電圧が個別にレベル変換されるの
で、第２図に関連して述べた先行技術に比べて精
度を向上することが容易である。
第１図は先行技術の電気回路図、第２図は他の
先行技術の電気回路図、第３図は本考案の一実施
例の電気回路図、第４図は第３図に示された実施
例の動作を説明するための波形図である。 Ｌ……誘導性負荷、Ｒ６……第１抵抗、Ｒ７…
…第２抵抗、Ｄ２……ダイオード、TR３……ト
ランジスタ、Ａ３……増幅回路、Ａ４……差動増
幅回路、Ａ５……加算回路。
先行技術の電気回路図、第３図は本考案の一実施
例の電気回路図、第４図は第３図に示された実施
例の動作を説明するための波形図である。 Ｌ……誘導性負荷、Ｒ６……第１抵抗、Ｒ７…
…第２抵抗、Ｄ２……ダイオード、TR３……ト
ランジスタ、Ａ３……増幅回路、Ａ４……差動増
幅回路、Ａ５……加算回路。
Claims (1)
- 誘導性負荷とスイツチング素子と第１抵抗と直
列に接続し、誘導性負荷には、第２抵抗とダイオ
ードとから成る直列回路を並列に接続し、ダイオ
ードは誘導性負荷のフライバツク電圧が順方向に
印加されるように方向性結合されており、第１抵
抗と第２抵抗の各電圧をそれぞれレベル変換する
第１および第２のレベル変換回路を設け、それぞ
れのレベル変換回路は前記スイツチング素子の導
通時および遮断時にそれぞれの出力電圧が等しく
なるようレベル変換係数が設定され、該第１およ
び第２のレベル変換回路の出力を加算回路で加算
することを特徴とする誘導性負荷の電圧検出回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9754981U JPS582682U (ja) | 1981-06-29 | 1981-06-29 | 誘導性負荷の電流検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9754981U JPS582682U (ja) | 1981-06-29 | 1981-06-29 | 誘導性負荷の電流検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS582682U JPS582682U (ja) | 1983-01-08 |
| JPH032868Y2 true JPH032868Y2 (ja) | 1991-01-25 |
Family
ID=29892347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9754981U Granted JPS582682U (ja) | 1981-06-29 | 1981-06-29 | 誘導性負荷の電流検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS582682U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7246158B2 (ja) * | 2018-10-19 | 2023-03-27 | 太陽誘電株式会社 | コイルの信頼性試験装置 |
-
1981
- 1981-06-29 JP JP9754981U patent/JPS582682U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS582682U (ja) | 1983-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19990086653A (ko) | 역률 보정 제어기 | |
| JPH02233007A (ja) | Ｍｏｓトランジスタの電流を検出する装置及び方法 | |
| EP0028454B1 (en) | Full wave rectifier | |
| CA1167913A (en) | Means for limiting power dissipated in an a.c. motor | |
| US6957278B1 (en) | Reference -switch hysteresis for comparator applications | |
| EP0921624A1 (en) | Device for driving self arc-extinguishing type power element | |
| JPH048163A (ja) | Ｄｃ‐ｄｃ変換器の出力電流の間接検出及び制御回路 | |
| JPH032868Y2 (ja) | ||
| CA1196953A (en) | Full wave rectifier having an operational amplifier | |
| JP2009065809A (ja) | 電力変換装置およびその電流検出方法 | |
| KR20040030978A (ko) | 열 보상방법 및 온도 의존형 전류 감지소자를 갖는회로용 장치 | |
| JP2858164B2 (ja) | 電源装置 | |
| JPH0752370B2 (ja) | 半導体素子用電流検出回路 | |
| US6946829B2 (en) | Device for measuring a chopped current | |
| JPH08237086A (ja) | バイポーラ技術を用いたヒステリシスを有するコンパレータ | |
| JPS647336Y2 (ja) | ||
| JPS6118457Y2 (ja) | ||
| JPH0435714Y2 (ja) | ||
| JPH0615296Y2 (ja) | 過負荷検出回路 | |
| JP2590977B2 (ja) | 過電流検出回路 | |
| JP3182908B2 (ja) | 半導体式センサ回路装置 | |
| JPS643080Y2 (ja) | ||
| JP2533432B2 (ja) | 位相検出回路 | |
| JPH047668Y2 (ja) | ||
| JPS6117461Y2 (ja) |