JPH02233007A - Ｍｏｓトランジスタの電流を検出する装置及び方法 - Google Patents

Ｍｏｓトランジスタの電流を検出する装置及び方法

Info

Publication number
JPH02233007A
JPH02233007A JP2003726A JP372690A JPH02233007A JP H02233007 A JPH02233007 A JP H02233007A JP 2003726 A JP2003726 A JP 2003726A JP 372690 A JP372690 A JP 372690A JP H02233007 A JPH02233007 A JP H02233007A
Authority
JP
Japan
Prior art keywords
mos transistor
current
voltage
terminal
detecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003726A
Other languages
English (en)
Other versions
JP3168571B2 (ja
Inventor
Michel Barou
ミッシェル　バロー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SA filed Critical SGS Thomson Microelectronics SA
Publication of JPH02233007A publication Critical patent/JPH02233007A/ja
Application granted granted Critical
Publication of JP3168571B2 publication Critical patent/JP3168571B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/175—Indicating the instants of passage of current or voltage through a given value, e.g. passage through zero
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の背景） この発明は、電力ＭＯＳトランジスタの分野に関する． 通常、電力ＭＯＳトランジスタは、いわゆるＤＭＯＳ　
（拡散型ＭＯＳ）技術により製造されることが多く、反
復的に流れる大電力に耐えるために、同一の０１個のセ
ルを一組としたものからなる．例えば、０１個は２５０
０個である。このＭＯＳトランジスタは、通常、負荷と
直列接続されるように設計されている。
第１図は、ソースＳ１を介して負荷Ｌに直列接続された
電力ＭＯＳトランジスタＭ１を示す。トランジスタＭ１
のドレインＤ１は電源の第１の端子１に接続されている
。負荷Ｌの自由端は電源の第２の端子２に接続されてい
る。通常、正電圧ｖＣＣが第１の端子１に印加され、第
２の端子２は接地されている。トランジスタＭ１は、制
御電源３から正電圧ｖＣＣより高い制御電圧ＶＨがその
ゲートＧ１に印加されたときは、導通状態となる。
トランジスタＭ１が導通状態にないときは、負荷Ｌが遮
断されることになる。負荷Ｌを介して流れる例えば３ｍ
Ａの電流がしきい値ＩＡより低くなったときは、負荷Ｌ
は遮断されていると考えることができる．トランジスタ
Ｍ１を介する電流がしきい値電流ＩＡより低Ｏ値に低下
すると、トランジスタＭ１のドレインとソースとの間の
降下電圧ＶＤＳが低下し、ＩＭＶより低くなる。
このような負荷の遮断を判断する方法として、降下電圧
ＶＤＳを測定することが可能である。このために、通常
は、補助ＭＯＳトランジスタＭ２を備えた回路を用いる
。このトランジスタＭ２は、例えばドレインＤ２が抵抗
Ｒに接続された電力トランジスタを構成するｎ１セルと
同一のｎ２＝５０セルからなり、抵抗Ｒの自由端が電源
の第１の端子１に接続されたものである。トランジスタ
Ｍ２のソースＳ２はトランジスタＭ１のソースＳ１に直
接接続されている。トランジスタＭ２のゲートＧ２はト
ランジスタＭ１のゲートＧ１の直接接続されている。
演算増幅器Ａ１は抵抗Ｒの端子の降下電圧を試験電圧Ｖ
ｘと比較する。ＩＬを負荷Ｌにおける負荷電流、ＩＭＩ
をトランジスタＭ１のしきい値電流、ＩＭ２をトランジ
スタＭ２のしきい値電流、ＲＯＮＩ及びＲＯＮ２をトラ
ンジスタＭ１及びＭ２の線形状態における抵抗値とする
と、抵抗Ｒの端子における電圧降下Ｖ８はＶ＊”ＲＩｖ
＊ ？なる。実際には、ＲＯＮＩ及びＲ。Ｈ２の値は抵抗Ｒ
よりも小さい． Ｒｏ■の値は、通常、約数１０Ω、例えば０．３Ωであ
る．電圧降下ｖ，Ｉは、基準電圧と比較される電圧であ
る．実際において、数１０ｍＶ、例えば３０ａ＋Ｖより
低い基準電圧の場合に、比較器とこの基準電圧とをどの
ようにすれば簡単に関連させられるかが解っているわけ
ではない。
従ッテ、（１）式からは、３０ｍＶ／０．　３Ｑ　ＪＯ
ＯｍＡより低い値の負荷電流ＩＬを決定することは不可
能であるという結論になる。
しかし、負荷Ｌを介して流れる約３ｍＡの電流を検出す
ることが要請されている。
（発明の概要） この発明は、負荷の遮断に関連して電流を検出すること
ができる装置、及び関連した検出方法を提供するもので
ある． 特に、この発明は、電力ＭＯＳトランジスタと直列の負
荷における与えられたしきい値電流より小さな電流を検
出する装置を提供するものである。前記電力ＭＯＳトラ
ンジスタの自由端子は電源の第１端子に接続され、その
第２端子は負荷の自由端子に接続され、前記電力ＭＯＳ
トランジスタのゲートは制御源に接続されている．前記
電力Ｍ　Ｏ　８トランジスタの端子間には降下電圧検出
手段が接続され、その端子間の降下電圧が所定のレベル
以下に減少しようとしたときは、制御ループが前記電力
ＭＯＳトランジスタに適当なゲート電圧を印加する． この発明の他の特徴によれば、電力ＭＯＳ　トランジス
タと直列の負荷に与えられたしきい値電流より低い電流
を検出する方法が提供される．この方法は、前記電力Ｍ
ＯＳトランジスタの端子間の電圧を基準電圧と比較して
、前記電力ＭＯＳトランジスタの端子間の電圧が前記基
準電圧より低くなったときは、前記電力ＭＯＳトランジ
スタのゲートの電圧を減少させることによって、前記電
力ＭＯＳトランジスタにおける電流を検出可能状態に保
持し、前記電力ＭＯＳトランジスタが常時その飽和状態
で動作する． この発明の以上及び他の目的、特徴並びに効果は、添付
する図面の以下の詳細な説明から明らかとなるであろう
。
（実施例の説明） 第２図は電力ＭＯＳトランジスタＭ１と直列に負荷Ｌを
流れる負荷電流ＩＬを検出するための装置を示す．第１
図の場合のように、トランジスタＭ１の自由端子は電源
の第１の端子１に接続されている。また、負荷Ｌの自由
端子は電源の第２の端子２に接続されている．トランジ
スタＭ１のゲートＧ１に接続されている制御電源３は、
このゲー｝Ｇｌに制御電圧ＶＨを印加するものである。
トランジスタ旧の降下電圧を検出する手段（この手段は
ブロック１１により表わされている．）は、トランジス
タＭ１のドレインＤ１とソースＳ１との間に接続されて
いる． 第１図と比較すると、この装置は、更に、ブロック１２
により表わす制御ループを備えている．制御ループ１２
の第１端子１３は、トランジスタＭ１のゲートＧ１に接
続され、またその第２端子１４はトランジスタＭ１のソ
ースＳ１に接続されている．要素１５は、例えば電流源
により構成されたものであり、制御電源３とトランジス
タＭｌのゲートＧ１との間に接続され、このゲートＧ１
に印加される電圧を変化させることによって、トランジ
スタＭｌの端子の降下電圧が常時所定値より高く保持さ
れるようにする．第３図はこの発明による電流検出装置
の実施例を示す．トランジスタＭｌ　（第２図ではブロ
ック１ｌにより表わされている。）の端子の降下電圧は
、補助ＭＯＳトランジスタＭ２からなる一トランジスタ
Ｍ２は、第１図に示す形式により配列された０２個のセ
ル、抵抗Ｒ、演算増幅器Ａ１及び試験電圧ｖｘの基準電
圧源２１を有する．正電圧ｖＣＣは電源の第１の端子１
に印加され、その第２の端子２は接地されている．第２
図の要素１５は電流源（インピーダンス）である． 第２図にブロックｌ２により表わした制御ループは、演
算増幅器Ａ２及び基準電圧源２１からなる．演算増幅器
Ａ２は、トランジスタＭ１のソースＳ１に接続された第
１の入力２２と、基準電圧源２１の第１端子に接続され
た第２の入力２３とを有する。基準電圧源２１の第２の
端子はトランジスタＭ１のドレインＤ１に接続され、正
基準電圧ＶＸを印加している。演算増幅器Ａ２の出力２
４は、トランジスタＭ１のゲートＧ１及びトランジスタ
Ｍ２の６２にそれぞれ接続されている。
第４図は、トランジスタＭ１のドレインとソースとの間
の降下電圧ＶＤＳの関数として、トランジスタＭ１のド
レインとソースとの間のしきい値電流ＩＭＩを曲線Ｃ１
〜Ｃ３により示す。曲線Ｃ１〜Ｃ３はそれぞれ電圧ＶＧ
ＳＩ〜ＶＧＳ３に対応する。電圧ＶＧＳ　１は制御電圧
ＶＨに等しい。
各曲線は、降下電圧ＶＤＳが飽和電圧ＶＤＳい，より高
く、かつしきい値電流ＩＭＩが一定飽和電流ＩＳＡＴに
等しい領域と、降下電圧ＶＤＳが飽和電圧ＶＤＳＳＡＴ
より低く、かつしきい値電流ＩＭＩが降下電圧ＶＤＳに
ほぼ比例しているほぼ線形領域との２領域からなる。電
圧ＶＧＳが減少すると、一定飽和電流工れア及び飽和電
圧ＶＤＳいアも減少する。一定飽和電流ＩＳＡｔｔ　．
　ＩＳＡＴ２　，　ＩＳＡＴ３及び飽和電圧ＶＤＳｓＡ
ｔ＊　，？ＤＳＳＡ？３はそれぞれ曲線Ｃ１、Ｃ２及び
Ｃ３に関連されている。
負荷電流ＩＬが負荷により減少するときは、降下電圧Ｖ
ＤＳは減少し、かつ飽和電圧ｖＤＳｓＡア、より低くな
る。降下電圧ＶＤＳが正基準電圧ＶＫより高い限り、し
きい値電流工■，の値は曲線Ｃ１に従って減少する。
演算増幅器Ａ２は、第１人力２２及び第２人力２３の電
圧を同一電圧に保持するように動作しており、降下電圧
ＶＤＳが正基準電圧ＶＫより低くなろうとすると、導通
状態になってトランジスタＭ１の端子の降下電圧ＶＤＳ
を正基準電圧ＶＫに等しい状態に保持する。これを達成
するために、即ちしきい値電流Ｌ＋が減少しようとして
いる間は、ほぼ高い降下電圧ＶＤＳに保持するために、
演算増幅器Ａ２はゲートＧ１及びＧ２の電圧ＶＧＳを例
えば第４図の曲線ｃ３に対応した電圧ＶＧＳ３のような
電圧に降下させる。その場合の飽和電圧ＶＤＳＳＡアは
飽和電圧ＶＤＳＳＡＴ３に等しい。
例えば、正基準電圧ＶＫは１　５０ｍＶに等しい。負荷
？断中は、飽和電圧ｖＤＳｓＡＴがほぼ正基準電圧ＶＫ
より低い約５０ｍＶの飽和電圧ＶＤＳｓＡＴ３に低下す
る。従って、トランジスタＭ１は飽和状態で動作する。
トランジスタＭ１を流れるしきい値電流ＩＭ■は、一定
飽和電流ＩＳＡＴ３に等しい。
制御ループなしに、負荷Ｌの電流が減少したときは、ト
ランジスタＭ１及びＭ２は線形状態に設定される。
制御ループが存在し、負荷電流ＩＬが低下したときは、
トランジスタＭ１及びＭ２は飽和状態で動作するので、
しきい値電流ＩＭ■及びＩＭ２は、ＩＭＩ　＝　（ｎｌ
／ｎ２）Ｌ２ により関係付けられる。従って、ＩＬ＝ＩＭｔ＋Ｌ４２
なので ＩＬ”　　（ｎｌ／ｎ２）ＩＭｔ＋ＩＭｚ即ち、　　　
　ＩＬ＝　［（ｎｌ／ｎ２）＋１１ＩＭ２しきい値電流
工．は式Ｉ。＝　Ｖ，／Ｒにより抵抗Ｒの端子間の電圧
降下ＶＲに関連している。従って、負荷電流Ｉｎは次式
により与えられる。
Ｒ＝５００Ω及びｎｌ／ｎ２＝２５００／５０　、即ち
ｎｌ／ｎ２＝５０とし、比較器と試験電圧とが正しく関
連されている試験電圧値として３０ｍＶの値を取るもの
とすると、しきい値ＩＡの値に対応した（５０＋１）　
３０ｍＶ／５００Ω≠３ｍＡの値までの電流を検出する
ことができる。
この発明は、当該技術分野に習熟する者にとり明らかな
無数の実施例の変形を含む。例えば、トランジスタＭ２
、抵抗Ｒ、演算増幅器Ａ１及び試験電圧ｖｘ用の電源を
トランジスタＭｌの端子の降下電圧を検出可能な手段に
より置換することもできる。
【図面の簡単な説明】
第１図は既に説明した、従米技術による電流検出装置の
電気的な回路図、 第２図はこの発明による電流検出装置を示す回路図、 第３図はこの発明による電流検出装置の一実施例を示す
回路図、 第４図は種々の電圧についてその端子間の電圧の関数と
してＭＯＳ す図である。 １，２・φ争１端子、 Ｇｌ，　Ｇ２・・・ゲート、 １１・・・手段、 ２２，　２３φ・・入力、 ２４・・・出力、 Ｍｌ，　Ｍ２　−−−電力ＭＯ トランジスタの電流曲線を示 ３・・・制御ソース、 １２・・・制御ループ、 ＡＩ，　Ａ２・・・演算増幅器、 Ｓ１・・・電源、 Ｄｉ，　Ｄ２・・・　ドレイン、 Ｓトランジスタ。

Claims (5)

    【特許請求の範囲】
  1. （１）電力ＭＯＳトランジスタ（Ｍ１）と直列の負荷（
    Ｌ）により与えられたしきい値電流（ＩＡ）より低い負
    荷電流（ＩＬ）を検出すると共に、電力ＭＯＳトランジ
    スタの自由端子を電源の第１の端子（１）に接続し、前
    記電源の第２の端子（２）を負荷（Ｌ）の自由端子に接
    続し、前記電力ＭＯＳトランジスタのゲート（Ｇ１）を
    制御ソース（３）に接続したＭＯＳトランジスタの電流
    を検出する装置において、前記電力ＭＯＳトランジスタ
    の端子間の降下電圧を検出する手段（１１）を備え、更
    に、 前記端子の降下電圧が所定のレベルより低くなろうとし
    たときに、適当なゲート電圧を前記電力ＭＯＳトランジ
    スタに印加する制御ループ（１２）を備えた ことを特徴とするＭＯＳトランジスタの電流を検出する
    装置。
  2. （２）請求項１項記載のＭＯＳトランジスタの電流を検
    出する装置において、 前記制御ループ（１２）は演算増幅器（Ａ２）及び基準
    電圧源（２１）を備え、 前記演算増幅器は前記電力ＭＯＳトランジスタに接続さ
    れた第１の入力（２２）、前記基準電圧源の負端子に接
    続された第２の入力（２３）、及び前記電力ＭＯＳトラ
    ンジスタのゲート（Ｇ１）に接続した出力（２４）を有
    し、 前記基準電圧源の正端子は前記電力ＭＯＳトランジスタ
    のドレイン（Ｄ１）に接続され、 前記演算増幅器（Ａ２）と前記制御ソース（３）との間
    の電流を前記演算増幅器により利用可能にさせる電流源
    （１５）を備えて前記電力ＭＯＳトランジスタのゲート
    電圧を減少させるようにした ことを特徴とするＭＯＳトランジスタの電流を検出する
    装置。
  3. （３）請求項１項記載のＭＯＳトランジスタの電流を検
    出する装置において、 前記電力ＭＯＳトランジスタの端子間の降下電圧を検出
    する手段（１１）は ソース（Ｓ２）が前記電力ＭＯＳトランジスタのソース
    （Ｓ１）に接続され、ゲート（Ｇ２）が前記電力ＭＯＳ
    トランジスタのゲート（Ｇ１）に接続されている補助Ｍ
    ＯＳトランジスタ（Ｍ２）と、 第１の端子が前記補助ＭＯＳトランジスタのドレイン（
    Ｄ２）に接続され、第２の端子が前記電源の第１の端子
    に接続されている抵抗（Ｒ）と、演算増幅器（Ａ１）及
    び試験電圧（ＶＸ）用の電源とを備えている ことを特徴とするＭＯＳトランジスタの電流を検出する
    装置。
  4. （４）前記電力ＭＯＳトランジスタ（Ｍ１）と直列の負
    荷（Ｌ）により与えられたしきい値電流（ＩＡ）より低
    い負荷電流（ＩＬ）を検出する方法において、前記電力
    ＭＯＳトランジスタ（Ｍ１）の端子間の降下電圧（ＶＤ
    Ｓ）と基準電圧源（ＶＫ）とを比較し、前記端子の降下
    電圧が所定のレベルより低くなろうとしたときに、前記
    電力ＭＯＳトランジスタのゲートの電圧を増加させるこ
    とにより、 前記電力ＭＯＳトランジスタのしきい値電流（Ｉ＿Ｍ＿
    １）は検出可能な状態を維持し、かつ前記電力ＭＯＳト
    ランジスタは常時その飽和領域で動作する ことを特徴とするＭＯＳトランジスタの電流を検出する
    方法。
  5. （５）請求項４記載のＭＯＳトランジスタの電流を検出
    する方法において、前記基準電圧源（ＶＫ）は１５０ｍ
    Ｖに等しい ことを特徴とするＭＯＳトランジスタの電流を検出する
    方法。
JP00372690A 1989-01-20 1990-01-12 Ｍｏｓトランジスタの電流を検出する装置及び方法 Expired - Fee Related JP3168571B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8901230 1989-01-20
FR8901230A FR2642176B1 (fr) 1989-01-20 1989-01-20 Dispositif et procede de detection du passage d'un courant dans un transistor mos

Publications (2)

Publication Number Publication Date
JPH02233007A true JPH02233007A (ja) 1990-09-14
JP3168571B2 JP3168571B2 (ja) 2001-05-21

Family

ID=9378327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00372690A Expired - Fee Related JP3168571B2 (ja) 1989-01-20 1990-01-12 Ｍｏｓトランジスタの電流を検出する装置及び方法

Country Status (5)

Country Link
US (1) US5004970A (ja)
EP (1) EP0389383B1 (ja)
JP (1) JP3168571B2 (ja)
DE (1) DE69011713T2 (ja)
FR (1) FR2642176B1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3924988C2 (de) * 1989-07-28 2002-08-01 Continental Teves Ag & Co Ohg Schaltungsanordnung zur Ansteuerung des Sicherheitsrelais einer elektronisch geregelten Bremsanlage eines Kraftfahrzeugs
DE4117099A1 (de) * 1991-03-30 1992-10-01 Teves Gmbh Alfred Schaltungsanordnung fuer einen regler
US5272399A (en) * 1992-02-25 1993-12-21 Siemens Aktiengesellschaft Circuit limiting the load current of a power MOSFET
DE4209167A1 (de) * 1992-03-20 1993-09-23 Siemens Ag Schalt- und ueberwachungseinheit fuer elektrische antriebe
US5343141A (en) * 1992-06-09 1994-08-30 Cherry Semiconductor Corporation Transistor overcurrent protection circuit
FR2697115B1 (fr) * 1992-10-21 1995-01-06 Sgs Thomson Microelectronics Circuit de détection de charge ouverte.
US5528127A (en) * 1994-05-17 1996-06-18 National Semiconductor Corporation Controlling power dissipation within a linear voltage regulator circuit
DE19520735C2 (de) * 1995-06-07 1999-07-01 Siemens Ag Schaltungsanordnung zum Erfassen des Laststroms eines Leistungs-Halbleiterbauelementes mit sourceseitiger Last
DE19602121C1 (de) * 1996-01-22 1997-06-05 Siemens Ag Strombegrenzungsschaltung
EP0918997A1 (de) * 1996-08-14 1999-06-02 Siemens Aktiengesellschaft Schaltungsanordnung zum erfassen des laststroms eines leistungs-halbleiterbauelements mit sourceseitiger last
SG71920A1 (en) * 1998-04-27 2000-04-18 Texas Instruments Inc Method and apparatus for driving a polyphase brushless dc motor
DE19838657B4 (de) * 1998-08-25 2008-01-24 Infineon Technologies Ag Schaltungsanordnung zum Erfassen des Laststromes eines Leistungs-Feldeffekt-Halbleiterbauelementes
DE19918042C2 (de) * 1999-04-21 2001-05-31 Siemens Ag Schaltungsanordnung zur Unterstromerkennung an einem MOS-Leistungstransistor
DE10019240A1 (de) 2000-04-18 2001-10-31 Fujitsu Siemens Computers Gmbh Schaltungsanordnung zur Messung der Stromaufnahme einer transistorgesteuerten Last
DE10057486A1 (de) * 2000-06-15 2016-10-13 Continental Teves Ag & Co. Ohg Verfahren und Schaltungsanordnung zur Erkennung eines Defekts von Halbleiterschaftelementen und dessen/deren Verwendung in Kraftfahrzeugen, insbesondere Bremskraft- und Fahrdynamikreglern
US6519127B1 (en) 2000-10-03 2003-02-11 Compaq Computer Corporation Solid state safety relay
DE10103920A1 (de) 2001-01-30 2002-08-22 Infineon Technologies Ag Schaltungsanordnung mit einem Lasttransistor und einer Strommessanordnung
US6816349B1 (en) * 2002-06-27 2004-11-09 Micrel, Inc. Integrated power switch with current limit control and a method of use
US7071664B1 (en) * 2004-12-20 2006-07-04 Texas Instruments Incorporated Programmable voltage regulator configurable for double power density and reverse blocking
JP4689473B2 (ja) * 2005-05-16 2011-05-25 シャープ株式会社 直流安定化電源回路
US7548799B2 (en) 2006-07-25 2009-06-16 Silicon Laboratories, Inc. Powered device including a detection signature resistor
US7979168B2 (en) * 2006-07-25 2011-07-12 Silicon Laboratories Inc. Powered device including a multi-use detection resistor
CN101563826B (zh) * 2006-12-28 2013-01-30 德雷格医疗系统股份有限公司 电子设备识别系统
DE102007058314B4 (de) * 2007-12-04 2018-11-15 Diehl Aerospace Gmbh Vorrichtung zum Messen eines Laststroms
DE102008059853B4 (de) * 2008-12-01 2013-09-19 Infineon Technologies Ag Schaltungsanordnung mit einem Lasttransistor und einem Messtransistor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5244420B2 (ja) * 1973-06-11 1977-11-08
US4021701A (en) * 1975-12-08 1977-05-03 Motorola, Inc. Transistor protection circuit
FR2470484A1 (fr) * 1979-11-23 1981-05-29 Thomson Csf Procede de commande d'un montage darlington et montage darlington a faibles pertes
US4319181A (en) * 1980-12-24 1982-03-09 Motorola, Inc. Solid state current sensing circuit
JPS59114923A (ja) * 1982-12-22 1984-07-03 Hitachi Ltd Ｍｏｓｆｅｔの駆動回路
DE3341345A1 (de) * 1983-11-15 1985-05-23 SGS-ATES Deutschland Halbleiter-Bauelemente GmbH, 8018 Grafing Laengsspannungsregler
US4599554A (en) * 1984-12-10 1986-07-08 Texet Corportion Vertical MOSFET with current monitor utilizing common drain current mirror
US4703390A (en) * 1986-05-27 1987-10-27 Motorola, Inc. Integrated circuit power timer
US4750079A (en) * 1986-05-27 1988-06-07 Motorola, Inc. Low side switch integrated circuit

Also Published As

Publication number Publication date
FR2642176A1 (fr) 1990-07-27
US5004970A (en) 1991-04-02
FR2642176B1 (fr) 1991-05-03
EP0389383A2 (fr) 1990-09-26
EP0389383A3 (fr) 1991-05-02
DE69011713D1 (de) 1994-09-29
JP3168571B2 (ja) 2001-05-21
DE69011713T2 (de) 1995-04-06
EP0389383B1 (fr) 1994-08-24

Similar Documents

Publication Publication Date Title
JPH02233007A (ja) Ｍｏｓトランジスタの電流を検出する装置及び方法
KR0128731B1 (ko) 차동 증폭기와 전류 감지 회로 및 직접 회로
US7557599B2 (en) Apparatus and method for determining a current through a power semiconductor component
JP2961900B2 (ja) 電力用ｍｏｓ形トランジスタの電流測定回路
US7336085B2 (en) Current sensing circuit
EP0733959B1 (en) Circuit for generating a reference voltage and detecting an undervoltage of a supply voltage and corresponding method
US5760613A (en) Method and corresponding circuit detecting an open load
JPH0278962A (ja) 補償型電流検出回路
JP3313773B2 (ja) 半導体装置
KR100259934B1 (ko) 전하율 전위계
JP2000516338A (ja) ソース側負荷を有する電力半導体構成素子の負荷電流を検出するための回路装置
JPH06258384A (ja) 集積回路試験用電流測定装置および集積回路
KR970049834A (ko) 전기 전도성 물체, 특히 칩카드상에서 집적회로의 존재 검출 시스템
JPS636908A (ja) 定電流源回路
JPH02181663A (ja) 電流センス回路
JPH11261064A (ja) パワーｍｏｓｆｅｔ回路
JPH04326074A (ja) スレッショルド電圧の測定方法
JP2827622B2 (ja) 半導体装置の測定方法
JPH032868Y2 (ja)
JPH01264012A (ja) 半導体集積回路
JPH0769748B2 (ja) 定電流源回路
JPH01257270A (ja) 半導体素子の電流検出回路
JPH0637340Y2 (ja) 絶縁抵抗測定器
JPH04326768A (ja) 半導体装置
JPH08278335A (ja) 抵抗率測定回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees