JP3168571B2 - Ｍｏｓトランジスタの電流を検出する装置及び方法 - Google Patents

Ｍｏｓトランジスタの電流を検出する装置及び方法

Info

Publication number
JP3168571B2
JP3168571B2 JP00372690A JP372690A JP3168571B2 JP 3168571 B2 JP3168571 B2 JP 3168571B2 JP 00372690 A JP00372690 A JP 00372690A JP 372690 A JP372690 A JP 372690A JP 3168571 B2 JP3168571 B2 JP 3168571B2
Authority
JP
Japan
Prior art keywords
mos transistor
current
voltage
terminal
detecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00372690A
Other languages
English (en)
Other versions
JPH02233007A (ja
Inventor
バロー ミッシェル
Original Assignee
エスジェエス―トムソン ミクロエレクトロニクス ソシエテ アノニム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エスジェエス―トムソン ミクロエレクトロニクス ソシエテ アノニム filed Critical エスジェエス―トムソン ミクロエレクトロニクス ソシエテ アノニム
Publication of JPH02233007A publication Critical patent/JPH02233007A/ja
Application granted granted Critical
Publication of JP3168571B2 publication Critical patent/JP3168571B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/175—Indicating the instants of passage of current or voltage through a given value, e.g. passage through zero
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

【発明の詳細な説明】 （発明の背景） この発明は、電力MOSトランジスタの分野に関する。
通常、電力MOSトランジスタは、いわゆるDMOS（拡散
型MOS）技術により製造されることが多く、反復的に流
れる大電力に耐えるために、同一のn1個のセルを一組と
したものからなる。例えば、n1個は2500個である。この
MOSトランジスタは、通常、負荷と直列接続されるよう
に設計されている。
第１図は、ソースS1を介して負荷Ｌに直列接続された
電力MOSトランジスタM1を示す。トランジスタM1のドレ
インD1は電源の第１の端子１に接続されている。負荷Ｌ
の自由端は電源の第２の端子２に接続されている。通
常、正電圧VCCが第１の端子１に印加され、第２の端子
２は接地されている。トランジスタM1は、制御電源３か
ら正電圧VCCより高い制御電圧VHがそのゲートG1に印加
されたときは、導通状態となる。
トランジスタM1が導通状態にないときは、負荷Ｌが遮
断されることになる。負荷Ｌを介して流れる例えば3mA
の電流がしきい値IAより低くなったときは、負荷Ｌは遮
断されていると考えることができる。トランジスタM1を
介する電流がしきい値電流IAより低い値に低下すると、
トランジスタM1のドレインとソースとの間の降下電圧VD
Sが低下し、1mVより低くなる。
このような負荷の遮断を判断する方法として、降下電
圧VDSを測定することが可能である。このために、通常
は、補助MOSトランジスタM2を備えた回路を用いる。こ
のトランジスタM2は、例えばドレインD2が抵抗Ｒに接続
された電力トランジスタを構成するn1セルと同一のn2＝
50セルからなり、抵抗Ｒの自由端が電源の第１の端子１
に接続されたものである。トランジスタM2のソースS2は
トランジスタM1のソースS1に直接接続されている。トラ
ンジスタM2のゲートG2はトランジスタM1のゲートG1の直
接接続されている。
演算増幅器A1は抵抗Ｒの端子の降下電圧を試験電圧VX
と比較する。ILを負荷Ｌにおける負荷電流、IM1をトラ
ンジスタM1のしきい値電流、IM2をトランジスタM2のし
きい値電流、RON1及びRON2をトランジスタM1及びM2の線
形状態における抵抗値とすると、抵抗Ｒの端子における
電圧降下VRは となる。実際には、RON1及びRON2の値は抵抗Ｒよりも小
さい。
RON1の値は、通常、約数10Ω、例えば0.3Ωである。
電圧降下VRは、基準電圧と比較される電圧である。実際
において、数10mV、例えば30mVより低い基準電圧の場合
に、比較器とこの基準電圧とをどのようにすれば簡単に
関連させられるかが解っているわけではない。
従って、（１）式からは、30mV/0.3Ω＝100mAより低
い値の負荷電流ILを決定することは不可能であるという
結論になる。
しかし、負荷Ｌを介して流れる約3mAの電流を検出す
ることが要請されている。
（発明の概要） この発明は、負荷の遮断に関連して電流を検出するこ
とができる装置、及び関連した検出方法を提供するもの
である。
特に、この発明は、電力MOSトランジスタと直列の負
荷における与えられたしきい値電流より小さな電流を検
出する装置を提供するものである。前記電力MOSトラン
ジスタの自由端子は電源の第１端子に接続され、その第
２端子は負荷の自由端子に接続され、前記電力MOSトラ
ンジスタのゲートは制御源に接続されている。前記電力
MOSトランジスタの端子間には降下電圧検出手段が接続
され、その端子間の降下電圧が所定のレベル以下に減少
しようとしたときは、制御ループが前記電力MOSトラン
ジスタに適当なゲート電圧を印加する。
この発明の他の特徴によれば、電力MOSトランジスタ
と直列の負荷に与えられたしきい値電流より低い電流を
検出する方法が提供される。この方法は、前記電力MOS
トランジスタの端子間の電圧を基準電圧と比較して、前
記電力MOSトランジスタの端子間の電圧が前記基準電圧
より低くなったときは、前記電力MOSトランジスタのゲ
ートの電圧を減少させることによって、前記電力MOSト
ランジスタにおける電流を検出可能状態に保持し、前記
電力MOSトランジスタが常時その飽和状態で動作する。
この発明の以上及び他の目的、特徴並びに効果は、添
付する図面の以下の詳細な説明から明らかとなるであろ
う。
（実施例の説明） 第２図は電力MOSトランジスタM1と直列に負荷Ｌを流
れる負荷電流ILを検出するための装置を示す。第１図の
場合のように、トランジスタM1の自由端子は電源の第１
の端子１に接続されている。また、負荷Ｌの自由端子は
電源の第２の端子２に接続されている。トランジスタM1
のゲートG1に接続されている制御電源３は、このゲート
G1に制御電圧VHを印加するものである。トランジスタM1
の降下電圧を検出する手段（この手段はブロック11によ
り表わされている。）は、トランジスタM1のドレインD1
とソースS1との間に接続されている。
第１図と比較すると、この装置は、更に、ブロック12
により表わす制御ループを備えている。制御ループ12の
第１端子13は、トランジスタM1のゲートG1に接続され、
またその第２端子14はトランジスタM1のソースS1に接続
されている。要素15は、例えば電流源により構成された
ものであり、制御電源３とトランジスタM1のゲートG1と
の間に接続され、このゲートG1に印加される電圧を変化
させることによって、トランジスタM1の端子の降下電圧
が常時所定値より高く保持されるようにする。
第３図はこの発明による電流検出装置の実施例を示
す。トランジスタM1の端子の降下電圧を検出する手段
（第２図ではブロック11により表わされている。）は、
第１図に示す形式により配列されたn2個のセルを有する
補助MOSトランジスタM2、抵抗Ｒ、演算増幅器A1及び試
験電圧VXの基準電圧源21を有する。正電圧VCCは電源の
第１の端子１に印加され、その第２の端子２は接地され
ている。第２図の要素15は電流源（インピーダンス）で
ある。
第２図にブロック12により表わした制御ループは、演
算増幅器A2及び基準電圧源21からなる。演算増幅器A2
は、トランジスタM1のソースS1に接続された第１の入力
22と、基準電圧源21の第１端子に接続された第２の入力
23とを有する。基準電圧源21の第２の端子はトランジス
タM1のドレインD1に接続され、正基準電圧VKを印加して
いる。演算増幅器A2の出力24は、トランジスタM1のゲー
トG1及びトランジスタM2のG2にそれぞれ接続されてい
る。
第４図は、トランジスタM1のドレインとソースとの間
の降下電圧VDSの関数として、トランジスタM1のドレイ
ンとソースとの間のしきい値電流IM1を曲線C1〜C3によ
り示す。曲線C1〜C3はそれぞれ電圧VGS1〜VGS3に対応す
る。電圧VGS1は制御電圧VHに等しい。
各曲線は、降下電圧VDSが飽和電圧VDSSATより高く、
かつしきい値電流IM1が一定飽和電流ISATに等しい領域
と、降下電圧VDSが飽和電圧VDSSATより低く、かつしき
い値電流IM1が降下電圧VDSにほぼ比例しているほぼ線形
領域との２領域からなる。電圧VGSが減少すると、一定
飽和電流ISAT及び飽和電圧VDSSATも減少する。一定飽和
電流ISAT1,ISAT2,ISAT3及び飽和電圧VDSSAT2,VDSSAT3は
それぞれ曲線C1、C2及びC3に関連されている。
負荷電流ILが負荷により減少するときは、降下電圧VD
Sは減少し、かつ飽和電圧VDSSAT1より低くなる。降下電
圧VDSが正基準電圧VKより高い限り、しきい値電流IM1の
値は曲線C1に従って減少する。
演算増幅器A2は、第１入力22及び第２入力23の電圧を
同一電圧に保持するように動作しており、降下電圧VDS
が正基準電圧VKより低くなろうとすると、導通状態にな
ってトランジスタM1の端子の降下電圧VDSを正基準電圧V
Kに等しい状態に保持する。これを達成するために、即
ちしきい値電流IM1が減少しようとしている間は、ほぼ
高い降下電圧VDSに保持するために、演算増幅器A2はゲ
ートG1及びG2の電圧VGSを例えば第４図の曲線C3に対応
した電圧VGS3のような電圧に降下させる。その場合の飽
和電圧VDSSATは飽和電圧VDSSAT3に等しい。
例えば、正基準電圧VKは150mVに等しい。負荷遮断中
は、飽和電圧VDSSATがほぼ正基準電圧VKより低い約50mV
の飽和電圧VDSSAT3に低下する。従って、トランジスタM
1は飽和状態で動作する。トランジスタM1を流れるしき
い値電流IM1は、一定飽和電流ISAT3に等しい。
制御ループなしに、負荷Ｌの電流が減少したときは、
トランジスタM1及びM2は線形状態に設定される。
制御ループが存在し、負荷電流ILが低下したときは、
トランジスタM1及びM2は飽和状態で動作するので、しき
い値電流IM1及びIM2は、 IM1＝（n1/n2）IM2 により関係付けられる。従って、IL＝IM1＋IM2なので IL＝（n1/n2）IM2＋IM2 即ち、IL＝［（n1/n2）＋１］IM2 しきい値電流IM2は式IM2＝VR/Rにより抵抗Ｒの端子間
の電圧降下VRに関連している。従って、負荷電流ILは次
式により与えられる。
Ｒ＝500Ω及びn1/n2＝2500/50、即ちn1/n2＝50とし、
比較器と試験電圧とが正しく関連されている試験電圧値
として30mVの値を取るものとすると、しきい値IAの値に
対応した（50＋１）30mV/500Ω＝3mAの値までの電流を
検出することができる。
この発明は、当該技術分野に習熟する者にとり明らか
な無数の実施例の変形を含む。例えば、トランジスタM
2、抵抗Ｒ、演算増幅器A1及び試験電圧VX用の電源をト
ランジスタM1の端子の降下電圧を検出可能な手段により
置換することもできる。
【図面の簡単な説明】
第１図は既に説明した、従来技術による電流検出装置の
電気的な回路図、 第２図はこの発明による電流検出装置を示す回路図、 第３図はこの発明による電流検出装置の一実施例を示す
回路図、 第４図は種々の電圧についてその端子間の電圧の関数と
してMOSトランジスタの電流曲線を示す図である。 1,2……１端子、３……制御ソース、 G1,G2……ゲート、12……制御ループ、 11……手段、A1,A2……演算増幅器、 22,23……入力、S1……電源、 24……出力、D1,D2……ドレイン、 M1,M2……電力MOSトランジスタ。

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】電力MOSトランジスタ（M1）と直列の負荷
    （Ｌ）により与えられたしきい値電流（IA）より低い負
    荷電流（IL）を検出すると共に、電力MOSトランジスタ
    の自由端子を電源の第１の端子（１）に接続し、前記電
    源の第２の端子（２）を負荷（Ｌ）の自由端子に接続
    し、前記電力MOSトランジスタのゲート（G1）を制御ソ
    ース（３）に接続したMOSトランジスタの電流を検出す
    る装置において、 前記電力MOSトランジスタの端子間の降下電圧を検出す
    る手段（11）を備え、更に、 前記端子の降下電圧が所定のレベルより低くなろうとし
    たときに、適当なゲート電圧を前記電力MOSトランジス
    タに印加する制御ループ（12）を備えた ことを特徴とするMOSトランジスタの電流を検出する装
    置。
  2. 【請求項２】請求項１項記載のMOSトランジスタの電流
    を検出する装置において、 前記制御ループ（12）は演算増幅器（A2）及び基準電圧
    源（21）を備え、 前記演算増幅器は前記電力MOSトランジスタに接続され
    た第１の入力（22）、前記基準電圧源の負端子に接続さ
    れた第２の入力（23）、及び前記電力MOSトランジスタ
    のゲート（G1）に接続した出力（24）を有し、 前記基準電圧源の正端子は前記電力MOSトランジスタの
    ドレイン（D1）に接続され、 前記演算増幅器（A2）と前記制御ソース（３）との間の
    電流を前記演算増幅器により利用可能にさせる電流源
    （15）を備えて前記電力MOSトランジスタのゲート電圧
    を減少させるようにした ことを特徴とするMOSトランジスタの電流を検出する装
    置。
  3. 【請求項３】請求項１項記載のMOSトランジスタの電流
    を検出する装置において、 前記電力MOSトランジスタの端子間の降下電圧を検出す
    る手段（11）は ソース（S2）が前記電力MOSトランジスタのソース（S
    1）に接続され、ゲート（G2）が前記電力MOSトランジス
    タのゲート（G1）に接続されている補助MOSトランジス
    タ（M2）と、 第１の端子が前記補助MOSトランジスタのドレイン（D
    2）に接続され、第２の端子が前記電源の第１の端子に
    接続されている抵抗（Ｒ）と、 演算増幅器（A1）及び試験電圧（VX）用の電源とを備え
    ている ことを特徴とするMOSトランジスタの電流を検出する装
    置。
  4. 【請求項４】前記電力MOSトランジスタ（M1）と直列の
    負荷（Ｌ）により与えられたしきい値電流（IA）より低
    い負荷電流（IL）を検出する方法において、 前記電力MOSトランジスタ（M1）の端子間の降下電圧（V
    DS）と基準電圧源（VK）とを比較し、 前記端子の降下電圧が所定のレベルより低くなろうとし
    たときに、前記電力MOSトランジスタのゲートの電圧を
    増加させることにより、 前記電力MOSトランジスタのしきい値電流（IM1）は検出
    可能な状態を維持し、かつ 前記電力MOSトランジスタは常時その飽和領域で動作す
    る ことを特徴とするMOSトランジスタの電流を検出する方
    法。
  5. 【請求項５】請求項４記載のMOSトランジスタの電流を
    検出する方法において、前記基準電圧源（VK）は150mV
    に等しい ことを特徴とするMOSトランジスタの電流を検出する方
    法。
JP00372690A 1989-01-20 1990-01-12 Ｍｏｓトランジスタの電流を検出する装置及び方法 Expired - Fee Related JP3168571B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8901230 1989-01-20
FR8901230A FR2642176B1 (fr) 1989-01-20 1989-01-20 Dispositif et procede de detection du passage d'un courant dans un transistor mos

Publications (2)

Publication Number Publication Date
JPH02233007A JPH02233007A (ja) 1990-09-14
JP3168571B2 true JP3168571B2 (ja) 2001-05-21

Family

ID=9378327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00372690A Expired - Fee Related JP3168571B2 (ja) 1989-01-20 1990-01-12 Ｍｏｓトランジスタの電流を検出する装置及び方法

Country Status (5)

Country Link
US (1) US5004970A (ja)
EP (1) EP0389383B1 (ja)
JP (1) JP3168571B2 (ja)
DE (1) DE69011713T2 (ja)
FR (1) FR2642176B1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3924988C2 (de) * 1989-07-28 2002-08-01 Continental Teves Ag & Co Ohg Schaltungsanordnung zur Ansteuerung des Sicherheitsrelais einer elektronisch geregelten Bremsanlage eines Kraftfahrzeugs
DE4117099A1 (de) * 1991-03-30 1992-10-01 Teves Gmbh Alfred Schaltungsanordnung fuer einen regler
US5272399A (en) * 1992-02-25 1993-12-21 Siemens Aktiengesellschaft Circuit limiting the load current of a power MOSFET
DE4209167A1 (de) * 1992-03-20 1993-09-23 Siemens Ag Schalt- und ueberwachungseinheit fuer elektrische antriebe
US5343141A (en) * 1992-06-09 1994-08-30 Cherry Semiconductor Corporation Transistor overcurrent protection circuit
FR2697115B1 (fr) * 1992-10-21 1995-01-06 Sgs Thomson Microelectronics Circuit de détection de charge ouverte.
US5528127A (en) * 1994-05-17 1996-06-18 National Semiconductor Corporation Controlling power dissipation within a linear voltage regulator circuit
DE19520735C2 (de) * 1995-06-07 1999-07-01 Siemens Ag Schaltungsanordnung zum Erfassen des Laststroms eines Leistungs-Halbleiterbauelementes mit sourceseitiger Last
DE19602121C1 (de) * 1996-01-22 1997-06-05 Siemens Ag Strombegrenzungsschaltung
WO1998007038A1 (de) * 1996-08-14 1998-02-19 Siemens Aktiengesellschaft Schaltungsanordnung zum erfassen des laststroms eines leistungs-halbleiterbauelements mit sourceseitiger last
SG71920A1 (en) * 1998-04-27 2000-04-18 Texas Instruments Inc Method and apparatus for driving a polyphase brushless dc motor
DE19838657B4 (de) * 1998-08-25 2008-01-24 Infineon Technologies Ag Schaltungsanordnung zum Erfassen des Laststromes eines Leistungs-Feldeffekt-Halbleiterbauelementes
DE19918042C2 (de) * 1999-04-21 2001-05-31 Siemens Ag Schaltungsanordnung zur Unterstromerkennung an einem MOS-Leistungstransistor
DE10019240A1 (de) * 2000-04-18 2001-10-31 Fujitsu Siemens Computers Gmbh Schaltungsanordnung zur Messung der Stromaufnahme einer transistorgesteuerten Last
DE10057486A1 (de) * 2000-06-15 2016-10-13 Continental Teves Ag & Co. Ohg Verfahren und Schaltungsanordnung zur Erkennung eines Defekts von Halbleiterschaftelementen und dessen/deren Verwendung in Kraftfahrzeugen, insbesondere Bremskraft- und Fahrdynamikreglern
US6519127B1 (en) 2000-10-03 2003-02-11 Compaq Computer Corporation Solid state safety relay
DE10103920A1 (de) * 2001-01-30 2002-08-22 Infineon Technologies Ag Schaltungsanordnung mit einem Lasttransistor und einer Strommessanordnung
US6816349B1 (en) * 2002-06-27 2004-11-09 Micrel, Inc. Integrated power switch with current limit control and a method of use
US7071664B1 (en) * 2004-12-20 2006-07-04 Texas Instruments Incorporated Programmable voltage regulator configurable for double power density and reverse blocking
JP4689473B2 (ja) * 2005-05-16 2011-05-25 シャープ株式会社 直流安定化電源回路
US7548799B2 (en) 2006-07-25 2009-06-16 Silicon Laboratories, Inc. Powered device including a detection signature resistor
US7979168B2 (en) * 2006-07-25 2011-07-12 Silicon Laboratories Inc. Powered device including a multi-use detection resistor
EP2097963B1 (en) * 2006-12-28 2019-05-15 Draeger Medical Systems, Inc. An electronic device identification system
DE102007058314B4 (de) * 2007-12-04 2018-11-15 Diehl Aerospace Gmbh Vorrichtung zum Messen eines Laststroms
DE102008059853B4 (de) * 2008-12-01 2013-09-19 Infineon Technologies Ag Schaltungsanordnung mit einem Lasttransistor und einem Messtransistor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5244420B2 (ja) * 1973-06-11 1977-11-08
US4021701A (en) * 1975-12-08 1977-05-03 Motorola, Inc. Transistor protection circuit
FR2470484A1 (fr) * 1979-11-23 1981-05-29 Thomson Csf Procede de commande d'un montage darlington et montage darlington a faibles pertes
US4319181A (en) * 1980-12-24 1982-03-09 Motorola, Inc. Solid state current sensing circuit
JPS59114923A (ja) * 1982-12-22 1984-07-03 Hitachi Ltd Ｍｏｓｆｅｔの駆動回路
DE3341345A1 (de) * 1983-11-15 1985-05-23 SGS-ATES Deutschland Halbleiter-Bauelemente GmbH, 8018 Grafing Laengsspannungsregler
US4599554A (en) * 1984-12-10 1986-07-08 Texet Corportion Vertical MOSFET with current monitor utilizing common drain current mirror
US4703390A (en) * 1986-05-27 1987-10-27 Motorola, Inc. Integrated circuit power timer
US4750079A (en) * 1986-05-27 1988-06-07 Motorola, Inc. Low side switch integrated circuit

Also Published As

Publication number Publication date
JPH02233007A (ja) 1990-09-14
EP0389383A3 (fr) 1991-05-02
FR2642176B1 (fr) 1991-05-03
US5004970A (en) 1991-04-02
DE69011713D1 (de) 1994-09-29
DE69011713T2 (de) 1995-04-06
EP0389383A2 (fr) 1990-09-26
EP0389383B1 (fr) 1994-08-24
FR2642176A1 (fr) 1990-07-27

Similar Documents

Publication Publication Date Title
JP3168571B2 (ja) Ｍｏｓトランジスタの電流を検出する装置及び方法
KR0128731B1 (ko) 차동 증폭기와 전류 감지 회로 및 직접 회로
US6621259B2 (en) Current sense amplifier and method
JP2961900B2 (ja) 電力用ｍｏｓ形トランジスタの電流測定回路
US5760613A (en) Method and corresponding circuit detecting an open load
JPH075225A (ja) 金属・酸化物・半導体電界効果トランジスタのドレイン電流を監視する回路構造体
JP2004364280A (ja) 線形および飽和領域で動作可能なパワーｍｏｓｆｅｔ用電流センス
JPH04134271A (ja) 出力回路
US8675320B2 (en) Overcurrent detection circuit and overcurrent detection method
JP2587147B2 (ja) 半導体センサ
JPH0949858A (ja) 電流検出制御回路及びパターンレイアウト方法
US20050035808A1 (en) Semiconductor sensor with a field-effect transistor, and a method for controlling such a semiconductor sensor
JP4517579B2 (ja) 電流制御回路
CN114400039A (zh) 一种具有迟滞特性的电压监测电路
US6384636B1 (en) Fast and precise current-sense circuit for high-voltage switch
JPH0749423Y2 (ja) 導電率測定検出回路
JPH06105856B2 (ja) 定電流源回路
JP2927847B2 (ja) 半導体装置
JPH0736298Y2 (ja) 測定用電源
JPH04326074A (ja) スレッショルド電圧の測定方法
JPH053424A (ja) 微小電圧検出回路およびこれを用いた電流制限回路
JP2812074B2 (ja) 半導体装置
JPH032868Y2 (ja)
JPH05291918A (ja) 混成集積回路
JPS622308A (ja) 直流定電圧電源

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees