JPH06105856B2 - 定電流源回路 - Google Patents
定電流源回路Info
- Publication number
- JPH06105856B2 JPH06105856B2 JP61149376A JP14937686A JPH06105856B2 JP H06105856 B2 JPH06105856 B2 JP H06105856B2 JP 61149376 A JP61149376 A JP 61149376A JP 14937686 A JP14937686 A JP 14937686A JP H06105856 B2 JPH06105856 B2 JP H06105856B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- electrode
- current source
- voltage
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、MOS（Metal Oxide Semiconductor）型半導
体集積回路化に好適な回路構成をとる定電流源回路に関
する。
体集積回路化に好適な回路構成をとる定電流源回路に関
する。
第６図は、従来より周知の固定バイアス法による定電流
源回路を示す回路図である。同図において、M1はＰチャ
ネルMOS FET（以下、トランジスタと略す）、R1,R2,RL
はそれぞれ抵抗、V1は電源、IDはトランジスタM1に流れ
るドレイン電流、VGSはトランジスタM1のゲート・ソー
ス間電圧を示す。
源回路を示す回路図である。同図において、M1はＰチャ
ネルMOS FET（以下、トランジスタと略す）、R1,R2,RL
はそれぞれ抵抗、V1は電源、IDはトランジスタM1に流れ
るドレイン電流、VGSはトランジスタM1のゲート・ソー
ス間電圧を示す。
第７図は第６図に示すトランジスタM1のゲート・ソース
間電圧VGS対ドレイン電流IDの静特性を示すグラフであ
る。
間電圧VGS対ドレイン電流IDの静特性を示すグラフであ
る。
以下、第６図，第７図を参照して動作説明をする。
第７図から分かるように、トランジスタM1のゲート・ソ
ース間電圧VGSが一定であればドレイン電流IDも一定と
なり、負荷抵抗RLの大きさには関係なく一定の電流IDか
流れる。
ース間電圧VGSが一定であればドレイン電流IDも一定と
なり、負荷抵抗RLの大きさには関係なく一定の電流IDか
流れる。
ここで、トランジスタM1のゲート電圧は、抵抗R1,R2の
抵抗比と電源V1の電圧で決定される。したがって、電源
V1の電圧が一定であれば、トランジスタM1のゲート・ソ
ース間電圧VGSは一定に保たれ、トランジスタM1は定電
流源として動作する。
抵抗比と電源V1の電圧で決定される。したがって、電源
V1の電圧が一定であれば、トランジスタM1のゲート・ソ
ース間電圧VGSは一定に保たれ、トランジスタM1は定電
流源として動作する。
しかし、トランジスタM1のゲート・ソース間電圧VGS対
ドレイン電流ID特性には、製造時に生じる特性ばらつき
や温度依存性がある。すなわち、従来の定電流源回路で
は、定電流となるべきドレイン電流IDは、製造時の特性
ばらつき，温度変動に対して考慮が払われていなかった
ため、常に一定電流を維持するに足りるものということ
は出来なかった。
ドレイン電流ID特性には、製造時に生じる特性ばらつき
や温度依存性がある。すなわち、従来の定電流源回路で
は、定電流となるべきドレイン電流IDは、製造時の特性
ばらつき，温度変動に対して考慮が払われていなかった
ため、常に一定電流を維持するに足りるものということ
は出来なかった。
半導体製造工程ではトランジスタの特性ばらつきが大き
い。また、トランジスタは抵抗やコンデンサなどに比べ
温度特性が悪い。すでに述べたように、従来技術は、ト
ランジスタの特性ばらつきおよび温度変動について配慮
されておらず、定電流源の電流値が大きく（通常MOS I
Cプロセスでは定格電流の倍から半分程度）変動すると
いう問題があった。
い。また、トランジスタは抵抗やコンデンサなどに比べ
温度特性が悪い。すでに述べたように、従来技術は、ト
ランジスタの特性ばらつきおよび温度変動について配慮
されておらず、定電流源の電流値が大きく（通常MOS I
Cプロセスでは定格電流の倍から半分程度）変動すると
いう問題があった。
本発明は、トランジスタの特性ばらつき，温度特性によ
る定電流源の電流ばらつきを抑えることを解決すべき問
題点としている。従って本発明の目的は、かかる問題点
を解決した定電流源回路を提供することにある。
る定電流源の電流ばらつきを抑えることを解決すべき問
題点としている。従って本発明の目的は、かかる問題点
を解決した定電流源回路を提供することにある。
上記目的は、トランジスタM1に流れるドレイン電流IDを
検出し、該ドレイン電流IDが一定になるようにトランジ
スタM1のゲート電圧を制御することにより達成される。
検出し、該ドレイン電流IDが一定になるようにトランジ
スタM1のゲート電圧を制御することにより達成される。
トランジスタM1のドレイン電流IDを検出するために、該
トランジスタM1とペア性のとれた第２のトランジスタを
設けてカレントミラー回路を構成する。該第２のトラン
ジスタのドレイン側に第１のスイッチ回路と、該スイッ
チ回路と直列に接続されるコンデンサ（容量）と、該コ
ンデンサの電荷を充放電させる第２のスイッチ回路とか
らなる電流検出回路を設け、第１のスイッチ回路が導通
している時間とコンデンサの容量値とそのときのコンデ
ンサ両端の電圧値より、トランジスタM1のドレイン電流
値IDを検出し、これを予め設定した電圧値と比較するこ
とにより、該ドレイン電流IDの大小を判定し、それによ
り、第２のトランジスタのゲート電圧すなわちトランジ
スタM1のゲート電圧を制御することにより、トランジス
タM1のドレイン電流IDを一定にするという目的が達成さ
れる。
トランジスタM1とペア性のとれた第２のトランジスタを
設けてカレントミラー回路を構成する。該第２のトラン
ジスタのドレイン側に第１のスイッチ回路と、該スイッ
チ回路と直列に接続されるコンデンサ（容量）と、該コ
ンデンサの電荷を充放電させる第２のスイッチ回路とか
らなる電流検出回路を設け、第１のスイッチ回路が導通
している時間とコンデンサの容量値とそのときのコンデ
ンサ両端の電圧値より、トランジスタM1のドレイン電流
値IDを検出し、これを予め設定した電圧値と比較するこ
とにより、該ドレイン電流IDの大小を判定し、それによ
り、第２のトランジスタのゲート電圧すなわちトランジ
スタM1のゲート電圧を制御することにより、トランジス
タM1のドレイン電流IDを一定にするという目的が達成さ
れる。
上記電流検出回路において、第１のスイッチ回路はコン
デンサと第２のトランジスタのドレイン間を一定周期で
一定時間だけ導通させる。第２のスイッチ回路は、第１
のスイッチ回路によってコンデンサに蓄積された電荷を
第１のスイッチ回路の動作と同期して放電させるように
動作する。
デンサと第２のトランジスタのドレイン間を一定周期で
一定時間だけ導通させる。第２のスイッチ回路は、第１
のスイッチ回路によってコンデンサに蓄積された電荷を
第１のスイッチ回路の動作と同期して放電させるように
動作する。
これらの動作によって、第２のトランジスタに流れるド
レイン電流を電圧変換した状態でコンデンサの両端から
検出することができる。
レイン電流を電圧変換した状態でコンデンサの両端から
検出することができる。
サンプルホールド回路は、前記コンデンサの両端の電圧
を前記第１のスイッチ回路と同期してサンプリングした
後、ホールドする。基準電圧発生回路は一定値の電圧を
発生する。
を前記第１のスイッチ回路と同期してサンプリングした
後、ホールドする。基準電圧発生回路は一定値の電圧を
発生する。
比較回路は、前記サンプルホールド回路の出力電圧と前
記基準電圧発生回路の基準電圧とを比較し、それらの電
圧の差分に応じた誤差電圧（又は、電流）を出力する。
記基準電圧発生回路の基準電圧とを比較し、それらの電
圧の差分に応じた誤差電圧（又は、電流）を出力する。
平滑回路は、比較回路の出力電圧（誤差電圧）を平滑化
する。該平滑化された電圧を第２のトランジスタのゲー
ト（トランジスタM1のゲート）に加えることによって、
トランジスタM1のドレイン電流は、第１のスイッチ回路
が導通状態になっている時間とコンデンサの容量値と基
準電圧で決定される値に維持されるので、トランジスタ
M1の特性バラツキや温度依存性に関係なく一定電流を得
ることが出来る。
する。該平滑化された電圧を第２のトランジスタのゲー
ト（トランジスタM1のゲート）に加えることによって、
トランジスタM1のドレイン電流は、第１のスイッチ回路
が導通状態になっている時間とコンデンサの容量値と基
準電圧で決定される値に維持されるので、トランジスタ
M1の特性バラツキや温度依存性に関係なく一定電流を得
ることが出来る。
次に図を参照して本発明の実施例を説明する。
第１図は本発明の一実施例を示す回路図である。同図に
おいて、１は電流検出回路、２はサンプルホールド回
路、３は基準電圧発生回路、４は比較回路、５は平滑回
路である。そのほか、M1,M2はそれぞれＰチャネルMOS
FET（以下、トランジスタと略す）、V1,V2はそれぞれ電
源、R1,RLはそれぞれ抵抗、S1,S2,S3はそれぞれスイッ
チ回路、C1,C2,C3はそれぞれコンデンサ、A1,A2はそれ
ぞれ増幅器を示す。
おいて、１は電流検出回路、２はサンプルホールド回
路、３は基準電圧発生回路、４は比較回路、５は平滑回
路である。そのほか、M1,M2はそれぞれＰチャネルMOS
FET（以下、トランジスタと略す）、V1,V2はそれぞれ電
源、R1,RLはそれぞれ抵抗、S1,S2,S3はそれぞれスイッ
チ回路、C1,C2,C3はそれぞれコンデンサ、A1,A2はそれ
ぞれ増幅器を示す。
第２図（ａ）は、第１図におけるスイッチ回路S1の導通
状態、（ｂ）はスイッチ回路S2の導通状態、（ｃ）はス
イッチ回路S3の導通状態を示す状態図である。
状態、（ｂ）はスイッチ回路S2の導通状態、（ｃ）はス
イッチ回路S3の導通状態を示す状態図である。
先ず、第１図、第２図を参照して、第１図における各部
回路の個々の動作について説明する。トランジスタM
1は、抵抗RLを負荷とする定電流源用トランジスタとし
て動作している。
回路の個々の動作について説明する。トランジスタM
1は、抵抗RLを負荷とする定電流源用トランジスタとし
て動作している。
電流検出回路１について説明する。スイッチ回路S2は、
コンデンサC1の蓄積電荷を一定周期で放電させる。スイ
ッチ回路S1は、スイッチ回路S2の動作と同期して動作す
ることによりコンデンサC1とトランジスタM2のドレイン
とを接続し、コンデンサC1によるサンプルホールドの制
御を行う。すなわちコンデンサC1は、トランジスタM2の
ドレイン電流をスイッチ回路S1を介してサンプリング
し、ホールドする。
コンデンサC1の蓄積電荷を一定周期で放電させる。スイ
ッチ回路S1は、スイッチ回路S2の動作と同期して動作す
ることによりコンデンサC1とトランジスタM2のドレイン
とを接続し、コンデンサC1によるサンプルホールドの制
御を行う。すなわちコンデンサC1は、トランジスタM2の
ドレイン電流をスイッチ回路S1を介してサンプリング
し、ホールドする。
トランジスタM2は、トランジスタM1と同極性のものを用
いてカレントミラー回路を構成する。したがって、トラ
ンジスタM2のドレイン電流ID2には、トランジスタM1の
ドレイン電流IDに比例した電流が流れる。
いてカレントミラー回路を構成する。したがって、トラ
ンジスタM2のドレイン電流ID2には、トランジスタM1の
ドレイン電流IDに比例した電流が流れる。
前記トランジスタM2のドレイン電流ID2は、スイッチ回
路S1が導通（ON状態）している時間とコンデンサC1の容
量値より、コンデンサC1の両端間電圧として検出するこ
とができる。
路S1が導通（ON状態）している時間とコンデンサC1の容
量値より、コンデンサC1の両端間電圧として検出するこ
とができる。
ここで、スイッチ回路S1が導通している時間をt1,コン
デンサC1の容量をC1とすればコンデンサC1の両端間電圧
VCは、 となり、トランジスタM2のドレイン電流ID2は、コンデ
ンサC1の両端間電圧VCとして検出できる。
デンサC1の容量をC1とすればコンデンサC1の両端間電圧
VCは、 となり、トランジスタM2のドレイン電流ID2は、コンデ
ンサC1の両端間電圧VCとして検出できる。
サンプルホールド回路２について説明する。サンプルホ
ールド回路２は、コンデンサC1の両端間電圧を前記スイ
ッチ回路S1と同期して動作するスイッチ回路S3によりコ
ンデンサC2に取り込んでサンプリングし、ホールドす
る。ここで、増幅器A1は、インピーダンス変換器として
動作している。
ールド回路２は、コンデンサC1の両端間電圧を前記スイ
ッチ回路S1と同期して動作するスイッチ回路S3によりコ
ンデンサC2に取り込んでサンプリングし、ホールドす
る。ここで、増幅器A1は、インピーダンス変換器として
動作している。
基準電圧発生回路４は、前記（１）式の関係より、トラ
ンジスタM2のドレイン電流ID2に相等する一定電圧（基
準電圧V2）を発生する。
ンジスタM2のドレイン電流ID2に相等する一定電圧（基
準電圧V2）を発生する。
比較回路４は、前記基準電圧発生回路３より発生させら
れた基準電圧V2と、前記サンプルホールド回路２のコン
デンサC2に蓄積された電圧情報とを比較し、その結果を
誤差電圧として電圧情報で出力する。ここで、増幅器A2
は比較器として動作する。該増幅器A2の出力インピーダ
ンスは、非反転入力，反転入力の信号レベルが等しいと
き、ハイインピーダンス状態となる。
れた基準電圧V2と、前記サンプルホールド回路２のコン
デンサC2に蓄積された電圧情報とを比較し、その結果を
誤差電圧として電圧情報で出力する。ここで、増幅器A2
は比較器として動作する。該増幅器A2の出力インピーダ
ンスは、非反転入力，反転入力の信号レベルが等しいと
き、ハイインピーダンス状態となる。
平滑回路５は、比較回路４より発生された出力電圧の平
滑化を行う。
滑化を行う。
次に全体の回路動作について説明する。
電流検出回路１にてトランジスタM2のドレイン電流ID2
をコンデンサC1にて電圧変換した後、該電圧をサンプル
ホールド回路２のコンデンサC2でサンプリングし、ホー
ルドする。比較回路４によりコンデンサC2にサンプルホ
ールドされた電圧情報と基準電圧発生回路３より発生さ
れる基準電圧が比較される。
をコンデンサC1にて電圧変換した後、該電圧をサンプル
ホールド回路２のコンデンサC2でサンプリングし、ホー
ルドする。比較回路４によりコンデンサC2にサンプルホ
ールドされた電圧情報と基準電圧発生回路３より発生さ
れる基準電圧が比較される。
ここで、この比較結果として、基準電圧V2よりもコンデ
ンサC2に蓄積された電圧が小さい場合を考えると、比較
回路４の出力は接地電圧に近い電圧になる。該出力電圧
は平滑回路５のコンデンサC3に蓄積された電荷を放電さ
せる動作を行なう。したがって、コンデンサC3の両端間
電圧は低くなる。すなわち、これによりトランジスタ
M1,M2のゲート・ソース間電圧を大きくする方向に動作
し、トランジスタM1,M2のドレイン電流を増加させる。
ンサC2に蓄積された電圧が小さい場合を考えると、比較
回路４の出力は接地電圧に近い電圧になる。該出力電圧
は平滑回路５のコンデンサC3に蓄積された電荷を放電さ
せる動作を行なう。したがって、コンデンサC3の両端間
電圧は低くなる。すなわち、これによりトランジスタ
M1,M2のゲート・ソース間電圧を大きくする方向に動作
し、トランジスタM1,M2のドレイン電流を増加させる。
次に、コンデンサC2に蓄積された電圧と基準電圧V2とが
等しい場合について考える。このとき、比較回路４の出
力はハイインピーダンス状態となり、平滑回路５のコン
デンサC3の電荷はホールドされた状態となる。すなわ
ち、トランジスタM1,M2のゲート・ソース間電圧が一定
に保たれトランジスタM1は定電流源として動作する。
等しい場合について考える。このとき、比較回路４の出
力はハイインピーダンス状態となり、平滑回路５のコン
デンサC3の電荷はホールドされた状態となる。すなわ
ち、トランジスタM1,M2のゲート・ソース間電圧が一定
に保たれトランジスタM1は定電流源として動作する。
次に、コンデンサC2に蓄積された電圧が基準電圧V2より
大きい場合について考える。このとき、比較回路４の出
力は電源電圧に近い電圧を出力する。その結果、平滑回
路５のコンデンサC3の両端間電圧が高くなり、トランジ
スタM1,M2のゲート・ソース間電圧を小さくする方向に
動作する。すなわち、トランジスタM1,M2のドレイン電
流を減少させる動作を行う。
大きい場合について考える。このとき、比較回路４の出
力は電源電圧に近い電圧を出力する。その結果、平滑回
路５のコンデンサC3の両端間電圧が高くなり、トランジ
スタM1,M2のゲート・ソース間電圧を小さくする方向に
動作する。すなわち、トランジスタM1,M2のドレイン電
流を減少させる動作を行う。
本実施例によれば、トランジスタの特性バラツキおよび
温度変動に影響されない定電流源回路を構成することが
できる。
温度変動に影響されない定電流源回路を構成することが
できる。
尚、増幅器A1はインピーダンス変換器として利用してい
るので、増幅器の代わりにソースホロワ等を用いても良
いことは明らかである。また、抵抗RLは電流源用トラン
ジスタM1の負荷として用いているので、抵抗RLの代わり
にトランジスタ等のアクティブ素子を用いても良いこと
は明らかである。
るので、増幅器の代わりにソースホロワ等を用いても良
いことは明らかである。また、抵抗RLは電流源用トラン
ジスタM1の負荷として用いているので、抵抗RLの代わり
にトランジスタ等のアクティブ素子を用いても良いこと
は明らかである。
また、第１図では、電流検出回路１に並列接続される電
流源としてのトランジスタM1は１個であるが、複数個の
電流源としての複数個のトランジスタを電流検出回路１
に並列接続しても、各電流源はそれぞれ同様に定電流源
として機能する。
流源としてのトランジスタM1は１個であるが、複数個の
電流源としての複数個のトランジスタを電流検出回路１
に並列接続しても、各電流源はそれぞれ同様に定電流源
として機能する。
第３図は本発明の他の実施例を示す回路図である。
第３図において、第１図におけるのと同一機能を有する
ものは同一符号を付してある。M3,M4はそれぞれＮチャ
ネルMOS FET、V3は電源、V4は基準電圧源である。本実
施例の動作は前述の実施例の動作説明より類推的に容易
に理解されるであろう。
ものは同一符号を付してある。M3,M4はそれぞれＮチャ
ネルMOS FET、V3は電源、V4は基準電圧源である。本実
施例の動作は前述の実施例の動作説明より類推的に容易
に理解されるであろう。
本実施例によれば、ＮチャネルMOS FETの特性バラツキ
および温度変動に影響されない定電流源回路を構成する
ことができる。
および温度変動に影響されない定電流源回路を構成する
ことができる。
第４図は本発明の更に他の実施例を示す回路図である。
第４図において、第１図におけるのと同一機能を有する
ものは同一符号を付してあるT1,T2はそれぞれPNP型バイ
ホーラトランジスタ、R2,R3はそれぞれ抵抗である。本
実施例の動作は前述の実施例の動作説明から類推的に容
易に理解されるであろう。
ものは同一符号を付してあるT1,T2はそれぞれPNP型バイ
ホーラトランジスタ、R2,R3はそれぞれ抵抗である。本
実施例の動作は前述の実施例の動作説明から類推的に容
易に理解されるであろう。
本実施例によれば、PNP型バイポーラトランジスタによ
っても、トランジスタの特性バラツキおよび温度変動に
影響されない定電流源回路を構成することができる。
っても、トランジスタの特性バラツキおよび温度変動に
影響されない定電流源回路を構成することができる。
第５図は、本発明の更に別の実施例を示す回路図であ
る。
る。
第５図において、第１図におけるのと同一機能を有する
ものには同一符号を付してある。T3,T4はそれぞれNPN型
トランジスタである。本実施例の動作は前述の実施例の
動作説明より類推的に容易に理解されるであろう。
ものには同一符号を付してある。T3,T4はそれぞれNPN型
トランジスタである。本実施例の動作は前述の実施例の
動作説明より類推的に容易に理解されるであろう。
本実施例によれば、NPN型バイポーラトランジスタによ
っても、トランジスタの特性バラツキおよび温度変動に
影響されない定電流源回路を構成することができる。
っても、トランジスタの特性バラツキおよび温度変動に
影響されない定電流源回路を構成することができる。
本発明によれば、ICの製造バラツキによるMOS FET（或
いはバイポーラトランジスタ）の特性バラツキおよび温
度変動に対する特性変化に対して電流源の電流バラツキ
および変動がない定電流源回路を構成することができ
る。
いはバイポーラトランジスタ）の特性バラツキおよび温
度変動に対する特性変化に対して電流源の電流バラツキ
および変動がない定電流源回路を構成することができ
る。
第１図は本発明の一実施例を示す回路図、第２図は第１
図における各スイッチ回路のスイッチ動作を示す状態
図、第３図乃至第５図はそれぞれ本発明の他の実施例を
示す回路図、第６図は定電流源の従来例を示す回路図、
第７図はMOS FETの特性例を示すグラフ、である。 符号の説明 １……電流検出回路、２……サンプルホールド回路、３
……基準電圧発生回路、４……比較回路、５……平滑回
路、M1,M2……ＰチャネルMOS FET、M3,M4……Ｎチャネ
ルMOS FET、C1,C2,C3……コンデンサ、S1,S2,S3……ス
イッチ回路、A1,A2……増幅器、RL……負荷抵抗、V2,V4
……基準電圧源、T1,T2……PNP型トランジスタ、T3,T4
……NPN型トランジスタ
図における各スイッチ回路のスイッチ動作を示す状態
図、第３図乃至第５図はそれぞれ本発明の他の実施例を
示す回路図、第６図は定電流源の従来例を示す回路図、
第７図はMOS FETの特性例を示すグラフ、である。 符号の説明 １……電流検出回路、２……サンプルホールド回路、３
……基準電圧発生回路、４……比較回路、５……平滑回
路、M1,M2……ＰチャネルMOS FET、M3,M4……Ｎチャネ
ルMOS FET、C1,C2,C3……コンデンサ、S1,S2,S3……ス
イッチ回路、A1,A2……増幅器、RL……負荷抵抗、V2,V4
……基準電圧源、T1,T2……PNP型トランジスタ、T3,T4
……NPN型トランジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 花房 宏典 神奈川県横浜市戸塚区吉田町292番地 日 立ビデオエンジニアリング株式会社内 (72)発明者 松本 脩三 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所家電研究所内 (56)参考文献 特開 昭58−125904（ＪＰ，Ａ)
Claims (4)
- 【請求項１】三つの電極を持つ第１のトランジスタ素子
の該第１の電極を第１の電源に接続し、第２の電極を負
荷抵抗を介して第２の電源に接続し、第３の電極と第１
の電極との間に印加される印加電圧で定まる電流を前記
負荷抵抗に負荷電流として流すようにした電流源回路に
おいて、 前記第１のトランジスタ素子に対してカレントミラー回
路を構成するように第２のトランジスタ素子を接続し、
該第２のトランジスタ素子の第２の電極と前記第２の電
源との間に、負荷抵抗に代えて、第１のスイッチと第１
の容量との直列回路を接続し、かつ該第１の容量と並列
に第２のスイッチを接続し、前記第1,第２の各スイッチ
の同期した開閉動作により、前記電流源回路において負
荷抵抗を流れる負荷電流を、前記第１の容量の両端間電
圧として取り出す電流検出回路と、 前記第1,第２の各スイッチと同期して動作する第３のス
イッチと第２の容量を含み、前記電流検出回路によって
電圧として取り出された負荷電流値を、該第２の容量の
両端間電圧としてサンプルホールドするサンプルホール
ド回路と、 基準電圧を発生する基準電圧発生回路と、 該基準電圧発生回路により発生された基準電圧と前記サ
ンプルホールド回路によりサンプルホールドされた電圧
とを比較する比較回路と、 該比較結果として得られた誤差電圧を平滑化して前記電
流源回路における第３の電極と第１の電極との間の印加
電圧に加算する平滑回路と、を具備したことを特徴とす
る定電流源回路。 - 【請求項２】特許請求の範囲第１項記載の定電流源回路
において、前記電流源回路を複数個、並列接続し、それ
らに対して、前記電流検出回路、サンプルホールド回
路、基準電圧発生回路、比較回路、平滑回路、を１組、
共通に、接続したことを特徴とする定電流源回路。 - 【請求項３】特許請求の範囲第１項記載の定電流源回路
において、前記トランジスタ素子がMOS FET素子から成
り、第１の電極がソース電極、第２の電極がドレイン電
極、第３の電極がゲート電極から成ることを特徴とする
定電流源回路。 - 【請求項４】特許請求の範囲第１項記載の定電流源回路
において、前記トランジスタ素子がバイポーラトランジ
スタ素子から成り、第１の電極がエミッタ電極、第２の
電極がコレクタ電極、第３の電極がベース電極から成る
ことを特徴とする定電流源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61149376A JPH06105856B2 (ja) | 1986-06-27 | 1986-06-27 | 定電流源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61149376A JPH06105856B2 (ja) | 1986-06-27 | 1986-06-27 | 定電流源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS636908A JPS636908A (ja) | 1988-01-12 |
| JPH06105856B2 true JPH06105856B2 (ja) | 1994-12-21 |
Family
ID=15473779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61149376A Expired - Lifetime JPH06105856B2 (ja) | 1986-06-27 | 1986-06-27 | 定電流源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06105856B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5197033A (en) | 1986-07-18 | 1993-03-23 | Hitachi, Ltd. | Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions |
| JP3592423B2 (ja) * | 1996-01-26 | 2004-11-24 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| US7982526B2 (en) * | 2008-09-17 | 2011-07-19 | Qualcomm, Incorporated | Active-time dependent bias current generation for switched-capacitor circuits |
| EP2169824A1 (en) * | 2008-09-25 | 2010-03-31 | Moscad Design & Automation Sàrl | A switched capacitor error amplifier circuit for generating a precision current reference or for use in a precision oscillator |
| JP5515708B2 (ja) * | 2009-12-11 | 2014-06-11 | 富士通株式会社 | バイアス回路及びそれを有する増幅回路 |
| WO2021261072A1 (ja) * | 2020-06-22 | 2021-12-30 | ソニーセミコンダクタソリューションズ株式会社 | 電流源回路および電子装置 |
-
1986
- 1986-06-27 JP JP61149376A patent/JPH06105856B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS636908A (ja) | 1988-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0265409A (ja) | 電圧クランプ差動シングル・エンド比較器 | |
| JPH08334534A (ja) | 電力用半導体構成要素の負荷電流検出用回路装置 | |
| JPH06296125A (ja) | パワー・オン・リセット回路 | |
| JP2000299625A (ja) | 微少電流検出装置 | |
| JPH1084233A (ja) | 関数演算回路用の波形整形回路 | |
| JPH06105856B2 (ja) | 定電流源回路 | |
| US4633101A (en) | Semiconductor sample and hold switching circuit | |
| JPH0769748B2 (ja) | 定電流源回路 | |
| CA1196953A (en) | Full wave rectifier having an operational amplifier | |
| JPH02260712A (ja) | スイッチ回路 | |
| JPH02181663A (ja) | 電流センス回路 | |
| JPH0155762B2 (ja) | ||
| JPH05249148A (ja) | 集積コンパレータ回路 | |
| JPH09294025A (ja) | 容量結合回路 | |
| JPH0766298B2 (ja) | 定電流源回路 | |
| CN112558680A (zh) | 线性调整器及其控制电路 | |
| JP2547104Y2 (ja) | 電流検出回路 | |
| JP3005730B2 (ja) | 論理和回路 | |
| JPH053424A (ja) | 微小電圧検出回路およびこれを用いた電流制限回路 | |
| JP3250249B2 (ja) | 定電流充電回路 | |
| JP2645596B2 (ja) | 電圧検出回路 | |
| JPH0736506B2 (ja) | 電圧比較器 | |
| JPH0562842B2 (ja) | ||
| JP2812074B2 (ja) | 半導体装置 | |
| JPS61117613A (ja) | 電流制限付定電圧電源回路 |