JP2000299625A

JP2000299625A - 微少電流検出装置

Info

Publication number: JP2000299625A
Application number: JP2000032364A
Authority: JP
Inventors: Shunzo Oshima; 俊藏大島
Original assignee: Yazaki Corp
Current assignee: Yazaki Corp
Priority date: 1999-02-14
Filing date: 2000-02-09
Publication date: 2000-10-24
Anticipated expiration: 2020-02-09
Also published as: DE60016477D1; US6313690B1; EP1028526A2; EP1028526A3; EP1028526B1; JP3628576B2; DE60016477T2

Abstract

(57)【要約】【課題】高精度な微少電流検出機能を有するスイッチ
ングデバイスを提供する。【解決手段】第１の半導体素子の第１の主電極と制御
電極のそれぞれに第２の半導体素子の第１の主電極と制
御電極を接続し、第２の半導体素子の第２の主電極に抵
抗を接続する。第１及び第２の半導体素子の第２の主電
極間電圧を比較した結果に応じて、第１と第２の半導体
素子の制御電極に制御電圧を供給する。また、第１の半
導体素子の第１の主電極と制御電極のそれぞれに第３の
半導体素子の第１の主電極と制御電極を接続し、第３の
半導体素子の第２の主電極に抵抗を接続する。第１及び
第３の半導体素子の第２の主電極間電圧を比較する。第
２と第３の半導体素子のトランジスタ幅は第１の半導体
素子のその幅より小さくする。第１の半導体素子を電力
供給素子と並列接続した構成にして電源と負荷の間に設
置し、負荷と電力供給素子をオフにして微少電流の有無
を検出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、微少電流検出機能
付き半導体スイッチングデバイスに関する。

【０００２】

【従来の技術】従来の電流検出機能を備えた半導体スイ
ッチングデバイスとしては、例えば図８に示すようなも
のがある。図８に示す半導体スイッチングデバイスは電
源１０１と負荷１０２の間に設置され、シャント抵抗Ｒ
ＳとパワーＦＥＴ等からなるスイッチングデバイスを直
列接続した構造になっている。通常シャント抵抗とスイ
ッチングデバイスは同一基板に組み込まれている。電流
の検出はシャント抵抗両端に発生する電位差を用いて行
う。負荷電流が流れるとシャント抵抗ＲＳの両端に電位
差が発生し、この電位差を差動増幅器９１１、直流増幅
器９１３で増幅し、Ａ／Ｄ変換器９０２を経由してマイ
コンが読み込み、過電流、過小電流等の判定をする。リ
ーク電流等の微少電流もこの方法で原理的には検出でき
るが、検出対象の電流値が小さいため、検出感度を上げ
る事が課題となり、そのために、シャント抵抗の値を大
きくするか、差動増幅器、直流増幅器の増幅率を高める
などの対策が必要となる。シャント抵抗を大きくすると
負荷電流が流れたときのシャント抵抗自身の発熱が大き
くなることが問題になり、更にシャント抵抗で発生する
電圧降下が大きくなるとその分だけ負荷に供給する電圧
が低下するという問題が発生する。一方、差動増幅器、
直流増幅器の増幅率を上げるとＳ／Ｎ比が悪化するた
め、検出精度が悪くなるという問題が生じる。このシャ
ント抵抗を用いる方法では検出する微少電流の絶対値が
小さくなればなるほど問題が顕著化し、目標達成が難し
くなる。

【０００３】半導体スイッチングデバイスは電源ＶＢか
ら電力を負荷１０２に供給するというのが本来の機能で
あるが、それ以外にシャント抵抗ＲＳと負荷１０２間の
配線が接地する等の故障発生時、大きな故障電流がシャ
ント抵抗及び配線に流れるのを防止する機能、すなわち
過電流保護機能を備えている。シャント抵抗を用いて電
源線からのリーク電流を測定するとき、この過電流保護
機能は必須となる。

【０００４】半導体スイッチングデバイスは過熱遮断機
能を内蔵する場合がある。図９に示すようにパワーデバ
イス（主ＦＥＴ）ＱＭ、抵抗ＲＧ、温度センサー１２
１、ラッチ回路１２２及び過熱遮断用ＦＥＴＱＳを内蔵
しており、温度センサー内蔵ＦＥＴＱＦの接合温度が規
定以上の温度まで上昇した場合には、内蔵するゲート遮
断回路によって温度センサー内蔵ＦＥＴＱＦを強制的に
オフ制御する過熱遮断機能を備えている。つまり、パワ
ーデバイス（主ＦＥＴ）ＱＭが規定以上の温度まで上昇
したことが温度センサ１２１によって検出された場合に
は、その旨の検出情報がラッチ回路１２２に保持され、
ゲート遮断回路としての過熱遮断用ＦＥＴＱＳがオン動
作となることによって、パワーデバイスＱＭを強制的に
オフ制御する。ここで、温度センサ１２１はポリシリコ
ン等で構成した４個のダイオードが縦続接続されてな
り、温度センサ１２１はパワーデバイスＱＭの近傍に集
積化されている。パワーデバイスＱＭの温度が上昇する
につれて温度センサ１２１の４個のダイオードの順方向
電圧降下が低下し、ＦＥＴＱ５１のゲート電位が“Ｌ”
レベルとされる電位まで下がると、ＦＥＴＱ５１がオン
状態からオフ状態に遷移する。これにより、ＦＥＴＱ５
４のゲート電位が温度センサー内蔵ＦＥＴＱＡのゲート
制御端子Ｇの電位にプルアップされ、ＦＥＴＱ５４がオ
フ状態からオン状態に遷移して、ラッチ回路１２２に
“１”がラッチされることとなる。このとき、ラッチ回
路１２２の出力が“Ｈ”レベルとなって過熱遮断用ＦＥ
ＴＱＳがオフ状態からオン状態に遷移するので、パワー
デバイスＱＭの真のゲートＴＧとソースＳ間が短絡され
て、パワーデバイスＱＭがオン状態からオフ状態に遷移
して、過熱遮断されることとなる。

【０００５】図８において、ＺＤ１は温度センサー内蔵
ＦＥＴＱＦのゲート端子Ｇとソース端子Ｓ間を１２Ｖに
保って、パワーデバイスＱＭの真のゲートＴＧに過電圧
が印加されようとした場合にこれをバイパスさせるツェ
ナーダイオードである。ドライバ９０１は、電流モニタ
回路としての差動増幅器９１１，９１３と、電流制限回
路としての差動増幅器９１２と、チャージポンプ回路９
１５と、マイコン９０３からのオン／オフ制御信号およ
び電流制限回路からの過電流判定結果に基づき、内部抵
抗ＲＧを介して温度センサー内蔵ＦＥＴＱＦの真のゲー
トＴＧを駆動する駆動回路９１４を備えて構成されてい
る。シャント抵抗ＲＳの電圧降下に基づき差動増幅器９
１２を介して、電流が判定値（上限）を超えたとして過
電流が検出された場合には、駆動回路９１４によって温
度センサー内蔵ＦＥＴＱＦをオフ動作とし、その後電流
が低下して判定値（下限）を下回ったら温度センサー内
蔵ＦＥＴＱＦをオン動作させる。一方、マイコン９０３
は、電流モニタ回路（差動増幅器９１１，９１３）を介
して電流を常時モニタしており、正常値を上回る異常電
流が流れていれば、温度センサー内蔵ＦＥＴＱＦの駆動
信号をオフすることにより温度センサー内蔵ＦＥＴＱＦ
をオフ動作させる。なお、マイコン９０３からオフ制御
の駆動信号が出力される前に、温度センサー内蔵ＦＥＴ
ＱＦの温度が規定値を超えていれば、過熱遮断機能によ
って温度センサー内蔵ＦＥＴＱＦはオフ動作となる。

【０００６】

【発明が解決しようとする課題】しかしながら、上記従
来の電流検出機能付きスイッチングデバイスでは、電流
検出を行うために電力の供給経路に直列接続されるシャ
ント抵抗ＲＳを必要とした構成であり、近年の負荷の大
電流化により、シャント抵抗の熱損失が無視できないと
いう問題点がある。

【０００７】検出対象電流が微少のためシャント抵抗値
を大きくしたいが、大電流を流す電力供給線でシャント
抵抗値を大きくすると発熱が問題になり、発熱を避ける
ためシャント抵抗値を小さくすると微少電流の検出精度
が悪くなるというジレンマがあった。

【０００８】また、電流をシャント抵抗の電圧降下量で
検出するため、シャント抵抗ＲＳやＡ／Ｄ変換器９０
２、マイコン９０３等からなる電流モニタ回路が必要と
なり、このため大きな実装スペースを要し、また、これ
らの比較的高価な物品により装置コストが高くなってし
まうという問題点もある。

【０００９】一方、負荷がオフ状態であっても、電源と
負荷を結ぶ電力供給線に被覆磨耗による接地や、被水に
よる電蝕などが起こるとリーク電流が流れ、そのまま放
置するとリーク電流が増加して発火に至る事がある。こ
のため、負荷がオフ状態の時の微少なリーク電流を監視
したいという強いニーズがある。

【００１０】本発明の目的は、微少リーク電流検出を行
うために電力の供給経路に直接接続されるシャント抵抗
を不要として装置の熱損失を抑え、集積化が容易で安価
な微少電流検出機能つきの半導体スイッチングデバイス
を提供する事にある。

【００１１】

【課題を解決するための手段】上記問題点を達成するた
めの本発明の特徴は、第１と第２の主電極及び制御電極
とを有する第１の半導体素子と、この第１の半導体素子
の第１の主電極と制御電極にそれぞれ接続された第１の
主電極と制御電極と抵抗に接続された第２の主電極とを
有する第２の半導体素子と、第１及び第２の半導体素子
のそれぞれの主電極間電圧を比較する第１の比較手段
と、この第１の比較手段の出力に応じて第１と第２の半
導体素子のそれぞれの制御電極に制御電圧を供給する制
御電圧手段と、第１の半導体素子の第１の主電極と制御
電極にそれぞれ接続された第１の主電極と制御電極と抵
抗に接続された第２の主電極を有する第３の半導体素子
と、第１及び第３の半導体素子の主電極間電圧を比較す
る第２の比較手段とを有し、第２と第３の半導体素子の
トランジスタ幅は第１の半導体素子のトランジスタ幅よ
り小さい幅に構成したスイッチングデバイスを構成する
ことで、さらに、このスイッチングデバイスを他の電力
供給素子と並列接続した構成にして電力供給源と負荷間
に設置し、負荷がオフ状態にある時、他の電力供給素子
をオフにしてスイッチングデバイスのみを動作させて微
少電流の有無を検出する微少電流検出装置であることで
ある。

【００１２】ここで、「第１乃至第３の半導体素子」と
しては、ＦＥＴや静電誘導型トランジスタ（ＳＩＴ）あ
るいはバイポーラトランジスタ（ＢＪＴ）が使用可能で
ある。また、エミッタスイッチド・サイリスタ（ＥＳ
Ｔ）、ＭＯＳ制御サイリスタ（ＭＣＴ）等のＭＯＳ複合
型デバイスやＩＧＢＴ等の他の絶縁ゲート型パワーデバ
イスが使用可能である。これらの半導体素子はｎチャネ
ル型でもｐチャネル型でもかまわない。また「第１主電
極」とは、ＢＪＴやＩＧＢＴにおいてはエミッタ電極又
はコレクタ電極のいずれか一方、ＭＯＳＦＥＴやＭＯＳ
ＳＩＴ等のＩＧＦＥＴにおいてはソース電極又はドレイ
ン電極のいずれか一方を意味する。「第２主電極」と
は、ＢＪＴやＩＧＢＴにおいては上記第１主電極とはな
らないエミッタ電極又はコレクタ電極のいずれか一方、
ＩＧＦＥＴにおいては上記第１主電極とはならないソー
ス電極又はドレイン電極のいずれか一方を意味する。す
なわち、第１主電極が、エミッタ電極であれば、第２主
電極はコレクタ電極であり、第１主電極がソース電極で
あれば、第２主電極はドレイン電極である。また、「制
御電極」とはＢＪＴのベース電極、ＩＧＢＴ及びＩＧＦ
ＥＴのゲート電極を意味することは勿論である。

【００１３】「電力供給素子」（以下では「電流振動型
遮断機能付きスイッチングデバイス」という。）を構成
する第１の半導体素子として例えばパワーＭＯＳＦＥＴ
を使用した場合、第１の半導体素子の端子間電圧と第２
の半導体素子の端子間電圧（基準電圧）との差を検出す
ることによって、電力供給経路の一部を成す第１の半導
体素子の端子間電圧（即ち、電力供給経路の電流）が正
常状態から逸脱している程度を判定する。したがって、
電流振動型遮断機能付きスイッチングデバイスを並列に
接続すれば大電流にも対応でき、微弱な電流を検出した
い場合にもこの電流で生じる電圧を任意に設定可能な基
準電圧とすればよい。

【００１４】すなわち、電流検出を行うために電力の供
給経路に直列接続される従来のようなシャント抵抗を不
要として装置の熱損失を抑えることができ、また、完全
短絡による過電流のみならず、ある程度の短絡抵抗を持
つ不完全短絡などのレアショートが発生した場合の異常
電流をも判定可能である。さらに、シャント抵抗を用い
ずに過電流の検出が可能であり、特に半導体スイッチン
グデバイスのオン／オフ制御をハードウェア回路で構成
した場合はマイコンも不要であるため、実装スペースを
縮小できるとともに、装置コストを大幅に削減可能であ
る。

【００１５】「微少電流検出回路」とは、微少電流検出
機能を備えた電流振動型遮断機能付きスイッチングデバ
イスであってもよく。以下では、同等のデバイスとして
扱う。

【００１６】本発明の特徴は、スイッチングデバイスの
みを動作させたときのオン抵抗が他の電力供給素子のみ
を動作させたときのオン抵抗に比べて大きな値に設定し
たことにより一層効果的である。このことにより、スイ
ッチングデバイス間の発生電圧を大きくでき、微少電流
検出精度を向上できる。

【００１７】

【発明の実施の形態】次に、図面を参照して、本発明の
実施の形態としてスイッチングデバイスを説明する。以
下の図面の記載において、同一又は類似の部分には同一
又は類似の符号を付している。

【００１８】図１は本発明の実施の形態に係るスイッチ
ングデバイスの構成図である。本発明の実施の形態に係
るスイッチングデバイスは複数の負荷１０２を駆動する
ための電流を流す電流振動型遮断機能付きスイッチング
・デバイス１１０ａ、１１０ｂ、１１０ｃとリーク電流
が検出可能な微少電流検出用の電流振動型遮断機能付き
スイッチング・デバイス１１４が並列接続されている。
この並列接続は負荷１０２と電源ＶＢの接続経路に挿入
される。電流振動型遮断機能付きスイッチング・デバイ
ス１１０ａ、１１０ｂ、１１０ｃの端子Ｔ２はＳＷ１と
抵抗Ｒ１０に接続される。ＳＷ１の他端は接地され、Ｒ
１０の他端は電源ＶＢに接続される。スイッチング・デ
バイス１１４の端子Ｔ１２はＳＷ１１と抵抗Ｒ１０１に
接続される。ＳＷ１１の他端は接地され、Ｒ１０１の他
端は電源ＶＢに接続される。ＳＷ１がオンするとスイッ
チング・デバイス１１０ａ、１１０ｂ、１１０ｃが導通
する。複数の負荷１０２はそれぞれ図示されないスイッ
チが内蔵されており、これらのスイッチがオンすると負
荷１０２には電流が流れる。複数の負荷１０２が全てオ
フの時はＳＷ１がオンであっても正常な負荷電流は流れ
ない。この状態で、ＳＷ１をオフ、ＳＷ１１をオンする
とスイッチング・デバイス１１０ａ、１１０ｂ、１１０
ｃは遮断され、スイッチング・デバイス１１４は導通す
る。このときスイッチング・デバイス１１４と負荷１０
２の間の配線及び負荷１０２自身にリーク電流が無けれ
ば、スイッチング・デバイス１１４には電流が流れな
い。もし、スイッチング・デバイス１１４と負荷１０２
の間の配線から又は負荷１０２自身からリーク電流が流
れていれば、スイッチング・デバイス１１４にはそれら
のリーク電流の合計電流が流れるので、これによりリー
ク電流の検出が可能となる。電流振動型遮断機能付きス
イッチング・デバイス１１０ａ、１１０ｂ、１１０ｃの
並列接続する数は負荷に流す電流値等に依存し、電流値
が大きいときは並列接続する数を多くする。これはスイ
ッチングデバイスでの電圧降下を大きくしないためであ
る。なお、図中のヒューズＦＬは本発明において必ずし
も必要なものではない。さらに、ＳＷ１がオンでＳＷ１
１がオフの状態では、電流振動型遮断機能付きスイッチ
ング・デバイス１１０ａ、１１０ｂ、１１０ｃの端子Ｔ
１、Ｔ３間が導通し、負荷１０２に電源電圧が印可され
る。複数の負荷１０２はそれぞれ独自のスイッチを備え
ており、それらのスイッチがオンであれば負荷１０２は
駆動されるし、オフであれば電源電圧は印可されるもの
の負荷は駆動されない。すなわち、スイッチング・デバ
イス１１０ａ、１１０ｂ、１１０ｃは負荷１０２に電源
電圧を印可するためのデバイスで負荷１０２をスイッチ
ングするものではない。ＳＷ１がオフでＳＷ１１がオン
の状態では電流振動型遮断機能付きスイッチング・デバ
イス１１０ａ、１１０ｂ、１１０ｃの端子Ｔ１、Ｔ３間
が遮断され負荷１０２には電源電圧が印可されない。こ
のとき負荷１０２の各スイッチがオフであれば、微少電
流検出用の電流振動型遮断機能付きスイッチング・デバ
イス１１４の端子Ｔ１１とＴ１３間を流れる電流は負荷
側のリーク電流のみとなり、スイッチング・デバイス１
１４はこのリーク電流を基準値と比較し、判定結果を出
力する。負荷１０２のスイッチが一つでもオンしている
場合は負荷駆動電流がリーク電流に重畳してスイッチン
グ・デバイス１１４を流れるので、リーク電流の検出が
できない。電流振動型遮断機能付きスイッチング・デバ
イス１１０ａ、１１０ｂ、１１０ｃは負荷電流が流れる
ときの電圧降下を小さくするのが役目である。これらの
素子がリーク電流検出のときも導通しているとリーク電
流が分散して流れ、１１４を流れるリーク電流が減少し
て検出精度が低下する。リーク電流を検出するときは全
てのリーク電流がスイッチング・デバイス１１４を流れ
るようにしたいので、このような回路構成にしている。

【００１９】図２は本発明の実施の形態に係るスイッチ
ングデバイスで使用する電流振動型遮断機能付きスイッ
チング・デバイス１１０の回路構成図である。図１の電
流振動型遮断機能付きスイッチング・デバイス１１０
ａ、１１０ｂ、１１０ｃがこれに該当する。電流振動型
遮断機能付きスイッチング・デバイス１１０は主デバイ
ス（パワーデバイス）となる第１の半導体素子ＱＡとこ
の主デバイス（第１の半導体素子）ＱＡの異常電流を検
知して、異常電流発生時には主デバイスＱＡをオン／オ
フ制御して電流振動を生成し、この電流振動により、主
デバイスＱＡを遮断する制御回路とを同一基板上に集積
化した半導体集積回路である。基板としてセラミック、
ガラスエポキシ等の絶縁性基板や絶縁金属基板等を用い
たハイブリッドＩＣの形態でも良いが、より好ましく
は、同一半導体基板（同一チップ）上にモノリシックに
集積化したパワーＩＣとすればよい。

【００２０】このパワーＩＣは、出力電圧ＶＢを供給す
る電源１０１とランプ等の負荷１０２との間に接続され
て動作する。図２においては、パワーＩＣの主デバイス
（パワーデバイス）として、感熱遮断機能を有した半導
体スイッチング素子ＱＡを用いている。感熱遮断機能を
有した半導体スイッチング素子ＱＡとしては、例えば、
図９に示した温度センサー内蔵ＦＥＴＱＡを用いればよ
い（以下の本発明の実施の形態においては、温度センサ
ー内蔵ＦＥＴを用いる場合で説明する）。なお、後述の
説明から理解できるように感熱遮断機能は必須ではな
い。半導体スイッチング素子（第１の半導体素子）ＱＡ
は、第１、第２の主電極及び制御電極とを有する。この
第１の半導体素子としては、例えば、ＤＭＯＳ構造、Ｖ
ＭＯＳ構造、或いはＵＭＯＳ構造のパワーＭＯＳＦＥＴ
やこれらと類似な構造のＭＯＳＳＩＴが使用可能であ
る。また、ＥＳＴやＭＣＴ等のＭＯＳ複合型デバイスや
ＩＧＢＴ等の他の絶縁ゲート型パワーデバイスが使用可
能である。更に、常にゲートを逆バイアスで使うのであ
れば、接合型ＦＥＴ、接合型ＳＩＴやＳＩサイリスタ等
も使用可能である。このパワーＩＣの主デバイス（パワ
ーデバイス）としての半導体スイッチング素子ＱＡはｎ
チャネル型でもｐチャネル型でもかまわない。即ち、電
流振動型遮断機能付きスイッチング・デバイス１１０
は、ｎチャネル型及びｐチャネル型の両方が存在する。

【００２１】図２においては、同一半導体基板上にモノ
リシックに集積化されたｎチャネル型電流振動型遮断機
能付きスイッチング・デバイス１１０について説明す
る。図２に示すように、電流振動型遮断機能付きスイッ
チング・デバイスの制御回路は主デバイス（第１の半導
体素子）ＱＡと並列接続された第１の基準デバイス（第
２の半導体素子）としてのＦＥＴＱＢ、主デバイスＱＡ
の主電極間電圧と基準デバイスＱＢの主電極間電圧とを
比較する比較手段（ＣＭＰ１）と、この比較手段（ＣＭ
Ｐ１）の出力に応じて、主デバイスＱＡ及び基準デバイ
スＱＢの制御電極に制御電圧を供給する制御電圧供給手
段となる駆動回路１１１とを少なくとも具備している。
ここで、第１と第２の半導体素子ＱＡ，ＱＢは、それぞ
れ第１及び第２主電極からなる主電極対をそれぞれ一組
ずつ有する。「第１主電極領域」とは、ＩＧＢＴにおい
てエミッタ領域又はコレクタ領域のいずれか一方、パワ
ーＭＯＳＦＥＴやパワーＭＯＳＳＩＴ等のＩＧＦＥＴ
（パワーＩＧＦＥＴ）においてはソース領域又はドレイ
ン領域のいずれか一方を意味する。「第２主電極領域」
とは、ＩＧＢＴにおいては上記第１主電極領域とはなら
ないエミッタ領域又はコレクタ領域のいずれか一方、パ
ワーＩＧＦＥＴにおいては上記第１主電極領域とはなら
ないソース領域又はドレイン領域のいずれか一方を意味
する。すなわち、第１主電極領域が、エミッタ領域であ
れば、第２主電極領域はコレクタ領域であり、第１主電
極領域がソース領域であれば、第２主電極領域はドレイ
ン領域である。また、「制御電極」とはＩＧＢＴ及びパ
ワーＩＧＦＥＴのゲート電極を意味することは勿論であ
る。主デバイスＱＡと同様な電流電圧特性を有する第２
の半導体素子ＱＢについても、同様に「主電極」及び
「制御電極」が定義される。

【００２２】主デバイス（第１の半導体素子）としての
温度センサー内蔵ＦＥＴＱＡは、たとえば、図１１に示
すようなパワーデバイス（主ＦＥＴ）ＱＭ、このパワー
デバイスＱＭの真のゲートに接続した抵抗ＲＧ、温度セ
ンサ１２１、温度センサ１２１にゲートを接続したＦＥ
ＴＱ５１、このＦＥＴＱ５１の出力側に接続されたラッ
チ回路１２２およびラッチ回路１２２の出力側にゲート
を接続した過熱遮断用ＦＥＴＱＳを具備した回路から構
成されている。過熱遮断用ＦＥＴＱＳの出力側にパワー
デバイスＱＭの真のゲートが接続されている。この温度
センサー内蔵ＦＥＴＱＡの主ＦＥＴＱＭは、例えば、複
数個のユニットセル（単位セル）が並列接続されたマル
チ・チャネル構造のパワーデバイスを採用すればよい。
そして、この温度センサー内蔵ＦＥＴＱＡの主ＦＥＴ
（パワーデバイス）ＱＭに並列接続されるように、第２
及び第３の半導体素子ＱＢ，ＱＣが、温度センサー内蔵
ＦＥＴＱＡに隣接する位置に配置されている。この第２
の半導体素子ＱＢには、温度センサ、ラッチ回路あるい
は過熱遮断用ＦＥＴＱＳ等の基準デバイスを過熱遮断す
るための回路は必須ではない。第２の半導体素子ＱＢ
が、主デバイス（主ＦＥＴ）ＱＭと同一プロセスで、隣
接位置に配置されているので、温度ドリフトやロット間
の不均一性の影響による互いの電気的特性のバラツキを
除去（削減）できる。第２の半導体素子ＱＢの電流容量
が主ＦＥＴの電流容量よりも小さくなるように、第２の
半導体素子ＱＢを構成する並列接続のユニットセル数を
調整している。例えば、第２の半導体素子ＱＢのユニッ
トセル数１に対して、主デバイス（主ＦＥＴ）ＱＭのユ
ニットセル数を１０００となるように構成することによ
り、第２の半導体素子ＱＢと第１の半導体素子ＱＭのチ
ャネル幅Ｗの比を１：１０００としている。また、温度
センサ１２１は、第２の半導体素子ＱＢ及び第１の半導
体素子ＱＭの上部に形成された層間絶縁膜の上部に堆積
されたポリシリコン薄膜等で構成した複数個のダイオー
ドが直列接続により構成され、温度センサ１２１をパワ
ーデバイスＱＭのチャネル領域の近傍の位置に集積化し
ている。パワーデバイスＱＭの温度が上昇するにつれて
温度センサ１２１の４個のダイオードの順方向電圧降下
が低下し、ＦＥＴＱ５１のゲート電位が“Ｌ”レベルと
される電位まで下がると、ＦＥＴＱ５１がオン状態から
オフ状態に遷移する。これにより、ＦＥＴＱ５４のゲー
ト電位が温度センサー内蔵ＦＥＴＱＡのゲート制御端子
Ｇの電位にプルアップされ、ＦＥＴＱ５４がオフ状態か
らオン状態に遷移して、ラッチ回路１２２に“１”がラ
ッチされることとなる。このとき、ラッチ回路１２２の
出力が“Ｈ”レベルとなって過熱遮断用ＦＥＴＱＳがオ
フ状態からオン状態に遷移するので、パワーデバイスＱ
Ｍの真のゲートＴＧとソースＳ間が短絡されて、パワー
デバイスＱＭがオン状態からオフ状態に遷移して、過熱
遮断されることとなる。

【００２３】電流振動型遮断機能付きスイッチング・デ
バイス１１０は、より具体的には、図２に示すように、
第２の半導体素子ＱＢ、抵抗Ｒ１、Ｒ２、Ｒ５、Ｒ８、
ＲＧ、Ｒｒ、ツェナーダイオードＺＤ１、ダイオードＤ
１、比較手段としての比較器ＣＭＰ１、制御電圧供給手
段としての駆動回路１１１を、主デバイス（第１の半導
体素子）ＱＡと共に同一半導体基板（半導体チップ）１
１０上にモノリシックに搭載している。図２において、
ツェナーダイオードＺＤ１は温度センサー内蔵ＦＥＴＱ
Ａのゲート端子Ｇとソース端子Ｓ間を１２Ｖに保って、
パワーデバイスＱＡの真のゲートＴＧに過電圧が印加さ
れようとした場合にこれをバイパスさせる機能を有す
る。更に半導体チップ１１０の外部には、抵抗Ｒ１０及
びスイッチＳＷ１を備えている。また、抵抗Ｒｒが半導
体チップ１１０の外部に設けられていてもよい。

【００２４】制御電圧供給手段としての駆動回路１１１
には、コレクタ側が電位ＶＰに接続されたソーストラン
ジスタＱ５と、エミッタ側が接地電位（ＧＮＤ）に接続
されたシンクトランジスタＱ６とを直列接続して備え、
スイッチＳＷ１のオン／オフ切換えによる切換え信号に
基づき、ソーストランジスタＱ５およびシンクトランジ
スタＱ６をオン・オフ制御して、主デバイス（温度セン
サー内蔵ＦＥＴ）ＱＡ及び基準デバイスＱＢの制御電極
にこれらを駆動制御する信号を出力する。図２に示すＢ
ＪＴの代わりにＭＯＳＦＥＴで駆動回路１１１を構成し
ても良い。例えば、ＣＭＯＳで、駆動回路１１１を構成
することも可能である。ＭＯＳＦＥＴで駆動回路１１１
を構成すれば、簡単なＭＯＳＦＥＴの製造プロセスでパ
ワーＩＣ（電流振動型遮断機能付きスイッチング・デバ
イス）を製造することが可能となる。また、ＢＪＴで駆
動回路１１１を構成すれば、ＢＩＭＯＳ製造プロセスで
パワーＩＣを製造することができる。電源１０１の出力
電圧ＶＢは、例えば１２Ｖで、チャージポンプの出力電
圧ＶＰは、例えばＶＢ＋１０Ｖである。

【００２５】主デバイス（第１の半導体素子）ＱＡの第
１主電極（ドレイン電極）と第２の半導体素子ＱＢの第
１主電極（ドレイン電極）とは互いに接続され共通電位
に維持されている。さらに、第２の半導体素子ＱＢの第
２主電極（ソース電極）には基準抵抗Ｒｒが接続されて
いる。基準抵抗Ｒｒの抵抗値は、第２の半導体素子ＱＢ
と主デバイス（第１の半導体素子）ＱＭのチャネル幅Ｗ
の比に応じて選定すればよい。例えば、上述したよう
に、第２の半導体素子ＱＢと主デバイス（主ＦＥＴ）Ｑ
Ａのチャネル幅Ｗの比を１：１０００とした場合は、負
荷１０２の過負荷状態の抵抗値の１０００倍の値となる
ように設定しておけばよい。この基準抵抗Ｒｒの設定に
より、温度センサー内蔵ＦＥＴＱＡに異常動作の過負荷
電流が流れたときと同じドレイン−ソース間電圧Ｖ_ＤＳ
を第２の半導体素子ＱＢに発生させることができる。

【００２６】主デバイス（第１の半導体素子）ＱＡの第
１主電極（ドレイン電極）と第２主電極（ソース電極）
間には抵抗Ｒ１と抵抗Ｒ２との直列回路が接続されてい
る。図２に示す比較器ＣＭＰ１の“＋”入力端子には、
温度センサー内蔵ＦＥＴＱＡの主電極間電圧（ドレイン
Ｄ−ソースＳ間電圧）Ｖ_ＤＳを抵抗Ｒ１と抵抗Ｒ２とで
分圧した電圧が抵抗Ｒ５を介して供給されている。ま
た、比較器ＣＭＰ１の“−”入力端子には、ＦＥＴ（第
２の半導体素子）ＱＢのソース電圧ＶＳが供給されてい
る。“＋”端子電圧＞“−”端子電圧のときＣＭＰ１の
出力は“Ｈ”レベルとなり、駆動回路１１１はゲートに
電圧を供給し、逆の場合はＣＭＰ１の出力は“Ｌ”レベ
ルとなってゲート駆動をオフする。なお、後述のよう
に、比較器ＣＭＰ１は一定のヒステリシスを持ってい
る。

【００２７】図３は、本発明の実施形態に係るスイッチ
ングデバイスで使用する電流振動型遮断機能付きスイッ
チング・デバイスの１チップ化の際の最小領域の配置図
である。最小領域１１３は、図２の点線で囲まれた小さ
い方の領域１１３であり、ＦＥＴＱＡとＱＢを備えてい
る。図２に示すようにＦＥＴＱＡとＱＢは、同一のトラ
ンジスタセル１１９で構成される。トランジスタセル１
１９のゲート電極（図示省略）は、ＱＡであるＱＢであ
るに関係なくセル１１９同士で接続され図２の端子Ｔ９
に引き出されている。ドレイン電極（図示省略）も、Ｑ
ＡであるＱＢであるに関係なくセル１１９同士で接続さ
れ図２の端子Ｔ６に引き出されている。ＱＡは、８０個
のセル１１９で構成され、ＱＡを構成するセル１１９は
ソース電極１１８同士が接続されており、端子Ｔ７に引
き出されている。ＱＢは、１個のセル１１９で構成さ
れ、このセル１１９のソース電極１１８は、端子Ｔ８と
Ｔ１０に引き出されている。

【００２８】図３では、ＱＢとＱＡのセルの数の比を
１：８０としたが、例えばＱＢとＱＡのチャネル幅Ｗの
比を１：１０００としたい場合は、セルの数の比を１：
１０００にすればよく、具体的には、１００１個の整数
倍１００１個とか４００４個のセルを格子状に配置すれ
ばよい。なお、図３の８１個のセル１１９は同一チップ
上に近接して設けられることが好ましい。このことによ
り、同一製造装置で同時に処理できるので、処理毎に製
造条件がばらついたとしても、同一チップ内のセル同士
はばらついたなりの一定の条件で処理することができ、
セル同士の構造は均一化できるからである。さらに、セ
ル同士を近接して配置することにより、チップ内の配置
場所によって生じる製造装置の処理むらがあっても、同
一チップ内のセル同士はむらがあるなりの一定の条件で
処理することができ、セル同士の構造は均一化できる。
また、ＱＢ用のセル１１９として８１個のセル１１９の
中央に配置されたセル１１９を用いている。これは、Ｑ
Ｂ用のセル１１９としては、８１個のセル１１９の平均
的な電気特性を有するセルを選択したいためで、電気特
性の配置位置の依存性がチップの大きさ程度以上であれ
ば、中央に平均的なセルが配置されるからである。

【００２９】また、ＱＡをオンし電流を流すと対応する
８０個のセル１１９に電流が流れ発熱する。各セルでの
発熱量が等量であるとしても、四方をセル１１９で囲ま
れた中央部に位置するセル１１９と、外周部に位置する
セル１１９とでは放熱の経路が異なるため温度差が生じ
る。この温度差によってセル１１９の電気特性に差が生
じる。ＱＢ用のセル１１９はＱＡのセルと同じ温度で使
用し同じ電気特性を得たいので、ＱＢ用のセル１１９は
温度が低下する外周部に配置されるべきではない。な
お、ＱＢ用のセル１１９にもＱＡ用のセル１１９に流れ
る電流とほぼ等しい電流が流れるので、発熱量はＱＡ用
のセルとほぼ等しい。微少電流検出素子としての動作で
は電流が小さいから発熱の問題は無い。

【００３０】図４は本発明の実施の形態に係るスイッチ
ングデバイスで使用するリーク電流が検出可能な微少電
流検出の機能を付加した電流振動型遮断機能付きスイッ
チング・デバイス１１４の回路構成図である。図２に比
較し、第２リファレンスＦＥＴＱＣ、コンパレータＣＭ
Ｐ２と第２基準抵抗Ｒｒ２が付加され、微少電流検出の
機能を実現する回路が構成されている。抵抗Ｒｒ２の抵
抗値は、主デバイスＱＡにリーク電流判定値に相当する
電流が流れるときの負荷抵抗値にチャネル幅Ｗの比を乗
じた値とする。例えば、電源電圧１２Ｖの時６０ｍＡを
リーク電流判定値とすれば、このときの負荷抵抗値は２
００Ωとなるので、チャネル幅比１：１０００の場合、
抵抗Ｒｒ２は２００ＫΩとなる。ＱＣのドレイン及びゲ
ートはそれぞれＱＡのドレイン及びゲートに接続され、
ＱＣのソースは抵抗Ｒｒ２の一方の端子に接続され、抵
抗Ｒｒ２の他の端子は接地されている。ＣＭＰ２の＋の
入力端子にはＱＡのソース電圧が印可され、−の端子に
はＱＣのソース電圧が印可される。そして、−端子に印
可される電圧より＋端子の印可される電圧の方が大きい
ときは出力はハイレベルとなり、このことは、ＱＡにお
ける電圧降下が小さく、検出しようとする微少電流（例
えばリーク電流）が判定値以下であることを示すことに
なる。逆に、−端子に印可される電圧より＋端子の印可
される電圧の方が小さいときは出力はロウレベルとな
り、このことは、ＱＡにおける電圧降下が大きく、検出
しようとする微少電流が判定値以上であることを示すこ
とになる。このことは、抵抗Ｒｒ２の抵抗値を大きくす
ることにより、ＱＣでの電圧降下を小さくできるので微
少電流の判定値を小さくすることができ、リーク電流の
検出感度をあげることができる。なお、図４の点線で囲
った部分１１０ｆはアナログ集積化されるチップの部分
を示す。

【００３１】図４のＱＡとＱＣが、本発明の実施形態に
係るスイッチングデバイスで使用するリーク電流が検出
可能な微少電流検出の機能を付加した電流振動型遮断機
能付きスイッチング・デバイスの１チップ化の際に搭載
される必須の素子である。ＱＡとＱＣのチップ上の配置
は、図３のＱＢをＱＣに書き換えた図である。すなわ
ち、ＱＡとＱＣも、同一のトランジスタセル１１９で構
成され、セル１１９同士間も図３と同様に接続される。
ここで、微少電流（リーク電流）と微少電流判定値の差
△ＩＤ、ＱＡのオン抵抗Ｒｏｎより、ＣＭＰ２は△ＩＤ
×Ｒｏｎを検出しているのである。これより、△ＩＤが
同じでもＲｏｎが大きいほど発生電圧は大きくなり、微
少電流検出精度は向上する。Ｒｏｎを大きくするには、
ＱＡとして使用されるセル１１９の数を減らしたり、セ
ル１１９のオン抵抗を大きくするためにチャネル長を長
くしたり不純物濃度を下げて半導体基板の抵抗を大きく
したりすればよい。そして、図１のように構成すれば、
微少電流検出素子は電力供給を必要としないから、Ｒｏ
ｎの値を大きくすることができるので、微少電流の検出
精度を上げることができる。

【００３２】図４において、ＺＤ１は温度センサ内蔵ス
イッチング素子ＱＡ（図１２に詳述）のゲート端子Ｇと
ソース端子Ｓ間を１２Ｖに保って、スイッチング素子Ｑ
Ａに集積化された主ＭＯＳトランジスタＱＭの真のゲー
トＴＧに過電圧が印加されようとした場合にこれをバイ
パスさせるツェナーダイオードである。

【００３３】図５は、電流振動型遮断機能付きスイッチ
ング・デバイスの主デバイス（第１の半導体素子）ＱＡ
に着目した、概念的な等価回路図である。主デバイス
（第１の半導体素子）としての温度センサー内蔵ＦＥＴ
ＱＡの等価回路を、等価電流源ｇ_ｍ・ｖ_ｉ、ドレイン抵
抗ｒｄ、ゲート・ソース間容量Ｃ_ＧＳ、ゲート・ドレイ
ン間容量Ｃ_ＧＤ及びドレイン・ソース間容量Ｃ_ＤＳを用
いて簡略化して示している。この温度センサー内蔵ＦＥ
ＴＱＡの等価回路を使用した場合、電源１０１から負荷
１０２への電力供給経路は、図５に示すような回路とし
て表される。負荷１０２には電力供給経路の配線インダ
クタンスＬＵと配線抵抗ＲＵとを含む。

【００３４】図６には、このような電力供給経路の一部
を成す温度センサー内蔵ＦＥＴＱＡのドレイン−ソース
間電圧Ｖ_ＤＳのオフ状態からオン状態へ遷移する際の立
ち下がり電圧特性を、負荷１０２が短絡の場合、基準負
荷（通常動作）の場合、負荷１０２が抵抗１ＫΩの場合
について示す過渡応答カーブである。立ち下がり特性
は、電流振動型遮断機能付きスイッチング・デバイスを
含めた電力供給経路全体のインピーダンス、例えば、経
路が持つ配線インダクタンス、配線抵抗に応じた過渡応
答をする。

【００３５】先ず、図５の負荷１０２の抵抗が１ＫΩの
ときのドレイン−ソース間電圧Ｖ_Ｄ _Ｓの変化について、
次のように考察できる。つまり、この測定で用いた温度
センサー内蔵ＦＥＴＱＡ（日立製の「ＨＡＦ２００
１」）の特性により、ドレイン電流Ｉ_Ｄ＝１２ｍＡにお
いて、真のゲート−ソース間電圧Ｖ_ＴＧＳは、ほぼしき
い値電圧１．６Ｖに維持される。そして、駆動回路１１
１による温度センサー内蔵ＦＥＴＱＡの真のゲートＴＧ
への充電は継続されるから、このまま行くと真のゲート
−ソース間電圧Ｖ_ＴＧＳは上昇して行ってしまうが、ド
レイン−ソース間電圧Ｖ_ＤＳが低下して、真のゲート−
ドレイン間の容量値Ｃ_ＧＤを増大させるので、真のゲー
ト−ソース間電圧Ｖ_ＴＧＳに達する電荷を吸収してしま
うことになる。即ち、ドレイン−ソース間電圧Ｖ_ＤＳは
真のゲート−ソース間電圧Ｖ_ＴＧＳに達した電荷が電位
上昇を生じさせないだけの容量を発生させ、真のゲート
−ソース間電圧Ｖ_ＴＧＳは約１．６Ｖに維持される。つ
まり、温度センサー内蔵ＦＥＴＱＡがオン状態に遷移し
た後の各経過時点で、駆動回路１１１によってゲートＧ
に送られる充電電荷を吸収し、真のゲートＴＧの電圧Ｖ
_ＴＧＳを一定に保つようなドレイン−ソース間電圧Ｖ
_ＤＳとなる。

【００３６】即ち、負荷抵抗が１ＫΩより小さい負荷Ｒ
に対応するドレイン−ソース間電圧Ｖ_ＤＳの図６の負荷
抵抗＝１ＫΩの時の曲線からの差をΔＶ_ＤＳGAPとし、
その時点における負荷Ｒに対応する真のゲート−ソース
間電圧をＶ_ＴＧＳRとすると、式（７）のＱ_ＧＤ分の電
荷を真のゲート−ソース間電圧Ｖ_ＴＧＳRから引き去れ
ば、真のゲート−ソース間電圧Ｖ_ＴＧＳRは１．６Ｖに
なることを意味する。

【００３７】

【数１】Ｑ_ＧＤ＝ΔＶ_ＤＳGAP×Ｃ_ＧＤ＋（Ｖ_ＴＧＳR−１．６Ｖ）×Ｃ_ＧＳ・・・・・（７）換言すれば、真のゲート−ソース間電圧Ｖ_ＴＧＳは１．
６Ｖからこの電荷Ｑ_Ｇ _Ｄ分だけ電位が上昇していること
を意味する。このことを式で示せば次式となる。

【００３８】

【数２】（Ｖ_ＴＧＳR−１．６）×Ｃ_ＧＳ＋｛（Ｖ
_ＴＧＳR−１．６）−ΔＶ_ＤＳGAP｝×Ｃ_ＧＤ＝｛ΔＶ
_ＤＳGAP−（Ｖ_ＴＧＳR−１．６）｝×Ｃ_ＧＤ（Ｖ_ＴＧＳ
R−１．６）（Ｃ_ＧＳ＋２Ｃ_ＧＤ）＝ΔＶ_ＤＳGAP×２Ｃ
_ＧＤこれより次式（１）が得られる。

【００３９】 ΔＶ_ＤＳGAP＝（Ｖ_ＴＧＳR−１．６）（Ｃ_ＧＳ／２Ｃ_ＧＤ＋１）・・・・・（１）即ち、ΔＶ_ＤＳGAPは（Ｖ_ＴＧＳR−１．６Ｖ）に比例す
る。なお、ドレイン電流Ｉ_Ｄがゼロの時は真のゲートを
充電する回路およびミラー容量だけでドレイン−ソース
間電圧Ｖ_ＤＳの曲線は決まるが、ドレイン電流Ｉ_Ｄが流
れると、回路全体のインダクタンスＬ_Ｃにより逆起電力
が発生し、負荷抵抗が増大したと同じ効果を与える。従
って、電流Ｉ_Ｄが変化しているときはインダクタンス等
価抵抗が発生し、デッドショートのように負荷の純抵抗
値が非常に小さくなっても負荷の等価抵抗値は回路イン
ダクタンスで決まる一定値以下には下がらず、ドレイン
電流Ｉ_Ｄの立ち上がり勾配は一定値に収斂し、したがっ
て真のゲート−ソース間電圧Ｖ_ＴＧＳの曲線も収れんす
ることとなる。

【００４０】本発明の実施の形態に係る電流振動型遮断
機能付きスイッチング・デバイスの第２の半導体素子
（ＦＥＴ）ＱＢと主デバイス（主ＦＥＴ）ＱＡのチャネ
ル幅Ｗの比を１：１０００とした場合は、温度センサー
内蔵ＦＥＴＱＡのドレイン電流としてＩ_ＤＱＡ＝５Ａ、
ＦＥＴＱＢのドレイン電流としてＩ_ＤＱＢ＝５ｍＡがそ
れぞれ流れているときは、温度センサー内蔵ＦＥＴＱＡ
およびＦＥＴＱＢのそれぞれのドレイン−ソース間電圧
Ｖ_ＤＳと真のゲート−ソース間電圧Ｖ_ＴＧＳは一致す
る。即ち、Ｖ_ＤＳＡ＝Ｖ_ＤＳＢ、Ｖ_ＴＧＳＡ＝Ｖ
_ＴＧＳＢとなる。ここで、Ｖ_ＤＳＡ，Ｖ_ＤＳＢはそれぞ
れ温度センサー内蔵ＦＥＴＱＡ，ＦＥＴＱＢのドレイン
−ソース間電圧であり、Ｖ_ＴＧＳＡ，Ｖ_ＴＧＳＢはそれ
ぞれ温度センサー内蔵ＦＥＴＱＡ，ＦＥＴＱＢの真のゲ
ート−ソース間電圧である。

【００４１】したがって、ＦＥＴＱＢが完全にオン状態
に遷移しているときは、第１の基準抵抗Ｒｒ１の両端に
ほぼ電源電圧ＶＢが印加されるから、温度センサー内蔵
ＦＥＴＱＡに接続する５Ａの負荷に等価なＦＥＴＱＢの
負荷として、第１の基準抵抗Ｒｒ１の抵抗値は、Ｒｒ１
＝１２Ｖ／５ｍＡ＝２．４ＫΩとして決定される。

【００４２】次に、３極間特性領域における本発明の実
施の形態に係る電流振動型遮断機能付きスイッチング・
デバイスの動作について説明する。温度センサー内蔵Ｆ
ＥＴ（第１の半導体素子）ＱＡがオン状態に遷移する
と、ドレイン電流Ｉ_ＤＱＡは回路抵抗で決まる最終負荷
電流値を目指して立ち上がって行く。また、温度センサ
ー内蔵ＦＥＴＱＡの真のゲート−ソース間電圧Ｖ
_ＴＧＳＡは、ドレイン電流Ｉ_Ｄ _ＱＡで決まる値を取り、
ドレイン−ソース間電圧Ｖ_ＤＳＡの低下によるコンデン
サ容量Ｃ_ＧＤのミラー効果でブレーキをかけられなが
ら、これも立ち上がっていく。さらに、ＦＥＴ（第２の
半導体素子）ＱＢはＱＡが決めるゲート電圧に従ってＲ
ｒを負荷抵抗とするソースフォロアとして動作する。

【００４３】また、温度センサー内蔵ＦＥＴ（第１の半
導体素子）ＱＡの真のゲート−ソース間電圧Ｖ_ＴＧＳＡ
はドレイン電流Ｉ_ＤＱＡの増加に応じて大きくなって行
く。Ｖ_ＤＳＡ＝Ｖ_ＴＧＳＡ＋Ｖ_ＴＧＤ、Ｖ_ＤＳＢ＝Ｖ
_ＴＧＳＢ＋Ｖ_ＴＧＤの関係にあるから、Ｖ_ＤＳＡ−Ｖ
_ＤＳＢ＝Ｖ_ＴＧＳＡ−Ｖ_ＴＧＳＢ＝（Ｉ_ＤＱＡ−ｎ×Ｉ
_Ｄ _ＱＢ）／Ｇｍとなる。従って、ドレイン−ソース間電
圧の差Ｖ_ＤＳＡ−Ｖ_ＤＳＢを検出することにより、ドレ
イン電流の差（Ｉ_ＤＱＡ−ｎ×Ｉ_ＤＱＢ）を得る事がで
きる。但し、ＧｍはＱＡの伝達コンダクタンス、ｎはＱ
Ａ、ＱＢはチャネル幅比である。

【００４４】ＦＥＴ（第２の半導体素子）ＱＢのドレイ
ン−ソース間電圧Ｖ_ＤＳＢは比較器ＣＭＰ１に直接入力
され、温度センサー内蔵ＦＥＴＱＡのドレイン−ソース
間電圧Ｖ_ＤＳＡはＲ１と抵抗Ｒ２で分圧した値が比較器
ＣＭＰ１に入力される。即ち、可変抵抗ＲＶについて考
慮に入れないものとすれば、Ｖ_＋＝Ｖ_ＤＳＡ×Ｒ１／（Ｒ１＋Ｒ２）・・・・・（２）が比較器ＣＭＰ１の“＋”入力端子に入力されることに
なる。負荷側が正常状態の場合はＲｒ／ｎ＜負荷抵抗Ｒ
となって、Ｖ_＋＜Ｖ_ＤＳＢとなり、ＱＡはオンを続け
る。負荷側が過負荷になるとＲｒ／ｎ＞Ｒになり、更に
Ｖ_＋＞Ｖ_ＤＳＢとなるとオーミック領域でＱＡはオフす
る。ＱＡ、ＱＢのソース電位をＶ_ＳＡ、Ｖ_Ｓ _Ｂとする
と、ＱＡがオフ後、Ｖ_ＳＡ、Ｖ_ＳＢの電位はＧＮＤに向
かって低下して行くので、Ｖ_ＤＳＡ、Ｖ_ＤＳＢとも増加
する。Ｖ_ＳＡ、Ｖ_ＳＢがＧＮＤ電位に至る前に、Ｖ_＋＜
Ｖ_ＤＳＢの条件が成立して、再びＱＡはオンする。温度
センサー内蔵ＦＥＴＱＡがオン状態に遷移した直後はピ
ンチオフ領域にあり、その後オーミック領域に向かって
オン状態を続けていき、Ｖ_＋＞Ｖ_ＤＳＢになるとオフす
る。これがオン／オフ動作の１サイクルである。一端オ
フするとオフ状態を維持し、逆に一端オンするとオン状
態を維持するのは負荷側回路のインダクタンスによる。
負荷側回路のインダクタンスは電流が変化するときは抵
抗と等価な働きをする。電流が減少しているときはイン
ダクタンス等価抵抗の符号はマイナスとなって、負荷側
抵抗を減少させ、電流が増加するときはインダクタンス
等価抵抗の符号がプラスになり、負荷側の抵抗を増加さ
せる。このために一端ＱＡがオン、又はオフするとその
状態を維持することになる。基準回路のＱＢ側はＲｒが
Ｒよりｎ倍大きいので、インダクタンス効果は無視でき
るほど小さく、ＱＢ側回路は純抵抗回路として動作する
と考えてよい。

【００４５】なお、比較器ＣＭＰ１では、ダイオードＤ
１と抵抗Ｒ５でヒステリシスが形成されている。温度セ
ンサー内蔵ＦＥＴＱＡがオフ状態に遷移したとき、駆動
回路１１１のシンクトランジスタＱ６によりゲート電位
は接地され、ダイオードＤ１のカソード側電位は、Ｖ
_ＳＡ−０．７Ｖ（ツェナーダイオードＺＤ１の順方向電
圧）になるので、ダイオードＤ１が導通する。この結
果、抵抗Ｒ１→抵抗Ｒ５→ダイオードＤ１の経路で電流
が流れ、比較器ＣＭＰ１の“＋”入力端子の信号Ｖ
_＋は、駆動回路１１１がオン制御しているときの上述
（２）式の値より大きくなる。したがって、オフ状態に
遷移した直後より小さい、特定のドレイン−ソース間電
圧の差Ｖ_ＤＳＡ−Ｖ_ＤＳＢまで温度センサー内蔵ＦＥＴ
ＱＡはオフ状態を維持するが、その後、更にＶ_ＤＳＡが
大きくなることにより入力端子の信号Ｖ_＋がＶ_ＤＳＢよ
り小さくなり、比較器ＣＭＰ１の出力は“Ｌ”レベルか
ら“Ｈ”レベルに変化する。従って、温度センサー内蔵
ＦＥＴＱＡは再びオン状態に遷移させられることとな
る。なお、ヒステリシス特性の付け方にはいろいろな方
法があるが、これはその一例である。

【００４６】温度センサー内蔵ＦＥＴＱＡがオフ状態に
遷移するときのドレイン−ソース間電圧Ｖ_ＤＳＡをしき
い値Ｖ_{ＤＳＡｔｈ}とすると、次式が成立する。

【００４７】Ｖ_{ＤＳＡｔｈ}−Ｖ_ＤＳＢ＝Ｒ２／Ｒ１×Ｖ_ＤＳＢ・・・・・（３）３極管特性領域における過電流判定値は（３）式で決ま
ることになる。

【００４８】次に、５極間特性領域における動作につい
て説明する。配線が正常な状態で、温度センサー内蔵Ｆ
ＥＴＱＡがオン状態に遷移すると、温度センサー内蔵Ｆ
ＥＴＱＡは連続的にオン状態を維持することとなる。こ
のため、真のゲート−ソース間電圧Ｖ_ＴＧＳＡ、Ｖ
_ＴＧＳＢがピンチオフ電圧を超えた後は、温度センサー
内蔵ＦＥＴＱＡ，ＦＥＴＱＢ，ＦＥＴＱＣとも５極間特
性領域で動作する。日立製の「ＨＡＦ２００１」の場
合、オン抵抗はゲート−ソース間電圧Ｖ_ＴＧＳＡ＝１０
Ｖのとき、Ｒ_{ＤＳ（ＯＮ）}＝３０ｍΩであるので、次式
となる。

【００４９】

【数３】Ｖ_ＤＳＢ＝５Ａ×３０［ｍΩ］＝０．１５［Ｖ］・・・・・（４）Ｖ_ＤＳＡ＝Ｉ_ＤＱＡ×３０［ｍΩ］・・・・・（５）Ｖ_ＤＳＡ−Ｖ_ＤＳＢ＝３０［ｍΩ］×（Ｉ_ＤＱＡ−５［Ａ］）・・・・・（６）また、配線の短絡等でドレイン電流Ｉ_ＤＱＡが増加する
と式（６）の値が大きくなり、過電流判定値を超えると
温度センサー内蔵ＦＥＴ（第１の半導体素子）ＱＡをオ
フ状態に遷移させる。この場合、ピンチオフ点を経由し
て、上記の３極間特性領域での動作状態を経て、オフ状
態へ遷移する。そして、図４に示したダイオードＤ１と
抵抗Ｒ５とによるヒステリシスにより、一定時間経過後
に、比較器ＣＭＰ１の“＋”入力端子の信号Ｖ_＋がＶ
_ＤＳＢより小さくなり、比較器ＣＭＰ１の出力は“Ｌ”
レベルから“Ｈ”レベルに変化して、温度センサー内蔵
ＦＥＴＱＡを再びオン状態に遷移させることとなる。こ
うして、温度センサー内蔵ＦＥＴＱＡはオン状態および
オフ状態への遷移を繰り返して、最終的に過熱遮断に至
る。なお、過熱遮断に至る前に、配線が正常に復帰すれ
ば（間欠的短絡故障の例）、温度センサー内蔵ＦＥＴＱ
Ａは連続的にオン状態を維持するようになる。

【００５０】図７（ａ）は電流振動型遮断機能付きスイ
ッチング・デバイスドレイン電流Ｉ _Ｄを、図７（ｂ）は
対応するドレイン−ソース間電圧Ｖ_ＤＳをそれぞれ示
す。図中、は通常動作の場合、は過負荷の場合であ
る。過負荷状態が発生している場合（図中）には、上
述のように温度センサー内蔵ＦＥＴ（第１の半導体素
子）ＱＡのオン／オフ動作が繰り返し行って、ドレイン
電流Ｉ_Ｄを大きく変動させ、温度センサー内蔵ＦＥＴＱ
Ａの周期的な発熱作用によって、温度センサー内蔵ＦＥ
ＴＱＡの過熱遮断を速めている。

【００５１】

【発明の効果】以上説明したように、本発明のスイッチ
ングデバイスによれば、電流検出を行うために電力の供
給経路に直接接続されるシャント抵抗を不要として、リ
ーク電流等の微少電流を精度よく検出でき、さらに、装
置の熱損失を抑え、ある程度の短絡抵抗を持つ不完全短
絡などのレアショートが発生した場合の異常電流に対し
ても高速応答を可能とし、集積化が容易で安価な半導体
スイッチングデバイスを提供することができる。

【００５２】本発明によれば、負荷がオフ状態にある
時、他の電力供給素子をオフにしても流れるリーク電流
の検出が可能になり、リーク電流の増加の監視が容易に
できるようになる。

【００５３】特に半導体スイッチのオン／オフ制御をモ
ノリシックに集積化した場合はマイコンも不要であるた
め、チップ面積を縮小できるとともに、装置コストを大
幅に削減することができる。

【００５４】また、本発明によれば、本実施形態と同様
に、ドレイン−ソース間電圧ＶDSの特性の変化を利用す
るものの所定タイミングで所定しきい値との比較を行っ
て過電流検出を行う他の手法と比較して、コンデンサや
複数の抵抗といった部品が不要になるので、該部品のバ
ラツキによる検出誤差がより低減できるとともに、チッ
プに対する外付けコンデンサも不要であることから、実
装スペースおよび装置コストをより削減することができ
る。

【００５５】また、本発明によれば、第２半導体スイッ
チの電流容量が半導体スイッチの電流容量よりも小さく
なるように設定し、負荷および第２負荷の抵抗値比が半
導体スイッチおよび第２半導体スイッチの電流容量比に
ほぼ逆比例するように設定することとしたので、第２半
導体スイッチおよび第２負荷を持つ基準電圧生成手段の
回路構成を小型化でき、実装スペースを縮小できるとと
もに、装置コストを削減できる。

【００５６】また、本発明によれば、半導体スイッチが
過熱した場合に該半導体スイッチをオフ制御して保護す
る過熱保護手段（過熱保護ステップ）を備え、ある程度
の短絡抵抗を持つ不完全短絡が発生したとき、制御手段
（制御ステップ、即ちオフ制御ステップおよびオン制御
ステップ）により、半導体スイッチのオン／オフ制御を
繰り返し行って電流を大きく変動させ、半導体スイッチ
の周期的な発熱作用によって過熱保護手段（過熱保護ス
テップ）による半導体スイッチの遮断を速めることはで
きるので、不完全短絡発生時の異常電流に対して高速な
応答を実現できる。

【図面の簡単な説明】

【図１】本発明の実施形態に係る微少電流検出装置の回
路構成図である。

【図２】本発明の実施形態に係る微少電流検出装置で使
用する電流振動型遮断機能付きスイッチング・デバイス
の回路構成図である。

【図３】本発明の実施形態に係る微少電流検出装置で使
用する電流振動型遮断機能付きスイッチング・デバイス
の１チップ化の際の最小領域の配置図である。

【図４】本発明の実施形態に係る微少電流検出装置で使
用する微少電流検出用の電流振動型遮断機能付きスイッ
チング・デバイスの回路構成図である。

【図５】本発明の実施の形態に係る微少電流検出装置で
使用する電流振動型遮断機能付きスイッチング・デバイ
スの主デバイス（第１の半導体素子）に着目した概念的
等価回路図である。

【図６】本発明の実施の形態に係る微少電流検出装置で
使用する電流振動型遮断機能付きスイッチング・デバイ
スが利用する原理を説明する説明図であり、オフ状態か
らオン状態への遷移時のドレイン−ソース間電圧の立ち
下がり特性の説明図である。

【図７】図７（ａ）は、本発明の実施の形態に係る微少
電流検出装置で使用する電流振動型遮断機能付きスイッ
チング・デバイスにおける、主デバイス（第１の半導体
素子）のドレイン電流の過渡応答特性を、図７（ｂ）
は、対応するドレイン−ソース間電圧の過渡応答特性を
示す説明図である。

【図８】従来の半導体スイッチの回路構成図である。

【図９】温度センサー内蔵ＦＥＴの回路構成図である。

【符号の説明】

１０１電源１０２負荷１１０、１１０ａ、１１０ｂ、１１０ｃ電流振動型遮
断機能付きスイッチングデバイス（半導体チップ）１１３１チップ化の最小領域１１４微少電流検出用の電流振動型遮断機能付きスイ
ッチングデバイス１１１駆動回路（制御手段）１１８ソース電極１１９トランジスタセル１２１温度センサ１２２ラッチ回路３０１過電流検出部ＣＭＰ１比較器Ｄ１，Ｄ５１ダイオードＱＡ，ＱＦ温度センサー内蔵ＦＥＴ（第１の半導体素
子）ＱＢＦＥＴ（第２の半導体スイッチ）Ｑ５、Ｑ６、Ｑ１１、Ｑ１２ｎｐｎ型ＢＪＴＲＧ内部抵抗Ｒ１，Ｒ２，Ｒ５，Ｒ８、Ｒ１０、Ｒ１１、Ｒ１２、Ｒ
５１〜Ｒ５５，Ｒ９１，Ｒ９２，Ｒ４１３抵抗Ｒｒ基準抵抗Ｒｒ２微少電流検出用の基準抵抗ＺＤ１、ＺＤ２２ツェナーダイオード

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０２Ｍ 1/00 Ｈ０２Ｍ 1/00 Ｈ

Claims

【特許請求の範囲】

【請求項１】第１、第２の主電極及び制御電極とを有
する第１の半導体素子と、前記第１の半導体素子の第１の主電極、制御電極にそれ
ぞれ接続された第１の主電極、制御電極と、抵抗に接続
された第２の主電極とを有する第２の半導体素子と、前記第１及び第２の半導体素子のそれぞれの主電極間電
圧を比較する第１の比較手段と、前記第１の比較手段の出力に応じて、前記第１と第２の
半導体素子のそれぞれの制御電極に制御電圧を供給する
制御電圧手段と、前記第１の半導体素子の第１の主電極、制御電極にそれ
ぞれ接続された第１の主電極、制御電極と抵抗に接続さ
れた第２の主電極を有する第３の半導体素子と、前記第１及び第３の半導体素子の主電極間電圧を比較す
る第２の比較手段と前記第２、第３の半導体素子のトラ
ンジスタ幅は前記第１の半導体素子のトランジスタ幅よ
り小さい幅に構成したこととを特徴とするスイッチング
デバイスを構成し、前記スイッチングデバイスを他の電
力供給素子と並列接続した構成にして電力供給源と負荷
間に設置し、負荷がオフ状態にある時、他の電力供給素
子をオフにしてスイッチングデバイスのみを動作させて
微少電流の有無を検出することを特徴とする微少電流検
出装置。
【請求項２】スイッチングデバイスのみを動作させた
ときのオン抵抗が他の電力供給素子のみを動作させたと
きのオン抵抗に比べて大きな値に設定したことを特徴と
する請求項１に記載の微少電流検出装置。