JP2527875B2 - 誘導性負荷の電流検出回路 - Google Patents
誘導性負荷の電流検出回路Info
- Publication number
- JP2527875B2 JP2527875B2 JP4022795A JP2279592A JP2527875B2 JP 2527875 B2 JP2527875 B2 JP 2527875B2 JP 4022795 A JP4022795 A JP 4022795A JP 2279592 A JP2279592 A JP 2279592A JP 2527875 B2 JP2527875 B2 JP 2527875B2
- Authority
- JP
- Japan
- Prior art keywords
- sense
- source
- voltage
- mos transistor
- power mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【０００１】
【産業上の利用分野】本発明は誘導性負荷（例えばフュ
ーエルポンプモータ、ソレノイドなど）に流れる電流値
の異常を検出するための電流検出回路に関し、特にパワ
ーモストランジスタを利用して該誘導性負荷をスイッチ
ングによりデューティ制御する場合の電流検出回路に関
する。
ーエルポンプモータ、ソレノイドなど）に流れる電流値
の異常を検出するための電流検出回路に関し、特にパワ
ーモストランジスタを利用して該誘導性負荷をスイッチ
ングによりデューティ制御する場合の電流検出回路に関
する。
【０００２】
【従来の技術】図４は従来技術におけるこの種の電流検
出回路を例示するもので、Ｔは電源（＋Ｂ）側と誘導性
負荷Ｌとの間に接続されたパワーモストランジスタであ
って、ＴD は電源側に接続されたドレイン端子、ＴS は
負荷側に接続されたソース端子、ＴM はソース端子に流
れる電流をモニタするためのセンス端子であって、該パ
ワーモストランジスタをスイッチング駆動することによ
り、該誘導性負荷Ｌがデューティ制御される。
出回路を例示するもので、Ｔは電源（＋Ｂ）側と誘導性
負荷Ｌとの間に接続されたパワーモストランジスタであ
って、ＴD は電源側に接続されたドレイン端子、ＴS は
負荷側に接続されたソース端子、ＴM はソース端子に流
れる電流をモニタするためのセンス端子であって、該パ
ワーモストランジスタをスイッチング駆動することによ
り、該誘導性負荷Ｌがデューティ制御される。
【０００３】ＲS は該センス端子ＴM とソース端子ＴS
との間に接続された基準抵抗、ＯＰはオペアンプであっ
て該オペアンプＯＰにより該基準抵抗ＲS の両端の電圧
ＩSＲS が増巾され、その増巾度は抵抗Ｒ11とＲ12との
比で決められる。そして該オペアンプＯＰの出力側の電
圧ＶI が抵抗Ｒ13とコンデンサＣとからなる積分回路で
積分され、該電圧ＶI の積分出力によって負荷電流ＩL
の検出がなされる。なお上記誘導性負荷Ｌと並列に接続
されたダイオードＤは、該パワーモストランジスタがス
イッチングオフした際に該誘導性負荷Ｌに発生する逆方
向起電力（フライバック電圧）によって生ずるフライバ
ック電流を吸収するために設けられる。
との間に接続された基準抵抗、ＯＰはオペアンプであっ
て該オペアンプＯＰにより該基準抵抗ＲS の両端の電圧
ＩSＲS が増巾され、その増巾度は抵抗Ｒ11とＲ12との
比で決められる。そして該オペアンプＯＰの出力側の電
圧ＶI が抵抗Ｒ13とコンデンサＣとからなる積分回路で
積分され、該電圧ＶI の積分出力によって負荷電流ＩL
の検出がなされる。なお上記誘導性負荷Ｌと並列に接続
されたダイオードＤは、該パワーモストランジスタがス
イッチングオフした際に該誘導性負荷Ｌに発生する逆方
向起電力（フライバック電圧）によって生ずるフライバ
ック電流を吸収するために設けられる。
【０００４】ここで該パワーモストランジスタＴのドレ
イン・ソース端子間の抵抗をＲDS、またドレイン・セン
ス端子間の抵抗をＲDMとすると、該抵抗ＲDMと該基準抵
抗Ｒ S との直列抵抗と、該抵抗ＲDSとが並列に接続され
ているため、該基準抵抗ＲSの抵抗値を該抵抗ＲDMの抵
抗値に対し十分小さな値に設定すれば、該センス端子Ｔ
M から該基準抵抗ＲS を通して流れるモニタ電流ＩS と
該ソース端子ＴS から該負荷側に流れる電流ＩL との間
には、ＩS ・ＲDM＝ＩL ・ＲDS（すなわちＩS＝ＩL ／
Ｋ、ただしＫ＝ＲDM／ＲDS）の関係が成立する。
イン・ソース端子間の抵抗をＲDS、またドレイン・セン
ス端子間の抵抗をＲDMとすると、該抵抗ＲDMと該基準抵
抗Ｒ S との直列抵抗と、該抵抗ＲDSとが並列に接続され
ているため、該基準抵抗ＲSの抵抗値を該抵抗ＲDMの抵
抗値に対し十分小さな値に設定すれば、該センス端子Ｔ
M から該基準抵抗ＲS を通して流れるモニタ電流ＩS と
該ソース端子ＴS から該負荷側に流れる電流ＩL との間
には、ＩS ・ＲDM＝ＩL ・ＲDS（すなわちＩS＝ＩL ／
Ｋ、ただしＫ＝ＲDM／ＲDS）の関係が成立する。
【０００５】その結果上記オペアンプＯＰの出力側の電
圧ＶI は、ＶI ≒（ＩL ／Ｋ）×Ｒ S ×（Ｒ11／Ｒ12）
＋ＶOUT （ただしＶOUT はソース端子電圧すなわち負荷
電圧）となり、上述したように該電圧ＶI の積分出力に
よって負荷電流ＩL の検出がなされる。しかしながらか
かる従来技術の回路によると、（１）上記ＶI の式に示
されるように電流検出の基準点がＶOUT となり、この基
準点は負荷電流に依存するので負荷電流が変化すると基
準点の電圧も変動する、（２）上述したように基準抵抗
ＲS の抵抗値を十分小さくしないと上記モニタ電流ＩS
と負荷電流ＩL との間の直線性がとれないため、該基準
抵抗ＲS の抵抗値を小さくする必要があり、これにより
該抵抗ＲS の両端に生ずる電圧ＩS ＲS も小さいため増
幅回路（オペアンプ）が必要となり、そのために抵抗Ｒ
S の抵抗値など、すべての誤差を含めた電圧が増幅され
ることになる、（３）上記デューティ制御を行う場合、
そのオン・オフ周波数が高いと、該パワーモストランジ
スタのターンオン・ターンオフ時のｄｖ／ｄｔ（ターン
オン・オフ時には出力が発振状態になる）にオペアンプ
の帰還制御が追従できず、該デューティ制御時の正確な
電流検出が困難となる、（４）上記基準抵抗両端の電圧
ＩS ＲS のみを増幅積分しても、該パワーモストランジ
スタのターンオフ時に生ずる上記フライバック電流（負
荷ＬとダイオードＤとの間で流れる）が考慮されていな
いため、負荷電流の平均値を正しく検出したことにはな
らず、また該パワーモストランジスタのオン時のみ積分
を行なえばよいが、該オペアンプはシンク機能（抵抗Ｒ
11側あるいは積分回路側からオペアンプ出力側への電流
吸い込み機能）とソース機能（オペアンプ出力側から電
流を流出させる機能）との両方の機能を有しているため
（特に該パワーモストランジスタのターンオフ時におけ
る該シンク機能を有しているため）、該パワーモストラ
ンジスタのオン時のみ積分することはできない、などの
問題点があった。
圧ＶI は、ＶI ≒（ＩL ／Ｋ）×Ｒ S ×（Ｒ11／Ｒ12）
＋ＶOUT （ただしＶOUT はソース端子電圧すなわち負荷
電圧）となり、上述したように該電圧ＶI の積分出力に
よって負荷電流ＩL の検出がなされる。しかしながらか
かる従来技術の回路によると、（１）上記ＶI の式に示
されるように電流検出の基準点がＶOUT となり、この基
準点は負荷電流に依存するので負荷電流が変化すると基
準点の電圧も変動する、（２）上述したように基準抵抗
ＲS の抵抗値を十分小さくしないと上記モニタ電流ＩS
と負荷電流ＩL との間の直線性がとれないため、該基準
抵抗ＲS の抵抗値を小さくする必要があり、これにより
該抵抗ＲS の両端に生ずる電圧ＩS ＲS も小さいため増
幅回路（オペアンプ）が必要となり、そのために抵抗Ｒ
S の抵抗値など、すべての誤差を含めた電圧が増幅され
ることになる、（３）上記デューティ制御を行う場合、
そのオン・オフ周波数が高いと、該パワーモストランジ
スタのターンオン・ターンオフ時のｄｖ／ｄｔ（ターン
オン・オフ時には出力が発振状態になる）にオペアンプ
の帰還制御が追従できず、該デューティ制御時の正確な
電流検出が困難となる、（４）上記基準抵抗両端の電圧
ＩS ＲS のみを増幅積分しても、該パワーモストランジ
スタのターンオフ時に生ずる上記フライバック電流（負
荷ＬとダイオードＤとの間で流れる）が考慮されていな
いため、負荷電流の平均値を正しく検出したことにはな
らず、また該パワーモストランジスタのオン時のみ積分
を行なえばよいが、該オペアンプはシンク機能（抵抗Ｒ
11側あるいは積分回路側からオペアンプ出力側への電流
吸い込み機能）とソース機能（オペアンプ出力側から電
流を流出させる機能）との両方の機能を有しているため
（特に該パワーモストランジスタのターンオフ時におけ
る該シンク機能を有しているため）、該パワーモストラ
ンジスタのオン時のみ積分することはできない、などの
問題点があった。
【０００６】
【発明が解決しようとする課題】本発明はかかる課題を
解決するためになされたもので、パワーモストランジス
タの特徴である損失の少ない電流検出機能をうまく利用
して、誘導性負荷に対し該トランジスタのスイッチング
によりデューティ制御を行い、そのターンオフ時に該誘
導性負荷に生ずるフライバック電流をダイオード等で吸
収するようにした場合でも、該誘導性負荷に流れる電流
値を正確に検出しうるようにしたものである。
解決するためになされたもので、パワーモストランジス
タの特徴である損失の少ない電流検出機能をうまく利用
して、誘導性負荷に対し該トランジスタのスイッチング
によりデューティ制御を行い、そのターンオフ時に該誘
導性負荷に生ずるフライバック電流をダイオード等で吸
収するようにした場合でも、該誘導性負荷に流れる電流
値を正確に検出しうるようにしたものである。
【０００７】
【課題を解決するための手段】かかる課題を解決するた
めに本発明によれば、電源と誘導性負荷との間にそのド
レイン・ソース端子が接続されたパワーモストランジス
タと、前記パワーモストランジスタのセンス端子と接地
との間で直列接続されたセンス側能動素子及び該センス
側能動素子に流れる電流を電圧に変換し該電圧を積分し
て該積分値を出力してなるセンス側積分回路と、前記ソ
ース端子と接地との間でセンス側と同様の接続関係で直
列接続され、且つ前記センス側能動素子及びセンス側積
分回路と同じ特性を有するソース側能動素子及びソース
側積分回路と、前記ソース端子の出力に基づき、前記パ
ワーモストランジスタがオン状態のときのみ前記センス
側積分回路を有効化する制御手段とを備え、互いに特性
が対応する前記センス側能動素子のベースと前記ソース
側能動素子のベースとは共通に接続されてなることを特
徴とする誘導性負荷の電流検出回路が提供される。
めに本発明によれば、電源と誘導性負荷との間にそのド
レイン・ソース端子が接続されたパワーモストランジス
タと、前記パワーモストランジスタのセンス端子と接地
との間で直列接続されたセンス側能動素子及び該センス
側能動素子に流れる電流を電圧に変換し該電圧を積分し
て該積分値を出力してなるセンス側積分回路と、前記ソ
ース端子と接地との間でセンス側と同様の接続関係で直
列接続され、且つ前記センス側能動素子及びセンス側積
分回路と同じ特性を有するソース側能動素子及びソース
側積分回路と、前記ソース端子の出力に基づき、前記パ
ワーモストランジスタがオン状態のときのみ前記センス
側積分回路を有効化する制御手段とを備え、互いに特性
が対応する前記センス側能動素子のベースと前記ソース
側能動素子のベースとは共通に接続されてなることを特
徴とする誘導性負荷の電流検出回路が提供される。
【０００８】そして上記本発明を具体化した構成として
は、例えば図１に示されるように該電流電圧変換手段お
よび該積分手段としてそれぞれ抵抗Ｒおよびコンデンサ
ＣSが用いられ、該抵抗Ｒおよび該コンデンサＣS の一
端が共通接続されるとともに、該抵抗Ｒの他端は該パワ
ーモストランジスタＴのオン時のみオンとされるトラン
ジスタＴ1 を介して、一方該コンデンサＣS の他端は直
接それぞれ接地側に接続されており、また該抵抗Ｒおよ
び該コンデンサＣS の共通接続点ＰOUT は互に直列接続
された所定個数の能動素子（トランジスタＴ2 ，Ｔ4 ，
Ｔ5 ）を介して該パワーモストランジスタＴのセンス端
子ＴM に接続され、更に該パワーモストランジスタのセ
ンス端子ＴM の電位とソース端子ＴS の電位とが等しく
なるように該ソース端子ＴS と接地間にも、該センス端
子ＴM と接地間に接続されている上記抵抗Ｒ1 コンデン
サＣS 、および能動素子Ｔ2 ，Ｔ4 ，Ｔ5 と同等の素子
（抵抗Ｒ、コンデンサＣS 、トランジスタＴ3 ，Ｔ6 お
よびダイオードＤ2 ）が同等の接続関係で接続されてお
り、上記抵抗およびコンデンサの共通接続点ＰOUTの電
圧にもとづいて該誘導性負荷Ｌに流れる電流値が検出さ
れる。
は、例えば図１に示されるように該電流電圧変換手段お
よび該積分手段としてそれぞれ抵抗Ｒおよびコンデンサ
ＣSが用いられ、該抵抗Ｒおよび該コンデンサＣS の一
端が共通接続されるとともに、該抵抗Ｒの他端は該パワ
ーモストランジスタＴのオン時のみオンとされるトラン
ジスタＴ1 を介して、一方該コンデンサＣS の他端は直
接それぞれ接地側に接続されており、また該抵抗Ｒおよ
び該コンデンサＣS の共通接続点ＰOUT は互に直列接続
された所定個数の能動素子（トランジスタＴ2 ，Ｔ4 ，
Ｔ5 ）を介して該パワーモストランジスタＴのセンス端
子ＴM に接続され、更に該パワーモストランジスタのセ
ンス端子ＴM の電位とソース端子ＴS の電位とが等しく
なるように該ソース端子ＴS と接地間にも、該センス端
子ＴM と接地間に接続されている上記抵抗Ｒ1 コンデン
サＣS 、および能動素子Ｔ2 ，Ｔ4 ，Ｔ5 と同等の素子
（抵抗Ｒ、コンデンサＣS 、トランジスタＴ3 ，Ｔ6 お
よびダイオードＤ2 ）が同等の接続関係で接続されてお
り、上記抵抗およびコンデンサの共通接続点ＰOUTの電
圧にもとづいて該誘導性負荷Ｌに流れる電流値が検出さ
れる。
【０００９】なお該図１中、Ｄ1 は上述したフライバッ
ク電流吸収用のダイオード、Ｃ1 は該能動素子（トラン
ジスタ）Ｔ4 と抵抗Ｒ3 （例えば４．７キロオーム）と
の直列回路に並列に接続されたターンオン・オフ時（パ
ワーモストランジスタの）のオーバーシュート防止用の
コンデンサ、Ｃ2 は発振防止用のコンデンサ、Ｃ3 、お
よびＲ1 ，Ｒ2 は該ソース端子ＴS とトランジスタＴ1
のベースおよび接地側との間に接続されたコンデンサお
よび抵抗であって、これにより該トランジスタＴ1 は該
パワーモストランジスタＴのオン時にのみオン状態とな
って、該電流電圧変換手段としての抵抗Ｒに生ずるモニ
タ電圧（ほぼＩS Ｒとなる）が積分用コンデンサＣS で
積分され、このようにして該パワーモストランジスタの
オン時のみ積分された電圧が上記接続点ＰOUT から出力
される。またＲ4 は上記能動素子（ダイオードＤ2 ）の
カソード側に接続された抵抗（例えば１００キロオー
ム）である。またトランジスタＴ2 ，Ｔ3 の特性は互い
に等しく、またダイオードＤ 2 とトランジスタＴ4 のエ
ミッタ・ベース間の特性は互いに等しく、更にトランジ
スタＴ5 ，Ｔ6 の特性も互いに等しい。
ク電流吸収用のダイオード、Ｃ1 は該能動素子（トラン
ジスタ）Ｔ4 と抵抗Ｒ3 （例えば４．７キロオーム）と
の直列回路に並列に接続されたターンオン・オフ時（パ
ワーモストランジスタの）のオーバーシュート防止用の
コンデンサ、Ｃ2 は発振防止用のコンデンサ、Ｃ3 、お
よびＲ1 ，Ｒ2 は該ソース端子ＴS とトランジスタＴ1
のベースおよび接地側との間に接続されたコンデンサお
よび抵抗であって、これにより該トランジスタＴ1 は該
パワーモストランジスタＴのオン時にのみオン状態とな
って、該電流電圧変換手段としての抵抗Ｒに生ずるモニ
タ電圧（ほぼＩS Ｒとなる）が積分用コンデンサＣS で
積分され、このようにして該パワーモストランジスタの
オン時のみ積分された電圧が上記接続点ＰOUT から出力
される。またＲ4 は上記能動素子（ダイオードＤ2 ）の
カソード側に接続された抵抗（例えば１００キロオー
ム）である。またトランジスタＴ2 ，Ｔ3 の特性は互い
に等しく、またダイオードＤ 2 とトランジスタＴ4 のエ
ミッタ・ベース間の特性は互いに等しく、更にトランジ
スタＴ5 ，Ｔ6 の特性も互いに等しい。
【００１０】
【作用】上記構成によれば、（１）上記センス端子ＴM
から検出されるモニタ電流ＩSを、一端が接地側に接続
された（上記トランジスタＴ1 のオン時において）上記
抵抗Ｒに流すことによって、その両端に生ずるモニタ用
の電圧ＩS Ｒの基準点を接地電位とすることができるの
で、該基準点の電位が負荷電流によって変化するような
ことがなくなる。また、（２）該電流電圧変換手段とし
ての抵抗Ｒの抵抗値の大・小によって上記モニタ電流Ｉ
S と負荷電流ＩL との間の直線性が変わることがない
（すなわち該抵抗値を大きくしても該直線性が失われる
ことがない）ので、該モニタ用の電圧ＩS Ｒを増幅する
ことなく、直接モニタすることができる。更に、（３）
オペアンプが使用されておらず、個別の素子（半導体素
子などの能動素子を含む）で構成されているため、パワ
ーモストランジスタの高速動作に追従でき上記デューテ
ィ制御を行う場合にも正確な負荷電流検出ができる。更
に（４）、上記オペアンプを使用した場合のようにシン
ク機能を有していないため、上記パワーモストランジス
タのオン時のみの積分を行うことが可能となる（すなわ
ちパワーモストランジスタのオン時のみ上記トランジス
タＴ1 をオンとして上記モニタ用の電圧ＩS Ｒを積分す
ることができ、該パワーモストランジスタのオフ時に
は、抵抗Ｒの端子（トランジスタＴ1 側）がオープン状
態となり、該オン時に積分された電圧が該積分用コンデ
ンサＣS において保持される）。
から検出されるモニタ電流ＩSを、一端が接地側に接続
された（上記トランジスタＴ1 のオン時において）上記
抵抗Ｒに流すことによって、その両端に生ずるモニタ用
の電圧ＩS Ｒの基準点を接地電位とすることができるの
で、該基準点の電位が負荷電流によって変化するような
ことがなくなる。また、（２）該電流電圧変換手段とし
ての抵抗Ｒの抵抗値の大・小によって上記モニタ電流Ｉ
S と負荷電流ＩL との間の直線性が変わることがない
（すなわち該抵抗値を大きくしても該直線性が失われる
ことがない）ので、該モニタ用の電圧ＩS Ｒを増幅する
ことなく、直接モニタすることができる。更に、（３）
オペアンプが使用されておらず、個別の素子（半導体素
子などの能動素子を含む）で構成されているため、パワ
ーモストランジスタの高速動作に追従でき上記デューテ
ィ制御を行う場合にも正確な負荷電流検出ができる。更
に（４）、上記オペアンプを使用した場合のようにシン
ク機能を有していないため、上記パワーモストランジス
タのオン時のみの積分を行うことが可能となる（すなわ
ちパワーモストランジスタのオン時のみ上記トランジス
タＴ1 をオンとして上記モニタ用の電圧ＩS Ｒを積分す
ることができ、該パワーモストランジスタのオフ時に
は、抵抗Ｒの端子（トランジスタＴ1 側）がオープン状
態となり、該オン時に積分された電圧が該積分用コンデ
ンサＣS において保持される）。
【００１１】
【実施例】図２は上記図１に示される回路によって該パ
ワーモストランジスタのセンス端子（Ａ点で示す）の電
位とソース端子（Ｂ点で示す）の電位とが等しくなるよ
うに制御される状況を示している。すなわちトランジス
タＴ2 におけるベース・エミッタ間の電位差ＶBEはトラ
ンジスタＴ3 におけるベース・エミッタ間の電位差ＶBE
に等しい（トランジスタＴ2 ，Ｔ3 の特性は同じ）。ま
たトランジスタＴ4のベース・エミッタ間の電位差Ｖd
はダイオードＤ2 の両端の電位差に等しい（Ｔ4 のベー
ス・エミッタ間とダイオードＤ2 の特性は同じ）。従っ
て図２に示すＣ点とＤ点の電位が等しくなる（即ち、Ｖ
CE＋ＩS Ｒ＝Ｖd ＋ＶCE′＋ＩS Ｒ）。更にトランジス
タＴ5 におけるＶBEとトランジスタＴ6 におけるＶBEは
互いに等しく（Ｔ5 ，Ｔ6 の特性は同じ）、その結果Ａ
点の電位とＢ点の電位は等しくなる。なお該図２中、Ｒ
DMは該パワーモストランジスタのドレイン・センス端子
間の抵抗を、またＲDSはドレイン・ソース端子間の抵抗
を示している。
ワーモストランジスタのセンス端子（Ａ点で示す）の電
位とソース端子（Ｂ点で示す）の電位とが等しくなるよ
うに制御される状況を示している。すなわちトランジス
タＴ2 におけるベース・エミッタ間の電位差ＶBEはトラ
ンジスタＴ3 におけるベース・エミッタ間の電位差ＶBE
に等しい（トランジスタＴ2 ，Ｔ3 の特性は同じ）。ま
たトランジスタＴ4のベース・エミッタ間の電位差Ｖd
はダイオードＤ2 の両端の電位差に等しい（Ｔ4 のベー
ス・エミッタ間とダイオードＤ2 の特性は同じ）。従っ
て図２に示すＣ点とＤ点の電位が等しくなる（即ち、Ｖ
CE＋ＩS Ｒ＝Ｖd ＋ＶCE′＋ＩS Ｒ）。更にトランジス
タＴ5 におけるＶBEとトランジスタＴ6 におけるＶBEは
互いに等しく（Ｔ5 ，Ｔ6 の特性は同じ）、その結果Ａ
点の電位とＢ点の電位は等しくなる。なお該図２中、Ｒ
DMは該パワーモストランジスタのドレイン・センス端子
間の抵抗を、またＲDSはドレイン・ソース端子間の抵抗
を示している。
【００１２】上述したようにして該図２における該Ａ点
（センス端子）の電位と該Ｂ点（ソース端子）の電位と
がバランスする（すなわち該Ａ点およびＢ点の電位がと
もに負荷側に印加される出力電圧ＶOUT に等しくなる）
とともに、左右両側の回路（Ａ点からアース側に至る回
路とＢ点からアース側に至る回路）に流れる電流もバラ
ンスする（すなわちともにほぼＩS に等しくなる）こと
になる。この場合、該左右両側の回路の温度特性も同じ
にされているため、その温度補償もされていることにな
る。
（センス端子）の電位と該Ｂ点（ソース端子）の電位と
がバランスする（すなわち該Ａ点およびＢ点の電位がと
もに負荷側に印加される出力電圧ＶOUT に等しくなる）
とともに、左右両側の回路（Ａ点からアース側に至る回
路とＢ点からアース側に至る回路）に流れる電流もバラ
ンスする（すなわちともにほぼＩS に等しくなる）こと
になる。この場合、該左右両側の回路の温度特性も同じ
にされているため、その温度補償もされていることにな
る。
【００１３】このようにして上記図２（したがって上記
図１）に示される回路構成によれば、上記抵抗ＲDMおよ
びＲDSの値とは無関係に、上記Ａ点（センス端子）の電
位とＢ点（ソース端子）の電位とが等しくなり、このよ
うに上記両点の電位が等しくなれば、該抵抗ＲDMには上
記モニタ電流ＩS が流れており、一方該抵抗ＲDSには負
荷電流ＩL が流れていることから、該抵抗ＲDM両端の電
圧（電源電圧とＡ点電位との電位差）ＩS ・ＲDMと該抵
抗ＲDS両端の電圧（電源電圧とＢ点電位との電位差）Ｉ
L ・ＲDSとが等しくなり、その結果、ＩS ＝ＩL ／Ｋ
（ただしＫ＝ＲDM／ＲDS）の関係が常に成立することに
なる。
図１）に示される回路構成によれば、上記抵抗ＲDMおよ
びＲDSの値とは無関係に、上記Ａ点（センス端子）の電
位とＢ点（ソース端子）の電位とが等しくなり、このよ
うに上記両点の電位が等しくなれば、該抵抗ＲDMには上
記モニタ電流ＩS が流れており、一方該抵抗ＲDSには負
荷電流ＩL が流れていることから、該抵抗ＲDM両端の電
圧（電源電圧とＡ点電位との電位差）ＩS ・ＲDMと該抵
抗ＲDS両端の電圧（電源電圧とＢ点電位との電位差）Ｉ
L ・ＲDSとが等しくなり、その結果、ＩS ＝ＩL ／Ｋ
（ただしＫ＝ＲDM／ＲDS）の関係が常に成立することに
なる。
【００１４】更に上述したように上記図１に示される回
路によれば、上記パワーモストランジスタＴのオン時の
み、トランジスタＴ1 がオンとなって、上記モニタ用の
電圧ＩS ＲをコンデンサＣS により積分することができ
（パワーモストランジスタのオフ時には、トランジスタ
Ｔ1 がオフとなって、該オン時に積分されたコンデンサ
ＣS の電圧が該コンデンサＣS において保持される）、
このようにして該パワーモストランジスタのオン時の
み、該モニタ用の電圧ＩS Ｒの積分を行うことが可能と
なる。
路によれば、上記パワーモストランジスタＴのオン時の
み、トランジスタＴ1 がオンとなって、上記モニタ用の
電圧ＩS ＲをコンデンサＣS により積分することができ
（パワーモストランジスタのオフ時には、トランジスタ
Ｔ1 がオフとなって、該オン時に積分されたコンデンサ
ＣS の電圧が該コンデンサＣS において保持される）、
このようにして該パワーモストランジスタのオン時の
み、該モニタ用の電圧ＩS Ｒの積分を行うことが可能と
なる。
【００１５】図３は上記図１に示される電流検出回路に
接続される誘導性負荷Ｌを、該パワーモストランジスタ
Ｔによりスイッチング駆動してデューティ制御する場合
における、負荷電流ＩL 、パワーモストランジスタを通
過する（ドレイン・ソース間を流れる）電流、および上
記パワーモストランジスタのオン時における上記負荷電
流ＩL の平均値（すなわち該パワーモストランジスタを
通過する電流と上記フライバック電流を重畳した電流の
平均値）の各波形を示している。また図３（Ｃ）の点線
波形は図３（Ａ）の負荷電流ＩL と同じ波形を示してお
り、更に図３（Ｂ）の１点鎖線は図３（Ｃ）の実線（上
記パワーモストランジスタのオン時における負荷電流の
平均値）に対応している。なおここで該抵抗Ｒと積分用
コンデンサＣS とにより決められる時定数は、該デュー
ティ制御の周期に比して十分に大きいものとする。
接続される誘導性負荷Ｌを、該パワーモストランジスタ
Ｔによりスイッチング駆動してデューティ制御する場合
における、負荷電流ＩL 、パワーモストランジスタを通
過する（ドレイン・ソース間を流れる）電流、および上
記パワーモストランジスタのオン時における上記負荷電
流ＩL の平均値（すなわち該パワーモストランジスタを
通過する電流と上記フライバック電流を重畳した電流の
平均値）の各波形を示している。また図３（Ｃ）の点線
波形は図３（Ａ）の負荷電流ＩL と同じ波形を示してお
り、更に図３（Ｂ）の１点鎖線は図３（Ｃ）の実線（上
記パワーモストランジスタのオン時における負荷電流の
平均値）に対応している。なおここで該抵抗Ｒと積分用
コンデンサＣS とにより決められる時定数は、該デュー
ティ制御の周期に比して十分に大きいものとする。
【００１６】そして上記パワーモストランジスタのオン
時において上記モニタ用の電圧ＩSＲを積分用のコンデ
ンサＣS で積分した電圧（上記接続点ＰOUT の電圧）
は、上記図３（Ｃ）の実線（又は図３（Ｂ）の１点鎖
線）で示される上記負荷電流の平均値を電圧に変換した
値に相当するから、該接続点ＰOUT の電圧をモニタする
ことによって、上記誘導性負荷に実際に流れた電流値
（上記フライバック電流を含む）を検出し、その異常の
有無をも検知することができる。
時において上記モニタ用の電圧ＩSＲを積分用のコンデ
ンサＣS で積分した電圧（上記接続点ＰOUT の電圧）
は、上記図３（Ｃ）の実線（又は図３（Ｂ）の１点鎖
線）で示される上記負荷電流の平均値を電圧に変換した
値に相当するから、該接続点ＰOUT の電圧をモニタする
ことによって、上記誘導性負荷に実際に流れた電流値
（上記フライバック電流を含む）を検出し、その異常の
有無をも検知することができる。
【００１７】
【発明の効果】本発明によれば、誘導性負荷をデューテ
ィ制御した場合においても、その負荷電流値の検出を、
損失を少くしてしかも正確に行うことができる。
ィ制御した場合においても、その負荷電流値の検出を、
損失を少くしてしかも正確に行うことができる。
【図１】本発明にかかる誘導性負荷の電流検出回路の１
実施例を示す図である。
実施例を示す図である。
【図２】図１に示される回路によってパワーモストラン
ジスタのセンス端子の電位とソース端子の電位とが等し
くなるように制御される状況を示す図である。
ジスタのセンス端子の電位とソース端子の電位とが等し
くなるように制御される状況を示す図である。
【図３】図１に示される回路における負荷電流、パワー
モストランジスタを通過する電流、および該パワーモス
トランジスタのオン時における該負荷電流の平均値を示
す波形図である。
モストランジスタを通過する電流、および該パワーモス
トランジスタのオン時における該負荷電流の平均値を示
す波形図である。
【図４】従来技術におけるこの種の電流検出回路を例示
する図である。
する図である。
Ｔ…パワーモストランジスタ ＴD …ドレイン端子 ＴS …ソース端子 ＴM …センス端子 Ｌ…誘導性負荷 Ｒ…電流電圧変換用抵抗 ＣS …積分用コンデンサ ＯＰ…オペアンプ
Claims (1)
- 【請求項１】 電源と誘導性負荷との間にそのドレイン
・ソース端子が接続されたパワーモストランジスタと、
前記パワーモストランジスタのセンス端子と接地との間
で直列接続されたセンス側能動素子及び該センス側能動
素子に流れる電流を電圧に変換し該電圧を積分して該積
分値を出力してなるセンス側積分回路と、前記ソース端
子と接地との間でセンス側と同様の接続関係で直列接続
され、且つ前記センス側能動素子及びセンス側積分回路
と同じ特性を有するソース側能動素子及びソース側積分
回路と、前記ソース端子の出力に基づき、前記パワーモ
ストランジスタがオン状態のときのみ前記センス側積分
回路を有効化する制御手段とを備え、互いに特性が対応
する前記センス側能動素子のベースと前記ソース側能動
素子のベースとは共通に接続されてなることを特徴とす
る誘導性負荷の電流検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4022795A JP2527875B2 (ja) | 1992-02-07 | 1992-02-07 | 誘導性負荷の電流検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4022795A JP2527875B2 (ja) | 1992-02-07 | 1992-02-07 | 誘導性負荷の電流検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0627157A JPH0627157A (ja) | 1994-02-04 |
| JP2527875B2 true JP2527875B2 (ja) | 1996-08-28 |
Family
ID=12092619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4022795A Expired - Fee Related JP2527875B2 (ja) | 1992-02-07 | 1992-02-07 | 誘導性負荷の電流検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2527875B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000299924A (ja) | 1999-02-14 | 2000-10-24 | Yazaki Corp | 電源供給制御装置及び方法 |
| US6392859B1 (en) | 1999-02-14 | 2002-05-21 | Yazaki Corporation | Semiconductor active fuse for AC power line and bidirectional switching device for the fuse |
| US6269011B1 (en) | 1999-02-14 | 2001-07-31 | Yazaki Corporation | Power supply system having semiconductor active fuse |
| JP3631933B2 (ja) | 1999-02-14 | 2005-03-23 | 矢崎総業株式会社 | スイッチングデバイス |
| JP3628576B2 (ja) | 1999-02-14 | 2005-03-16 | 矢崎総業株式会社 | 微少電流検出装置 |
| JP2000308340A (ja) | 1999-02-19 | 2000-11-02 | Yazaki Corp | ヒューズレスｄｃ／ｄｃコンバータ |
| JP2000312433A (ja) | 1999-02-26 | 2000-11-07 | Yazaki Corp | スイッチング・デバイス |
| JP2000312143A (ja) | 1999-02-26 | 2000-11-07 | Yazaki Corp | スイッチング・デバイス |
| JP2000253570A (ja) | 1999-02-26 | 2000-09-14 | Yazaki Corp | 電気自動車のモータ起電力制御システム |
| JP2000311789A (ja) | 1999-02-26 | 2000-11-07 | Yazaki Corp | オートライトコントロールシステム |
-
1992
- 1992-02-07 JP JP4022795A patent/JP2527875B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0627157A (ja) | 1994-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930007482B1 (ko) | 전류검출회로 | |
| US6498738B1 (en) | Reverse level shift circuit and power semiconductor device | |
| JP2527875B2 (ja) | 誘導性負荷の電流検出回路 | |
| JP2501012B2 (ja) | 電流測定装置 | |
| JP2004259902A (ja) | 半導体集積回路装置 | |
| JPH06180332A (ja) | 電流検出回路 | |
| JPS61254070A (ja) | 電子負荷装置 | |
| JPH11234108A (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
| JP3757483B2 (ja) | カスコード接続回路 | |
| JP4868666B2 (ja) | バイポーラ集積回路における時定数切換え回路 | |
| JPH04295222A (ja) | 安定化電源回路 | |
| JP2836382B2 (ja) | 直流電源 | |
| JP3774031B2 (ja) | 電圧発生器 | |
| JP3039265B2 (ja) | 電圧電流発生装置 | |
| JP4705724B2 (ja) | オートゼロ補正回路 | |
| JPH04317217A (ja) | 電流検出回路 | |
| JP3137402B2 (ja) | 負荷電流検出回路 | |
| JP3482455B2 (ja) | ゲート駆動型半導体デバイスのためのゲート電荷回復用回路 | |
| JP2897941B2 (ja) | 抵抗測定用定電流回路 | |
| JPH0542482Y2 (ja) | ||
| JPH069582Y2 (ja) | 出力電圧制御回路 | |
| JPS6010126Y2 (ja) | スイッチ回路 | |
| JPH0513064Y2 (ja) | ||
| JPH0413304A (ja) | ラッチ回路とスイッチングレギュレータ | |
| JPH09321545A (ja) | Ｍｏｓｆｅｔ駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960402 |
|
| LAPS | Cancellation because of no payment of annual fees |