JP3482455B2 - ゲート駆動型半導体デバイスのためのゲート電荷回復用回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一般に、ゲート駆動型
半導体に関し、特に、ゲート駆動型半導体デバイスと組
み合わせて使用するためのゲート電荷回復用回路に関す
る。

【０００２】

【従来の技術】電子産業界に広く用いられているゲート
駆動型半導体は、通常、ゲート端子と、そのゲート端子
を駆動する基準となる基準電流のための基準端子と、ス
イッチ端子を備えている。基準端子は、例えば、ＭＯＳ
ＦＥＴ（金属酸化膜半導体電界効果トランジスタ）のソ
ース端子又はＩＧＢＴ（絶縁ゲート型バイポーラトラン
ジスタ）のエミッタ端子に相当する。同様に、スイッチ
端子は、例えば、ＭＯＳＦＥＴのドレイン端子又はＩＧ
ＢＴのコレクタ端子に相当する。

【０００３】この種の半導体デバイス（以下、単に「デ
バイス」とも称する）の場合、その駆動過程は、ゲート
端子を、そのデバイスをＯＮにするための電位と、デバ
イスをＯＦＦにするための電位との間で交互に駆動させ
る動作を伴う。デバイスがＯＮにされたときは、スイッ
チ端子は、基準端子に対して低インピーダンス特性を示
し、反対に、デバイスがＯＦＦにされたときは、スイッ
チ端子は、基準端子に対して高いインピーダンス特性を
示す。ゲート端子と基準端子の間で示されるインピーダ
ンス特性は、通常、容量性であるから、デバイスを１つ
の電位から他の電位へ駆動する過程は、一定量の電荷を
ゲート端子へ流し、基準端子から放出させること、又
は、その逆の動作と同じである。

【０００４】このような半導体デバイスのためのある種
の応用例の回路においては、デバイスがＯＮにされたと
きスイッチ端子を流れる電流を検出することが望まし
い。そのような検出は、一般に、基準端子に対して直列
関係に検出用抵抗器と称される抵抗器を挿入し、その検
出用抵抗器の両端間の電圧を検出することによって行わ
れる。この検出方法は、デバイスの基準端子から流出す
る電流がそのデバイスのスイッチ端子に流入する電流を
表すということに基づく近似法を利用したものである。
この回路構成を用いる多くの応用例において、半導体デ
バイスをＯＮに駆動するのに使用される電圧源の１ノー
ドのための共通点を設定するために半導体デバイスの基
準端子に接続されていない検出用抵抗器の端子を接地端
子として機能させなければならない。

【０００５】この種のゲート駆動型半導体デバイスのス
イッチ端子を流れる電流を検出することに随伴する一般
的な問題の１つは、デバイスをＯＮにする過程において
充電用電流がゲート端子に流入し、基準端子から流出
し、検出用抵抗器を通ることである。この充電用電流が
検出用抵抗器を通る際その抵抗器の両端間に電圧が発生
する。この電圧は、通常、デバイスがＯＮにされている
全時間のうちの短い時間の間だけ現れるので、電圧スパ
イクとみなされる。検出用抵抗器の両端間の電圧波形は
半導体デバイスのスイッチ端子を通る電流を表すもので
あることが望ましいが、検出用抵抗器の両端間に生じる
電圧スパイクは、望ましい電圧波形から偏位しているこ
とを示す。この電圧スパイクが、多くの応用例の回路に
とって困難な問題を提起することがある。このような電
圧スパイクをフィルタするために従来からいろいろな試
みがなされているが、そのためのフィルタ操作自体が又
追加の問題を惹起することが多い。

【０００６】

【発明が解決しようとする課題】従って、本発明が解決
しようとする主要な課題は、ゲート駆動型半導体デバイ
スがＯＮにされたときそのデバイスのスイッチ端子を通
って流れる電流を検出するために用いられる検出用抵抗
器の両端間に現れる電圧スパイクの発生を防止すること
である。

【０００７】

【課題を解決するための手段】本発明によれば、ゲート
駆動型半導体デバイスの基準端子とドライバの正端子と
の間にコンデンサを接続し、そのドライバの正端子と電
圧源の正端子との間にフィルタ抵抗器を接続することに
よって上記課題が解決される。

【０００８】

【作用】本発明の構成によれば、半導体デバイスがＯＮ
にされると、上記コンデンサが、半導体デバイスの基準
端子から流出する充電用電流を、検出用抵抗器を通して
流さずに、上記ドライバの正端子へ分流させる働きをす
る。上記フィルタ抵抗器は、コンデンサのこの分流機能
を助成する。

【０００９】

【実施例】図３を参照すると、電圧源Ｖ１によって付勢
される慣用のドライバＵ１によってゲート駆動されるＭ
ＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）
Ｑ１を用いた従来技術の回路が示されている。この回路
では、ＭＯＳＦＥＴ Ｑ１のソース端子を通って流れる
電流を検出するために検出用抵抗器Ｒ１が使用されてい
る。ＭＯＳＦＥＴ Ｑ１がＯＮにされたとき、検出用抵
抗器Ｒ１の両端間の電圧の波形は、図１に示されるよう
な望ましくない電圧スパイクを示す。あるいは別法とし
て、検出用抵抗器Ｒ１は、電流を検出するための任意の
数の慣用の電流検出デバイスによって構成することもで
きる。これらの従来技術の電流検出デバイスの代表的な
例としては、抵抗器、又は、直列に接続された整流ダイ
オードと抵抗器によって終端された出力巻線を有する電
流変成器、ホール効果電流検出器、及び、非線形の磁気
部品を用いたいろいろなタイプのＤＣ電流変成器等があ
る。これらの電流検出デバイスのすべてに共通の特徴
は、検出すべき電流を搬送するための１対の端子と、検
出された電流に比例する電圧を設定するための別の１対
の端子を有することである。

【００１０】図４は、従来技術のゲート駆動型ＭＯＳＦ
ＥＴ回路の別の例を示す。この回路では、ドライバＵ１
に供給された電圧を電圧源Ｖ１に関してフィルタするた
めに抵抗器Ｒ２とコンデンサＣ１が用いられている。こ
の回路構成でもやはり、ＭＯＳＦＥＴ Ｑ１がＯＮにさ
れたとき検出用抵抗器Ｒ１の両端間に図１に示されるよ
うな望ましくない電圧スパイクが生じる。

【００１１】図５〜７を参照すると、本発明によるゲー
ト駆動型ＭＯＳＦＥＴ回路の３つの実施例が示されてい
る。本発明のどの実施例の回路においても、ゲート充電
用電流路に検出用抵抗器Ｒ１が含まれていない。

【００１２】図５に示される本発明の第１実施例のゲー
ト駆動型ＭＯＳＦＥＴ回路においては、電圧源Ｖ１の正
端子と基準端子とドライバＵ１の正端子との間に、例え
ば抵抗器Ｒ２によって構成することができるフィルタが
接続され、ドライバＵ１の正端子とＭＯＳＦＥＴ（金属
酸化膜半導体電界効果トランジスタ即ちゲート駆動型半
導体デバイス）Ｑ１のソース端子との間にコンデンサが
接続されている。あるいは別法として、抵抗器Ｒ２の代
わりに、インダクタ又は電圧制限電流源のようなその他
の周知のフィルタ素子を用いることもできる。この回路
構成によれば、ＭＯＳＦＥＴ Ｑ１がＯＮにされたとき
検出用抵抗器Ｒ１の両端間に負の電圧スパイクが発生す
る可能性があるが、そのような負の電圧スパイクは、図
３及び４に例示された従来技術の回路においてＭＯＳＦ
ＥＴＱ１がＯＮにされたときに検出用抵抗器Ｒ１の両端
間に生じる正の電圧スパイクに比べて、さしたる問題は
ない。

【００１３】図６に示される本発明の第２実施例による
ゲート駆動型ＭＯＳＦＥＴ回路は、図３及び４に例示さ
れた従来技術の回路においてＭＯＳＦＥＴ Ｑ１がＯＮ
にされたときに検出用抵抗器Ｒ１の両端間に生じる望ま
しくない正の電圧スパイクはもとより、図５に示される
本発明の第１実施例のゲート駆動型ＭＯＳＦＥＴ回路に
おいてＭＯＳＦＥＴ Ｑ１がＯＮにされたときに検出用
抵抗器Ｒ１の両端間に生じる負の電圧スパイクをも排除
する。この第２実施例の回路においては、ドライバＵ１
のためのバイアス電流が検出用抵抗器Ｒ１を通って流
れ、それによって、検出用抵抗器Ｒ１の両端間の電圧波
形に問題になるようなオフセット（偏位）が生じないよ
うになされている。しかしながら、この回路構成は、ド
ライバＵ１の正端子のところに該ドライバの入力端子に
対して大きな動的電圧変動を生じる。そのような電圧変
動は、場合によってはドライバＵ１の誤動作を惹起する
こともあり得る。

【００１４】図７に示される本発明の第３実施例による
ゲート駆動型ＭＯＳＦＥＴ回路は、ゲート駆動型ＭＯＳ
ＦＥＴ Ｑ１がＯＦＦにされたときそのＭＯＳＦＥＴ
Ｑ１を放電させるための電力用接地とは別個の、バイア
ス電流のための信号用接地を用いている。この回路は、
図５及び図６の実施例の回路に関連して上述したような
起り得る欠点を排除する。

【００１５】以上、本発明を実施例に関連して説明した
が、本発明は、ここに例示した実施例の構造及び形態に
限定されるものではなく、本発明の精神及び範囲から逸
脱することなく、いろいろな実施形態が可能であり、い
ろいろな変更及び改変を加えることができることを理解
されたい。

【図面の簡単な説明】

【図１】図１は、ゲート駆動型半導体デバイスがＯＮに
されたとき該半導体デバイスのスイッチ端子を通って流
れる電流を検出するのに用いられる検出用抵抗器の両端
間に現れる典型的な電圧波形を示す波形図であり、電圧
スパイクが発生することを示している。

【図２】図２は、本発明のゲート電荷回復用回路によっ
て図１の電圧スパイクが排除されることを示す波形図で
ある。

【図３】図３は、ゲート駆動型半導体デバイスを用いた
従来技術の回路構成の回路図である。

【図４】図４は、ゲート駆動型半導体デバイスを用いた
従来技術の別の回路構成の回路図である。

【図５】図５は、本発明の第１実施例によるゲート電荷
回復用回路を用いたゲート駆動型半導体デバイスの回路
図である。

【図６】図６は、本発明の第２実施例によるゲート電荷
回復用回路を用いたゲート駆動型半導体デバイスの回路
図である。

【図７】図７は、本発明の第３実施例によるゲート電荷
回復用回路を用いたゲート駆動型半導体デバイスの回路
図である。

【符号の説明】

Ｑ１：ＭＯＳＦＥＴ Ｕ１：ドライバ Ｖ１：電圧源 Ｒ１：検出用抵抗器 Ｒ２：フィルタ抵抗器 Ｃ１：コンデンサ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03K 17/16 H03K 17/08 H03K 17/687

Claims (11)

(57)【特許請求の範囲】
1. 【請求項１】 ゲート駆動型半導体デバイスと、該半導
   体デバイスのゲート電圧基準端子と該半導体デバイスへ
   ゲート駆動電圧を供給する電圧源の第１端子との間に接
   続された電流検出用デバイスと、該半導体デバイスのゲ
   ート端子に接続された出力端子を有し、該半導体デバイ
   スをＯＮ状態に駆動するために該出力端子へ、又は、該
   出力端子から電流を流す電圧供給端子を有するゲート駆
   動デバイスを含む回路であって、 前記半導体デバイスのゲート電圧基準端子と前記ゲート
   駆動デバイスの電圧供給端子との間に接続されたコンデ
   ンサと、 前記ゲート駆動デバイスの電圧供給端子と前記電圧源の
   第２端子との間に接続されたフィルタ素子を備えている
   ことを特徴とする回路。
2. 【請求項２】 前記ゲート駆動型半導体デバイスは、Ｍ
   ＯＳＦＥＴから成ることを特徴とする請求項１に記載の
   回路。
3. 【請求項３】 前記フィルタ素子は、抵抗器から成るこ
   とを特徴とする請求項１に記載の回路。
4. 【請求項４】 前記フィルタ素子は、インダクタから成
   ることを特徴とする請求項１に記載の回路。
5. 【請求項５】 前記フィルタ素子は、電圧制限電流源を
   構成することを特徴とする請求項１に記載の回路。
6. 【請求項６】 ゲート駆動型半導体デバイスと、 該半導体デバイスにゲート駆動電圧を供給する電圧源
   と、 該半導体デバイスのゲート電圧基準端子と前記電圧源の
   第１端子との間に接続された電流検出用デバイスと、 該半導体デバイスのゲート端子に接続された出力端子を
   有し、該半導体デバイスをＯＮ状態に駆動するために該
   出力端子へ、又は、該出力端子から電流を流す電圧供給
   端子を有するゲート駆動デバイスと、 前記半導体デバイスのゲート電圧基準端子と前記ゲート
   駆動デバイスの電圧供給端子との間に接続されたコンデ
   ンサと、 前記ゲート駆動デバイスの電圧供給端子と前記電圧源の
   第２端子との間に接続されたフィルタ素子と、から成る
   ゲート電荷回復用回路。
7. 【請求項７】 前記電流検出用デバイスは、検出すべき
   電流を搬送するための第１対の端子と、検出すべき電流
   に比例する電圧を供給するための別の１対の端子を有し
   ていることを特徴とする請求項６に記載のゲート電荷回
   復用回路。
8. 【請求項８】 前記ゲート駆動型半導体デバイスは、Ｍ
   ＯＳＦＥＴから成ることを特徴とする請求項６に記載の
   ゲート電荷回復用回路。
9. 【請求項９】 前記フィルタ素子は、抵抗器から成るこ
   とを特徴とする請求項６に記載のゲート電荷回復用回
   路。
10. 【請求項１０】 前記フィルタ素子は、インダクタから
    成ることを特徴とする請求項６に記載のゲート電荷回復
    用回路。
11. 【請求項１１】 前記フィルタ素子は、電圧制限電流源
    を構成することを特徴とする請求項６に記載のゲート電
    荷回復用回路。