JPH04116708A - ボルテージレギュレータ - Google Patents
ボルテージレギュレータInfo
- Publication number
- JPH04116708A JPH04116708A JP23769390A JP23769390A JPH04116708A JP H04116708 A JPH04116708 A JP H04116708A JP 23769390 A JP23769390 A JP 23769390A JP 23769390 A JP23769390 A JP 23769390A JP H04116708 A JPH04116708 A JP H04116708A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- input terminal
- voltage regulator
- output terminal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000003990 capacitor Substances 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ボルテージレギュレータに関するものであり
、とりわけ逆流防止型のシリーズレギュレータに関する
ものである。
、とりわけ逆流防止型のシリーズレギュレータに関する
ものである。
本発明は、従来のＣＭＯＳモノリシックＩＣ化されたシ
リーズ型のボルテージレギュレータにおいて、電＃ＯＦ
Ｆ時に出力端子から入力端子への逆流電流を防止するた
めに、制御トランジスタのソース及びドレインと基板と
の間にトランジスタを設け、８亥それぞれのトランジス
タをＯＮまたはＯＦＦさせるものである。
リーズ型のボルテージレギュレータにおいて、電＃ＯＦ
Ｆ時に出力端子から入力端子への逆流電流を防止するた
めに、制御トランジスタのソース及びドレインと基板と
の間にトランジスタを設け、８亥それぞれのトランジス
タをＯＮまたはＯＦＦさせるものである。
従来のボルテージレギュレータの回路図を第２図に示す
。誤差増幅器ｌと制御トランジスタ２と抵抗３と基準電
圧回路４からなるシリーズレギュレータである。出力端
子６には平滑用のコンデンサ５が付加されている。
。誤差増幅器ｌと制御トランジスタ２と抵抗３と基準電
圧回路４からなるシリーズレギュレータである。出力端
子６には平滑用のコンデンサ５が付加されている。
入力端子７からの電源がＯＦＦした場合に、コンデンサ
５に蓄積されていた電荷は、抵抗３を通して放電される
と同時に、制御トランジスタ２のドレインをアノードに
、ソースをカソードとしたＭＯＳトランジスタ特をの寄
生ダイオードによって入力端子７へも流出し、入力端子
７に接続されている何らかの回路に流れこんでしまうと
いう欠点がある。
５に蓄積されていた電荷は、抵抗３を通して放電される
と同時に、制御トランジスタ２のドレインをアノードに
、ソースをカソードとしたＭＯＳトランジスタ特をの寄
生ダイオードによって入力端子７へも流出し、入力端子
７に接続されている何らかの回路に流れこんでしまうと
いう欠点がある。
本発明は、従来の技術の課題を解決することを目的とし
、コンデンサ５に蓄積された電荷を入力端子方向に逆流
させないことができた。
、コンデンサ５に蓄積された電荷を入力端子方向に逆流
させないことができた。
具体的には、制御トランジスタのソース及びドレインと
基板間にそれぞれトランジスタを接続し、一方のトラン
ジスタのゲートを入力端子により、他方のトランジスタ
のゲートを出力端子に接続した回路からの信号により駆
動することによって、該それぞれのトランジスタをＯＮ
またはＯＦＦさせるものである。
基板間にそれぞれトランジスタを接続し、一方のトラン
ジスタのゲートを入力端子により、他方のトランジスタ
のゲートを出力端子に接続した回路からの信号により駆
動することによって、該それぞれのトランジスタをＯＮ
またはＯＦＦさせるものである。
本発明のボルテージレギュレータは、第１図に示すよう
に入力端子７の電圧の有無を検知する回路からの信号に
よって、ＭＯＳ）ランジスタの寄生ダイオードの向きを
変えて逆流を防止する。
に入力端子７の電圧の有無を検知する回路からの信号に
よって、ＭＯＳ）ランジスタの寄生ダイオードの向きを
変えて逆流を防止する。
〔実施例〕
以下、図面に従って本発明のボルテージレギュレータの
実施例を詳細に説明する。
実施例を詳細に説明する。
第１図は本発明によるボルテージレギュレータの回路図
である。制御トランジスタ２の入力端子７側と該制御ト
ランジスタ２の基板間にトランジスタ８が接続され、出
力端子６側と該基板間にトランジスタ９が接続されてい
る。トランジスタ９のゲートは入力端子７と接続され、
デプレッショントランジスタ１０を介して接地されてい
る。さらに出力端子６と接地間には、トランジスタ１１
と１２が直列に接続され、トランジスタ１１のゲートは
入力端子７に接続されている。トランジスタ１１と１２
の出力は、前記トランジスタ８のゲートに人力される。
である。制御トランジスタ２の入力端子７側と該制御ト
ランジスタ２の基板間にトランジスタ８が接続され、出
力端子６側と該基板間にトランジスタ９が接続されてい
る。トランジスタ９のゲートは入力端子７と接続され、
デプレッショントランジスタ１０を介して接地されてい
る。さらに出力端子６と接地間には、トランジスタ１１
と１２が直列に接続され、トランジスタ１１のゲートは
入力端子７に接続されている。トランジスタ１１と１２
の出力は、前記トランジスタ８のゲートに人力される。
入力端子７に電圧が印加されている時には、トランジス
タ８のゲートは接地電位であり、トランジスタ８はＯＮ
Ｌでいる。逆にトランジスタ９のゲートは入力端子７と
同電位であり、トランジスタ９はＯＦＦしている。従っ
て、第２図の状態と同しであり、レギュレーンヨン動作
をしている。
タ８のゲートは接地電位であり、トランジスタ８はＯＮ
Ｌでいる。逆にトランジスタ９のゲートは入力端子７と
同電位であり、トランジスタ９はＯＦＦしている。従っ
て、第２図の状態と同しであり、レギュレーンヨン動作
をしている。
しかし、入力端子７の電圧が除去されると、トランジス
タ１１がＯＮしトランジスタ８のゲートは出力端子と同
電位になりトランジスタ８はＯＦＦする。一方トランジ
スタ９のゲートは、トランジスタ１０を介して接地電位
になるため、トランジスタ９はＯＮする。その結果、制
御トランジスタ２０基板と出力端子６側の電極は短絡さ
せられるため、出力端子６をカソードとし、入力端子７
をアノードとする寄生ダイオードが存在するようになる
。
タ１１がＯＮしトランジスタ８のゲートは出力端子と同
電位になりトランジスタ８はＯＦＦする。一方トランジ
スタ９のゲートは、トランジスタ１０を介して接地電位
になるため、トランジスタ９はＯＮする。その結果、制
御トランジスタ２０基板と出力端子６側の電極は短絡さ
せられるため、出力端子６をカソードとし、入力端子７
をアノードとする寄生ダイオードが存在するようになる
。
しかし、出力端子６が高電位、入力端子７が低電位とな
るため、該寄生ダイオードは逆バイアス状態となるため
、出力端子６から入力端子７への電流の流出はない。以
上のようにトランジスタ１０〜１２は入力端子７の電圧
の有無を検知している。
るため、該寄生ダイオードは逆バイアス状態となるため
、出力端子６から入力端子７への電流の流出はない。以
上のようにトランジスタ１０〜１２は入力端子７の電圧
の有無を検知している。
以上述べたように本発明によれば、入力端子の電圧の有
無を検出する回路の信号により、制御トランジスタの基
板とソース及びドレイン間に設けたトランジスタをＯＮ
またはＯＦＦさせることによって、入力端子に電源が印
加されていない状態でも、出力端子から入力端子への電
流の送流を防止できるという効果がある。
無を検出する回路の信号により、制御トランジスタの基
板とソース及びドレイン間に設けたトランジスタをＯＮ
またはＯＦＦさせることによって、入力端子に電源が印
加されていない状態でも、出力端子から入力端子への電
流の送流を防止できるという効果がある。
第１図は本発明のボルテージレギュレータの回路図、第
２図は従来のボルテージレギュレータの回路図である。 １・・・誤差増幅器 ２・・・制御トランジスタ ５・・・コンデンサ ６・・・出力端子 ７・・・入力端子 ８〜１２・・・トランジスタ 以上 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 助
２図は従来のボルテージレギュレータの回路図である。 １・・・誤差増幅器 ２・・・制御トランジスタ ５・・・コンデンサ ６・・・出力端子 ７・・・入力端子 ８〜１２・・・トランジスタ 以上 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 助
Claims (1)
- ＭＯＳトランジスタで構成されたモノリシックなボル
テージレギュレータにおいて、入力端子の電圧の有無を
検知し、かつ該検知した信号を出力する回路と、制御ト
ランジスタの基板と該制御トランジスタの入力端子側の
電極及び出力端子側の電極との間にそれぞれ設けられた
トランジスタとを具備し、該検知した信号によって、該
それぞれのトランジスタを駆動することを特徴としたボ
ルテージレギュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23769390A JPH04116708A (ja) | 1990-09-06 | 1990-09-06 | ボルテージレギュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23769390A JPH04116708A (ja) | 1990-09-06 | 1990-09-06 | ボルテージレギュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04116708A true JPH04116708A (ja) | 1992-04-17 |
Family
ID=17019114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23769390A Pending JPH04116708A (ja) | 1990-09-06 | 1990-09-06 | ボルテージレギュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04116708A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006228027A (ja) * | 2005-02-18 | 2006-08-31 | Mitsumi Electric Co Ltd | 電源装置及び電源制御方法 |
| JP2008021166A (ja) * | 2006-07-13 | 2008-01-31 | Ricoh Co Ltd | ボルテージレギュレータ |
| JP2008077683A (ja) * | 2007-11-27 | 2008-04-03 | Ricoh Co Ltd | 逆過電流防止回路 |
| CN102692943A (zh) * | 2011-03-24 | 2012-09-26 | 精工电子有限公司 | 电压调节器 |
| US9684323B2 (en) | 2014-07-31 | 2017-06-20 | Kabushiki Kaisha Toshiba | Regulator circuit that suppresses an overshoot of output voltage |
-
1990
- 1990-09-06 JP JP23769390A patent/JPH04116708A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006228027A (ja) * | 2005-02-18 | 2006-08-31 | Mitsumi Electric Co Ltd | 電源装置及び電源制御方法 |
| JP4591110B2 (ja) * | 2005-02-18 | 2010-12-01 | ミツミ電機株式会社 | 電源装置及び電源制御方法 |
| JP2008021166A (ja) * | 2006-07-13 | 2008-01-31 | Ricoh Co Ltd | ボルテージレギュレータ |
| JP2008077683A (ja) * | 2007-11-27 | 2008-04-03 | Ricoh Co Ltd | 逆過電流防止回路 |
| JP4671364B2 (ja) * | 2007-11-27 | 2011-04-13 | 株式会社リコー | 逆過電流防止回路 |
| CN102692943A (zh) * | 2011-03-24 | 2012-09-26 | 精工电子有限公司 | 电压调节器 |
| JP2012203528A (ja) * | 2011-03-24 | 2012-10-22 | Seiko Instruments Inc | ボルテージ・レギュレータ |
| US9684323B2 (en) | 2014-07-31 | 2017-06-20 | Kabushiki Kaisha Toshiba | Regulator circuit that suppresses an overshoot of output voltage |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4140930A (en) | Voltage detection circuit composed of at least two MOS transistors | |
| US4321489A (en) | Voltage detection circuit | |
| US4812679A (en) | Power-on reset circuit | |
| JPH02303074A (ja) | ホトカプラ装置 | |
| JPH01227520A (ja) | 電力用半導体装置 | |
| US4581551A (en) | Input/output circuit for use with various voltages | |
| US4230958A (en) | Loss of clock detector circuit | |
| JPH04116708A (ja) | ボルテージレギュレータ | |
| US4672241A (en) | High voltage isolation circuit for CMOS networks | |
| JP2706721B2 (ja) | ボルテージ・レギュレーター | |
| US4837458A (en) | Flip-flop circuit | |
| JP4124562B2 (ja) | Ｒｃ時定数回路 | |
| JPS6331942B2 (ja) | ||
| JP2842588B2 (ja) | 電圧検出回路 | |
| JPH08294241A (ja) | 電源切り換え回路及び携帯端末装置 | |
| JP2646786B2 (ja) | 半導体出力回路 | |
| JPH0151091B2 (ja) | ||
| JP3482455B2 (ja) | ゲート駆動型半導体デバイスのためのゲート電荷回復用回路 | |
| JPS5880564A (ja) | 電圧検出回路 | |
| JPH03289204A (ja) | Ｐｗｍ増幅器 | |
| JPS63105518A (ja) | 半導体集積回路 | |
| JP3024155B2 (ja) | インバータ回路 | |
| JP3105650B2 (ja) | 半導体集積回路装置 | |
| JP3145753B2 (ja) | 中間電位発生回路 | |
| JPS63111718A (ja) | 半導体集積回路 |