JPH0513046Y2 - - Google Patents
Info
- Publication number
- JPH0513046Y2 JPH0513046Y2 JP1986176224U JP17622486U JPH0513046Y2 JP H0513046 Y2 JPH0513046 Y2 JP H0513046Y2 JP 1986176224 U JP1986176224 U JP 1986176224U JP 17622486 U JP17622486 U JP 17622486U JP H0513046 Y2 JPH0513046 Y2 JP H0513046Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- power
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 17
- 230000003321 amplification Effects 0.000 description 7
- 238000003199 nucleic acid amplification method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 230000035939 shock Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は、電源スイツチにより分離された第１
及び第２電源ラインを備える増幅回路に関し、特
に電源リツプルにより誤動作しない様工夫された
電源投入検知回路を備える増幅回路に関する。 (ロ) 従来の技術 実公昭58−46564号公報に記載されている如く、
電源スイツチにより分離された第１及び第２電源
ラインを備える増幅回路が知られている。前記増
幅回路の第１電源ラインには、出力トランジスタ
のコレクタが直接接続され、第２電源ラインに
は、出力トランジスタのベースバイアス回路を含
み、出力トランジスタを除く他の増幅回路が接続
される。その場合、第２図に示す如く、出力トラ
ンジスタ１のコレクタは直接第１電源ライン２に
接続されるが、他の増幅回路に対する動作電圧
は、第２電源ライン３とアースとの間に直列接続
される抵抗４及びダイオード５の接続中点Ａに発
生する。第２図において、電源スイツチ６が図示
の如く開放されていれば、点Ａに動作電圧が発生
せず、出力トランジスタ１のベースにバイアスが
供給されないので、コレクタが第１電源ライン２
に接続されていても出力トランジスタ１がオンす
ることは無い。また、電源スイツチ６が閉成され
ると、点Ａに動作電圧が発生し、該動作電圧に応
じて出力トランジスタ１のベースにバイアスが印
加されるので、前記出力トランジスタ１がオン
し、出力端子７に増幅された出力信号が発生す
る。その際、出力トランジスタ１のコレクタ電流
が電源スイツチ６に流れないので、前記電源スイ
ツチ６の接点損傷等が防止される。 (ハ) 考案が解決しようとする問題点 しかしながら、第２図の増幅回路の場合、電源
（＋Vcc）にリツプルが重畳すると、前記リツプル
が第１電源ライン２、電源スイツチ６及び第２電
源ライン３を介して点Ａに発生し、それが後段に
伝送される為、前記リツプルが増幅回路に大きな
妨害を与え問題であつた。特に前記点Ａに発生す
る電圧を制御信号として用いる場合は、リツプル
によつて前記制御信号が変動し、被制御回路が誤
動作するという問題もあつた。 (ニ) 問題点を解決するための手段 本考案は、上述の点に鑑み成されたもので、ア
ノードが第１電源ラインに接続されるダイオード
と、エミツタが第２電源ラインに、ベースが前記
ダイオードのカソードにそれぞれ接続される第１
トランジスタと、第２電源ラインに接続される時
定数回路と、該時定数回路から得られる電圧に応
じて前記ダイオードの動作電流を供給する第２ト
ランジスタから成る電源投入検知回路を有する点
を特徴とする。 (ホ) 作用 本考案に依れば、電源スイツチが投入されてい
るとき、第１トランジスタのエミツタ及びベース
に電源リツプルが等しく印加されるので、前記第
１トランジスタのベース・エミツタ間電圧が前記
電源リツプルによつて変化しない。その為、前記
第１トランジスタのコレクタに電源リツプルの影
響を受けない電圧もしくは電流を発生させること
が出来る。また、電源スイツチが遮断されると、
第１トランジスタが直ちにオフになり、第２電源
ラインへの電源供給が遮断されたことを検知する
ので、前記第１トランジスタのコレクタに得られ
る信号を用いて電源オフ時のシヨツク音発生を防
止することが出来る。 (ヘ) 実施例 第１図は、本考案の一実施例を示す回路図で、
８は商用電源等の交流電圧を整流、平滑して得ら
れる直流電源電圧（＋Vcc）が直接印加される第
１電源ライン、９は電源スイツチ、１０は該電源
スイツチ９が投入されると、前記電源電圧（＋
Vcc）が印加される第２電源ライン、１１はコレ
クタが前記第１電源ライン８に、エミツタが出力
端子１２に接続された出力トランジスタ、１３は
アノードが前記第１電源ライン８に接続されたダ
イオード、１４はエミツタが第２電源ライン１０
に、ベースが前記ダイオード１３のコレクタにそ
れぞれ接続された第１トランジスタ、１５は抵抗
１６とコンデンサ１７との直列回路から成り、前
記抵抗１６の一端が第２電源ライン１０に接続さ
れた時定数回路、及び１８は前記コンデンサ１７
の端子電圧に応じてオンし、前記ダイオード１３
に動作電流を供給する第２トランジスタである。 電源スイツチ９の投入前においては、時定数回
路１５のコンデンサ１７が放電状態にあり、第１
及び第２トランジスタ１４及び１８がオフしてい
る。電源スイツチ９を投入すると、第２電源ライ
ン１０に電源電圧（＋Vcc）が印加され、コンデ
ンサ１７の充電が開始される。前記コンデンサ１
７の端子電圧が上昇し第２トランジスタ１８がオ
ンすると、ダイオード１３に所定の電流が流れ、
それに応じて第１トランジスタ１４がオンする。
従つて、制御出力端子１９に前記第１トランジス
タ１４のコレクタ電流と抵抗２０の抵抗値とによ
つて決まる出力電圧が発生する。従つて、前記制
御出力端子１９に得られる出力電圧により、電源
スイツチ９が投入されたことを検知出来る。 電源スイツチ９が投入された状態においては、
ダイオード１３のアノード電圧及び第１トランジ
スタ１４のエミツタ電圧が等しく電源電圧（＋
Vcc）となる。その為、電源電圧にリツプルが重
畳みされたとしても、第１トランジスタ１４のエ
ミツタ電圧及びベース電圧が前記リツプルにより
等しく変化し、前記第１トランジスタ１４のベー
ス・エミツタ間電圧は変化しない。従つて、電源
にリツプルが重畳されたとしても、制御出力端子
１９に得られる出力電圧は、前記リツプルの影響
を受けない。 電源スイツチ９を遮断すると、ダイオード１３
のアノードには電源電圧が印加され続けるが、第
１トランジスタ１４のエミツタ電圧はコンデンサ
１７の端子電圧に応じたものとなる。そして、前
記コンデンサ１７の端子電圧が前記電源電圧によ
りも低下すると、直ちに第１トランジスタ１４が
オフになり、制御出力端子１９の出力電圧が零に
なる。 第３図は、本考案の具体回路例を示すもので、
２１は差動増幅回路から成る前段増幅部、２２は
プツシユプル増幅回路から成る後段増幅部、２３
はコレクタが第２電源ライン１０に、ベースが時
定数回路１５のコンデンサ１７の一端にそれぞれ
接続され、そのエミツタ電流が前記後段増幅部２
２の動作電流となる電流源トランジスタ、２４は
コレクタが前記電流源トランジスタ２３のエミツ
タに、ベースが第２トランジスタ１８のベースに
それぞれ接続された第１制御トランジスタ、２５
はコレクタが前記第１制御トランジスタ２４のベ
ースに、ベースが第１トランジスタ１４のコレク
タに接続された第２制御トランジスタ、及び２６
はコレクタが第１電源ライン８に、ベースが時定
数回路１５のコンデンサ１７の一端にそれぞれ接
続された第３制御トランジスタである。尚、第３
図において、第１図と同一の回路素子に同一の符
号を付し、説明を省略する。 電源スイツチ９が投入されると、時定数回路１
５のコンデンサ１７の充電が開始され、前記コン
デンサ１７の端子電圧が所定値に達すると、第３
制御トランジスタ２６がオンし、前段増幅部２１
等への動作電流の供給が開始される。同時に、第
２トランジスタ１８がオンし、それに応じて第１
トランジスタ１４がオンするので、第２制御トラ
ンジスタ２５がオン、第１制御トランジスタ２４
がオフになり、電流源トランジスタ２３のエミツ
タ電流が後段増幅部２２に動作電流として供給さ
れ、前段増幅部２１及び後段増幅部２２が増幅動
作を開始する。電源スイツチ９が投入されている
間は、第１トランジスタ１４がオンし続け、第１
制御トランジスタ２４がオフし続けるので、電源
投入検知回路は正常な増幅動作に悪影響を及ぼさ
ない。また、第１図の場合と同様、電源電圧にリ
ツプルが重畳されたとしても、その影響が第１ト
ランジスタ１４のコレクタに現われないので、第
１及び第２制御トランジスタ２５及び２４がリツ
プルにより誤動作するのを防止出来る。 増幅回路は、入力端子２７に印加される入力信
号を差動型の前段増幅部２１で増幅し、後段増幅
部２２の前置駆動トランジスタ２８でＡ級増幅し
た後、上側駆動トランジスタ２９と上側出力トラ
ンジスタ３０及び下側駆動トランジスタ３１と下
側出力トランジスタ３２でＢ級プツシユブル増幅
し、出力端子３３に増幅された出力信号を発生さ
せるものであるが、一般的な動作の為、その詳細
は省略する。 電源スイツチ９を遮断すると、第１電源ライン
８の電圧は電源電圧（＋Vcc）に維持されるが、
第２電源ライン１０の電圧はコンデンサ１７の端
子電圧に応じて低下する。その為、電源スイツチ
９を遮断すると、第１トランジスタ１４及び第２
制御トランジスタ２５がオフになり、それに応じ
て第１制御トランジスタ２４がオンになる。その
時、コンデンサ１７の端子電圧は未だ十分に高い
為、第３制御トランジスタ２６はオンになつてお
り、第１制御トランジスタ２４のベース電流は、
前記第３制御トランジスタ２６のエミツタから供
給され続ける。前記第１制御トランジスタ２４が
オンになると、電流源トランジスタ２３のエミツ
タ電圧が低下し、ブートストラツプコンデンサ３
４の蓄積電荷が前記第１制御トランジスタ２４の
コレクタ・エミツタ路により放電される。その
為、前記ブートストラツプコンデンサ３４の残り
電荷に起因する電源遮断時のシヨツク音発生が、
前記第１制御トランジスタ２４により防止され
る。 (ト) 考案の効果 以上述べた如く、本考案に依れば、電源スイツ
チにより分離された第１及び第２電源ラインを備
える増幅回路の前記電源スイツチの投入・遮断に
対応した出力信号を発生させることが出来る。そ
の際、前記第１及び第２電源ラインにリツプルが
重畳されても、前記出力信号が前記リツプルによ
り変化しないので、リツプルの影響を受けること
無く前記出力信号を発生させることが出来る。更
に実施例の如く、前記出力信号を用いて電源遮断
時にブートストラツプコンデンサの放電を行なえ
ば、電源遮断時のシヨツク音発生を防止すること
が出来る。
及び第２電源ラインを備える増幅回路に関し、特
に電源リツプルにより誤動作しない様工夫された
電源投入検知回路を備える増幅回路に関する。 (ロ) 従来の技術 実公昭58−46564号公報に記載されている如く、
電源スイツチにより分離された第１及び第２電源
ラインを備える増幅回路が知られている。前記増
幅回路の第１電源ラインには、出力トランジスタ
のコレクタが直接接続され、第２電源ラインに
は、出力トランジスタのベースバイアス回路を含
み、出力トランジスタを除く他の増幅回路が接続
される。その場合、第２図に示す如く、出力トラ
ンジスタ１のコレクタは直接第１電源ライン２に
接続されるが、他の増幅回路に対する動作電圧
は、第２電源ライン３とアースとの間に直列接続
される抵抗４及びダイオード５の接続中点Ａに発
生する。第２図において、電源スイツチ６が図示
の如く開放されていれば、点Ａに動作電圧が発生
せず、出力トランジスタ１のベースにバイアスが
供給されないので、コレクタが第１電源ライン２
に接続されていても出力トランジスタ１がオンす
ることは無い。また、電源スイツチ６が閉成され
ると、点Ａに動作電圧が発生し、該動作電圧に応
じて出力トランジスタ１のベースにバイアスが印
加されるので、前記出力トランジスタ１がオン
し、出力端子７に増幅された出力信号が発生す
る。その際、出力トランジスタ１のコレクタ電流
が電源スイツチ６に流れないので、前記電源スイ
ツチ６の接点損傷等が防止される。 (ハ) 考案が解決しようとする問題点 しかしながら、第２図の増幅回路の場合、電源
（＋Vcc）にリツプルが重畳すると、前記リツプル
が第１電源ライン２、電源スイツチ６及び第２電
源ライン３を介して点Ａに発生し、それが後段に
伝送される為、前記リツプルが増幅回路に大きな
妨害を与え問題であつた。特に前記点Ａに発生す
る電圧を制御信号として用いる場合は、リツプル
によつて前記制御信号が変動し、被制御回路が誤
動作するという問題もあつた。 (ニ) 問題点を解決するための手段 本考案は、上述の点に鑑み成されたもので、ア
ノードが第１電源ラインに接続されるダイオード
と、エミツタが第２電源ラインに、ベースが前記
ダイオードのカソードにそれぞれ接続される第１
トランジスタと、第２電源ラインに接続される時
定数回路と、該時定数回路から得られる電圧に応
じて前記ダイオードの動作電流を供給する第２ト
ランジスタから成る電源投入検知回路を有する点
を特徴とする。 (ホ) 作用 本考案に依れば、電源スイツチが投入されてい
るとき、第１トランジスタのエミツタ及びベース
に電源リツプルが等しく印加されるので、前記第
１トランジスタのベース・エミツタ間電圧が前記
電源リツプルによつて変化しない。その為、前記
第１トランジスタのコレクタに電源リツプルの影
響を受けない電圧もしくは電流を発生させること
が出来る。また、電源スイツチが遮断されると、
第１トランジスタが直ちにオフになり、第２電源
ラインへの電源供給が遮断されたことを検知する
ので、前記第１トランジスタのコレクタに得られ
る信号を用いて電源オフ時のシヨツク音発生を防
止することが出来る。 (ヘ) 実施例 第１図は、本考案の一実施例を示す回路図で、
８は商用電源等の交流電圧を整流、平滑して得ら
れる直流電源電圧（＋Vcc）が直接印加される第
１電源ライン、９は電源スイツチ、１０は該電源
スイツチ９が投入されると、前記電源電圧（＋
Vcc）が印加される第２電源ライン、１１はコレ
クタが前記第１電源ライン８に、エミツタが出力
端子１２に接続された出力トランジスタ、１３は
アノードが前記第１電源ライン８に接続されたダ
イオード、１４はエミツタが第２電源ライン１０
に、ベースが前記ダイオード１３のコレクタにそ
れぞれ接続された第１トランジスタ、１５は抵抗
１６とコンデンサ１７との直列回路から成り、前
記抵抗１６の一端が第２電源ライン１０に接続さ
れた時定数回路、及び１８は前記コンデンサ１７
の端子電圧に応じてオンし、前記ダイオード１３
に動作電流を供給する第２トランジスタである。 電源スイツチ９の投入前においては、時定数回
路１５のコンデンサ１７が放電状態にあり、第１
及び第２トランジスタ１４及び１８がオフしてい
る。電源スイツチ９を投入すると、第２電源ライ
ン１０に電源電圧（＋Vcc）が印加され、コンデ
ンサ１７の充電が開始される。前記コンデンサ１
７の端子電圧が上昇し第２トランジスタ１８がオ
ンすると、ダイオード１３に所定の電流が流れ、
それに応じて第１トランジスタ１４がオンする。
従つて、制御出力端子１９に前記第１トランジス
タ１４のコレクタ電流と抵抗２０の抵抗値とによ
つて決まる出力電圧が発生する。従つて、前記制
御出力端子１９に得られる出力電圧により、電源
スイツチ９が投入されたことを検知出来る。 電源スイツチ９が投入された状態においては、
ダイオード１３のアノード電圧及び第１トランジ
スタ１４のエミツタ電圧が等しく電源電圧（＋
Vcc）となる。その為、電源電圧にリツプルが重
畳みされたとしても、第１トランジスタ１４のエ
ミツタ電圧及びベース電圧が前記リツプルにより
等しく変化し、前記第１トランジスタ１４のベー
ス・エミツタ間電圧は変化しない。従つて、電源
にリツプルが重畳されたとしても、制御出力端子
１９に得られる出力電圧は、前記リツプルの影響
を受けない。 電源スイツチ９を遮断すると、ダイオード１３
のアノードには電源電圧が印加され続けるが、第
１トランジスタ１４のエミツタ電圧はコンデンサ
１７の端子電圧に応じたものとなる。そして、前
記コンデンサ１７の端子電圧が前記電源電圧によ
りも低下すると、直ちに第１トランジスタ１４が
オフになり、制御出力端子１９の出力電圧が零に
なる。 第３図は、本考案の具体回路例を示すもので、
２１は差動増幅回路から成る前段増幅部、２２は
プツシユプル増幅回路から成る後段増幅部、２３
はコレクタが第２電源ライン１０に、ベースが時
定数回路１５のコンデンサ１７の一端にそれぞれ
接続され、そのエミツタ電流が前記後段増幅部２
２の動作電流となる電流源トランジスタ、２４は
コレクタが前記電流源トランジスタ２３のエミツ
タに、ベースが第２トランジスタ１８のベースに
それぞれ接続された第１制御トランジスタ、２５
はコレクタが前記第１制御トランジスタ２４のベ
ースに、ベースが第１トランジスタ１４のコレク
タに接続された第２制御トランジスタ、及び２６
はコレクタが第１電源ライン８に、ベースが時定
数回路１５のコンデンサ１７の一端にそれぞれ接
続された第３制御トランジスタである。尚、第３
図において、第１図と同一の回路素子に同一の符
号を付し、説明を省略する。 電源スイツチ９が投入されると、時定数回路１
５のコンデンサ１７の充電が開始され、前記コン
デンサ１７の端子電圧が所定値に達すると、第３
制御トランジスタ２６がオンし、前段増幅部２１
等への動作電流の供給が開始される。同時に、第
２トランジスタ１８がオンし、それに応じて第１
トランジスタ１４がオンするので、第２制御トラ
ンジスタ２５がオン、第１制御トランジスタ２４
がオフになり、電流源トランジスタ２３のエミツ
タ電流が後段増幅部２２に動作電流として供給さ
れ、前段増幅部２１及び後段増幅部２２が増幅動
作を開始する。電源スイツチ９が投入されている
間は、第１トランジスタ１４がオンし続け、第１
制御トランジスタ２４がオフし続けるので、電源
投入検知回路は正常な増幅動作に悪影響を及ぼさ
ない。また、第１図の場合と同様、電源電圧にリ
ツプルが重畳されたとしても、その影響が第１ト
ランジスタ１４のコレクタに現われないので、第
１及び第２制御トランジスタ２５及び２４がリツ
プルにより誤動作するのを防止出来る。 増幅回路は、入力端子２７に印加される入力信
号を差動型の前段増幅部２１で増幅し、後段増幅
部２２の前置駆動トランジスタ２８でＡ級増幅し
た後、上側駆動トランジスタ２９と上側出力トラ
ンジスタ３０及び下側駆動トランジスタ３１と下
側出力トランジスタ３２でＢ級プツシユブル増幅
し、出力端子３３に増幅された出力信号を発生さ
せるものであるが、一般的な動作の為、その詳細
は省略する。 電源スイツチ９を遮断すると、第１電源ライン
８の電圧は電源電圧（＋Vcc）に維持されるが、
第２電源ライン１０の電圧はコンデンサ１７の端
子電圧に応じて低下する。その為、電源スイツチ
９を遮断すると、第１トランジスタ１４及び第２
制御トランジスタ２５がオフになり、それに応じ
て第１制御トランジスタ２４がオンになる。その
時、コンデンサ１７の端子電圧は未だ十分に高い
為、第３制御トランジスタ２６はオンになつてお
り、第１制御トランジスタ２４のベース電流は、
前記第３制御トランジスタ２６のエミツタから供
給され続ける。前記第１制御トランジスタ２４が
オンになると、電流源トランジスタ２３のエミツ
タ電圧が低下し、ブートストラツプコンデンサ３
４の蓄積電荷が前記第１制御トランジスタ２４の
コレクタ・エミツタ路により放電される。その
為、前記ブートストラツプコンデンサ３４の残り
電荷に起因する電源遮断時のシヨツク音発生が、
前記第１制御トランジスタ２４により防止され
る。 (ト) 考案の効果 以上述べた如く、本考案に依れば、電源スイツ
チにより分離された第１及び第２電源ラインを備
える増幅回路の前記電源スイツチの投入・遮断に
対応した出力信号を発生させることが出来る。そ
の際、前記第１及び第２電源ラインにリツプルが
重畳されても、前記出力信号が前記リツプルによ
り変化しないので、リツプルの影響を受けること
無く前記出力信号を発生させることが出来る。更
に実施例の如く、前記出力信号を用いて電源遮断
時にブートストラツプコンデンサの放電を行なえ
ば、電源遮断時のシヨツク音発生を防止すること
が出来る。
第１図は、本考案の一実施例を示す回路図、第
２図は従来の増幅回路を示す回路図、及び第３図
は本考案の具体回路例を示す回路図である。 ８……第１電源ライン、９……電源スイツチ、
１０……第２電源ライン、１３……ダイオード、
１４……第１トランジスタ、１５……時定数回
路、１８……第２トランジスタ。
２図は従来の増幅回路を示す回路図、及び第３図
は本考案の具体回路例を示す回路図である。 ８……第１電源ライン、９……電源スイツチ、
１０……第２電源ライン、１３……ダイオード、
１４……第１トランジスタ、１５……時定数回
路、１８……第２トランジスタ。
Claims (1)
- 出力トランジスタのコレクタが直接接続される
第１電源ラインと、電源スイツチを介して前記第
１電源ラインに接続される第２電源ラインとを備
える増幅回路において、アノードが前記第１電源
ラインに接続されるダイオードと、エミツタが前
記第２電源ラインに、ベースが前記ダイオードの
カソードにそれぞれ接続される第１トランジスタ
と、前記第２電源ラインに接続される時定数回路
と、該時定数回路から得られる電圧に応じて前記
ダイオードの動作電流を供給する第２トランジス
タとから成る電源投入検知回路を設け、前記電源
スイツチが投入されたとき、前記第１トランジス
タのコレクタに出力信号を発生する様にしたこと
を特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986176224U JPH0513046Y2 (ja) | 1986-11-17 | 1986-11-17 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986176224U JPH0513046Y2 (ja) | 1986-11-17 | 1986-11-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6381514U JPS6381514U (ja) | 1988-05-28 |
| JPH0513046Y2 true JPH0513046Y2 (ja) | 1993-04-06 |
Family
ID=31116264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986176224U Expired - Lifetime JPH0513046Y2 (ja) | 1986-11-17 | 1986-11-17 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513046Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60261206A (ja) * | 1984-06-07 | 1985-12-24 | Rohm Co Ltd | ミユ−テイング回路 |
-
1986
- 1986-11-17 JP JP1986176224U patent/JPH0513046Y2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60261206A (ja) * | 1984-06-07 | 1985-12-24 | Rohm Co Ltd | ミユ−テイング回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6381514U (ja) | 1988-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3939399A (en) | Power circuit with shunt transistor | |
| JPH0677741A (ja) | Ｍｏｓパワートランジスタの最大電流を制御するための回路 | |
| US5537081A (en) | No turn-on pop noise amplifier | |
| JPS60151728A (ja) | 電源オンオフ制御回路 | |
| JPH0514064A (ja) | ２つの動作モードを有する増幅器 | |
| JPH0472401B2 (ja) | ||
| JP4800688B2 (ja) | ミューティング回路を設けた半導体集積回路 | |
| JPH0513046Y2 (ja) | ||
| JPH07321621A (ja) | 半導体集積回路 | |
| JPH04295222A (ja) | 安定化電源回路 | |
| JPS6352482B2 (ja) | ||
| JP2854701B2 (ja) | 基準電圧発生回路 | |
| JPS6019166B2 (ja) | プツシユプル電力増幅器 | |
| JPH0513047Y2 (ja) | ||
| JPH0145150Y2 (ja) | ||
| JP2000081919A (ja) | 起動回路 | |
| JPH0644173Y2 (ja) | 電力増幅回路 | |
| JPS6214725Y2 (ja) | ||
| JPS587688Y2 (ja) | トランジスタ増幅器の保護回路 | |
| JP2000323977A (ja) | 出力回路 | |
| JP2005196233A (ja) | 安定化電源回路 | |
| JPS6342593Y2 (ja) | ||
| JP3281852B2 (ja) | 増幅回路の保護回路 | |
| JPH07306725A (ja) | 定電圧電源回路 | |
| JP2732677B2 (ja) | メモリバックアップ用電圧検出回路 |