JP2000081919A - 起動回路 - Google Patents

起動回路

Info

Publication number
JP2000081919A
JP2000081919A JP10187379A JP18737998A JP2000081919A JP 2000081919 A JP2000081919 A JP 2000081919A JP 10187379 A JP10187379 A JP 10187379A JP 18737998 A JP18737998 A JP 18737998A JP 2000081919 A JP2000081919 A JP 2000081919A
Authority
JP
Japan
Prior art keywords
power supply
control power
amplifier
terminal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10187379A
Other languages
English (en)
Other versions
JP3589032B2 (ja
Inventor
Hideo Nagahama
英雄 長浜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP18737998A priority Critical patent/JP3589032B2/ja
Publication of JP2000081919A publication Critical patent/JP2000081919A/ja
Application granted granted Critical
Publication of JP3589032B2 publication Critical patent/JP3589032B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Voltage And Current In General (AREA)

Abstract

(57)【要約】 【課題】定電圧回路に温度変動、電源電圧変動の影響を
及ぼさない起動回路を提供する。 【解決手段】起動回路2は、起動時にオンとなり基準電
圧を発生させるための電力を定電圧回路1に供給するス
イッチング素子Q1と、スイッチング素子Q1をオンオ
フ制御する制御回路2とを備える。制御回路2には定電
圧回路1の出力電圧Voをしきい値電圧Vrと比較する
比較回路3aを具備する。定電圧回路1が起動すればそ
の出力電圧Voが上昇し、やがて比較回路3aのしきい
値電圧Vrを越えると比較回路3aの出力がHレベルか
らLレベルに変化し、スイッチング素子Q1がターンオ
フし、制御電源Eからスイッチング素子Q1を介して行
われていた電力供給が停止する。ゆえに起動回路2の温
度変動や電源電圧変動の影響が定電圧回路1に及ぶこと
がない。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、定電圧回路を起動
する起動回路に関するものである。
【0002】
【従来の技術】従来、出力電圧から得られる基準電圧を
所定の増幅度で増幅して所定の定電圧を出力する定電圧
回路として図8に示すような構成のものがある。この定
電圧回路1は、制御電源(直流電源)Eと、制御電源E
からの電力供給を受けて動作する増幅器(オペアンプ)
OPと、カソードが制御電源Eの負極側に接続されると
ともにアノードが第1の抵抗R1を介して増幅器OPの
出力端に接続された第1のダイオードD1と、カソード
が制御電源Eの負極側に接続されるとともにアノードが
第2及び第3の抵抗R2,R3の直列回路を介して増幅
器OPの出力端に接続された第2のダイオードD2とを
具備し、第1の抵抗R1と第1のダイオードD1のアノ
ードとの接続点が増幅器OPの非反転入力端に接続さ
れ、第2及び第3の抵抗R2,R3の接続点が増幅器O
Pの反転入力端に接続されて成る、いわゆるバンドギャ
ップ定電圧回路である。すなわち、定常状態において
は、増幅器OPの出力電圧Voにより抵抗R1を介して
順方向バイアスされた第1のダイオードD1のバンドギ
ャップ電圧を基準電圧として増幅器OPの非反転入力端
に入力し、この基準電圧を、増幅器OPにて第2及び第
3の抵抗R2,R3並びに第2のダイオードD2で決ま
る所定の増幅度で増幅することで所定の定電圧Voを出
力するものであり、温度変動や制御電源Eの電源電圧変
動に依存しない出力電圧Voが得られるという特徴を有
するものである。
【0003】ところで、このような定電圧回路1におい
ては、起動時(制御電源Eが投入された時)には増幅器
OPの出力電圧Voが略ゼロであるために第1のダイオ
ードD1が順方向にバイアスされない。したがって、起
動時に第1のダイオードD1を順方向にバイアスするた
めに定電圧回路1に電力を供給する起動回路20が必要
となる。このような起動回路20として、図8に示すよ
うに制御電源Eの正極側にドレイン端子が接続されると
ともに抵抗R1と第1のダイオードD1のアノードとの
接続点にソース端子が接続されたスイッチング素子(N
型MOSFET)Q1と、制御電源Eの両極間に接続さ
れたP型のMOSFETQ6及びN型のMOSFETQ
7の直列回路とを備え、P型のMOSFETQ6のゲー
ト端子が制御電源Eの負極側に接続されるとともにN型
のMOSFETQ7のゲート端子が2つのMOSFET
Q6,Q7の接続点及びスイッチング素子Q1のゲート
端子に接続されて構成されるものがある。
【0004】すなわち、制御電源Eが投入されると2種
類のMOSFETQ6,Q7の直列回路から供給される
ゲート電圧Vgがスイッチング素子Q1のゲート端子に
印加されてスイッチング素子Q1がターンオンするた
め、スイッチング素子Q1を介して制御電源Eから電圧
(起動電圧)Vdが定電圧回路1に与えられる。その結
果、第1のダイオードD1が順方向にバイアスされて増
幅器OPの出力電圧Voが所定値まで上昇する(定電圧
回路1が起動する)。一方、起動電圧Vdが所定値まで
達するとスイッチング素子Q1のゲート−ソース間電圧
Vgsが低下してスイッチング素子Q1のしきい値電圧を
下回るとスイッチング素子Q1がターンオフし、起動回
路20からの電力供給が停止する。つまり、この起動回
路20におけるスイッチング素子Q1のオンオフはスイ
ッチング素子Q1のゲート−ソース間電圧Vgsによって
制御されるのである。
【0005】
【発明が解決しようとする課題】しかしながら、上記従
来の起動回路20では、温度の変動によりスイッチング
素子Q1のしきい値電圧が変動し、且つ、P型のMOS
FETQ6とN型のMOSFETQ7の直列回路からス
イッチング素子Q1のゲート端子に与えられるゲート電
圧Vgも変動するため、スイッチング素子Q1のゲート
−ソース間電圧Vgsも変動してスイッチング素子Q1の
オンオフ制御が不完全になる。このため、定電圧回路1
に出力される起動回路20の出力電圧(起動電圧)Vd
が所定の電位に達してもスイッチング素子Q1がターン
オフせず、起動回路20から定電圧回路1に電力を供給
し続けることになる。バンドギャップ定電圧回路1は上
述のように温度変動、電源電圧変動に依存しないのが特
徴の回路であるにもかかわらず、起動回路20により定
電圧回路1に電力が供給し続けられるため、温度変動、
電源電圧変動に大きく影響され、定電圧回路1の出力電
圧Voが変動してしまい、定電圧回路1からの電圧供給
を受ける周辺回路に誤動作が生じるという問題があっ
た。
【0006】本発明は上記問題に鑑みて為されたもので
あり、その目的とするところは、定電圧回路に温度変
動、電源電圧変動の影響を及ぼさない起動回路を提供す
ることにある。
【0007】
【課題を解決するための手段】請求項1の発明は、上記
目的を達成するために、出力電圧から得られる基準電圧
を所定の増幅度で増幅して所定の定電圧を出力する定電
圧回路に対して起動時に基準電圧を与えて定電圧回路を
起動する起動回路であって、起動時にオンとなり基準電
圧を発生させるための電力を定電圧回路に供給するスイ
ッチング素子と、定電圧回路の出力電圧を検知して出力
電圧が所定値を越えれば前記スイッチング素子をオフさ
せる制御回路とを備えたことを特徴とし、定電圧回路の
出力電圧が所定値を越えれば制御回路によってスイッチ
ング素子が確実にオフされて起動回路から定電圧回路へ
の電力供給が停止するため、起動回路の温度変動、電源
電圧変動の影響が定電圧回路に及ぶことがない。
【0008】請求項2の発明は、請求項1の発明におい
て、前記定電圧回路が、制御電源と、制御電源からの電
力供給を受けて動作する増幅器と、カソードが制御電源
の負極側に接続されるとともにアノードが第1の抵抗を
介して増幅器の出力端に接続された第1のダイオード
と、カソードが制御電源の負極側に接続されるとともに
アノードが第2及び第3の抵抗の直列回路を介して増幅
器の出力端に接続された第2のダイオードとを具備し、
第1の抵抗と第1のダイオードのアノードとの接続点が
増幅器の非反転入力端に接続され、第2及び第3の抵抗
の接続点が増幅器の反転入力端に接続されて成り、前記
起動回路が、制御電源の正極側にドレイン端子が接続さ
れるとともに増幅器の出力端にソース端子が接続された
N型MOSFETから成る前記スイッチング素子と、制
御電源の両極間に接続された第4及び第5の抵抗で制御
電源を分圧して得られるしきい値電圧を増幅器の出力電
圧と比較し比較結果に応じてスイッチング素子をオンオ
フ制御する制御回路とを備えて成ることを特徴とし、請
求項1の発明の望ましい実施形態である。
【0009】請求項3の発明は、請求項2の発明におい
て、前記制御回路が、第4及び第5の抵抗の接続点と増
幅器の出力端とが各々入力端に接続されるとともに前記
スイッチング素子のゲート端子に出力端が接続されたコ
ンパレータを具備して成ることを特徴とし、請求項2の
発明の望ましい実施形態である。
【0010】請求項4の発明は、請求項1の発明におい
て、前記定電圧回路が、制御電源と、制御電源からの電
力供給を受けて動作する増幅器と、カソードが制御電源
の負極側に接続されるとともにアノードが第1の抵抗を
介して増幅器の出力端に接続された第1のダイオード
と、カソードが制御電源の負極側に接続されるとともに
アノードが第2及び第3の抵抗の直列回路を介して増幅
器の出力端に接続された第2のダイオードとを具備し、
第1の抵抗と第1のダイオードのアノードとの接続点が
増幅器の非反転入力端に接続され、第2及び第3の抵抗
の接続点が増幅器の反転入力端に接続されて成り、前記
起動回路が、制御電源の正極側にドレイン端子が接続さ
れるとともに増幅器の出力端にツェナーダイオードを介
してソース端子が接続され且つ制御電源の負極側に抵抗
を介してソース端子が接続されたN型MOSFETから
成る前記スイッチング素子と、制御電源の両極間に接続
された第4〜第6の抵抗の直列回路の第4及び第5の抵
抗の接続点とスイッチング素子のソース端子とが各々入
力端に接続されるとともに前記スイッチング素子のゲー
ト端子に出力端が接続されたコンパレータ、第5及び第
6の抵抗の接続点にドレイン端子が接続されるとともに
制御電源の負極側にソース端子が接続されたN型MOS
FET、コンパレータの出力端とN型MOSFETのゲ
ート端子との間に抵抗を介して接続されたインバータを
具備した制御回路とから成ることを特徴とし、請求項1
の発明の作用に加えて、第5及び第6の抵抗の接続点に
ドレイン端子が接続されるとともに制御電源の負極側に
ソース端子が接続されたN型MOSFET、コンパレー
タの出力端とN型MOSFETのゲート端子との間に抵
抗を介して接続されたインバータによってコンパレータ
のしきい値電圧にヒステリシスを与えることができ、ノ
イズなどによる制御回路の誤動作を防止することができ
る。
【0011】請求項5の発明は、請求項1の発明におい
て、前記定電圧回路が、制御電源と、制御電源からの電
力供給を受けて動作する増幅器と、カソードが制御電源
の負極側に接続されるとともにアノードが第1の抵抗を
介して増幅器の出力端に接続された第1のダイオード
と、カソードが制御電源の負極側に接続されるとともに
アノードが第2及び第3の抵抗の直列回路を介して増幅
器の出力端に接続された第2のダイオードとを具備し、
第1の抵抗と第1のダイオードのアノードとの接続点が
増幅器の非反転入力端に接続され、第2及び第3の抵抗
の接続点が増幅器の反転入力端に接続されて成り、前記
起動回路が、制御電源の正極側にソース端子が接続され
るとともに増幅器の出力端にドレイン端子が接続された
P型MOSFETから成る前記スイッチング素子と、制
御電源の両極間に接続された第4及び第5の抵抗の接続
点と増幅器の出力端とが各々入力端に接続されるととも
に前記スイッチング素子のゲート端子にインバータを介
して出力端が接続されたコンパレータを具備した制御回
路とから成ることを特徴とし、請求項1の発明の作用に
加えて、電力供給用のスイッチング素子をP型のMOS
FETで構成しているため、定電圧回路及び起動回路を
集積化する場合にスイッチング素子の基板バイアス効果
を考慮する必要がなく、集積回路の設計が容易になる。
【0012】請求項6の発明は、請求項1の発明におい
て、前記定電圧回路が、制御電源と、制御電源からの電
力供給を受けて動作する増幅器と、カソードが制御電源
の負極側に接続されるとともにアノードが第1の抵抗を
介して増幅器の出力端に接続された第1のダイオード
と、カソードが制御電源の負極側に接続されるとともに
アノードが第2及び第3の抵抗の直列回路を介して増幅
器の出力端に接続された第2のダイオードとを具備し、
第1の抵抗と第1のダイオードのアノードとの接続点が
増幅器の非反転入力端に接続され、第2及び第3の抵抗
の接続点が増幅器の反転入力端に接続されて成り、前記
起動回路が、制御電源の正極側にドレイン端子が接続さ
れるとともに増幅器の出力端にソース端子が接続された
N型MOSFETから成る前記スイッチング素子と、該
スイッチング素子のソース端子と制御電源の負極との間
にカソードを負極側にして順方向に直列接続された第3
及び第4のダイオード、第3のダイオードのアノードと
スイッチング素子のソース端子との間に接続された第4
の抵抗、第3及び第4のダイオードの接続点にベースが
接続されるとともにスイッチング素子のゲート端子にコ
レクタが接続され且つ制御電源の負極側にエミッタが接
続されたNPN型のバイポーラトランジスタ、該バイポ
ーラトランジスタのコレクタと制御電源の正極側の間に
接続される第5の抵抗を具備した制御回路とから成るこ
とを特徴とし、請求項1の発明の望ましい実施形態であ
る。
【0013】請求項7の発明は、請求項1の発明におい
て、前記定電圧回路が、制御電源と、制御電源からの電
力供給を受けて動作する増幅器と、カソードが制御電源
の負極側に接続されるとともにアノードが第1の抵抗を
介して増幅器の出力端に接続された第1のダイオード
と、カソードが制御電源の負極側に接続されるとともに
アノードが第2及び第3の抵抗の直列回路を介して増幅
器の出力端に接続された第2のダイオードとを具備し、
第1の抵抗と第1のダイオードのアノードとの接続点が
増幅器の非反転入力端に接続され、第2及び第3の抵抗
の接続点が増幅器の反転入力端に接続されて成り、前記
起動回路が、制御電源の正極側にドレイン端子が接続さ
れるとともに増幅器の出力端にソース端子が接続された
N型MOSFETから成る前記スイッチング素子と、該
スイッチング素子のソース端子と制御電源の負極との間
に抵抗を介して接続されたコンデンサ、抵抗とコンデン
サの接続点にベースが接続されるとともにスイッチング
素子のソース端子にコレクタが接続され且つ第4の抵抗
を介して制御電源の負極側にエミッタが接続された第1
のNPN型のバイポーラトランジスタ、該第1のバイポ
ーラトランジスタのエミッタに第5の抵抗を介してベー
スが接続されるとともにスイッチング素子のゲート端子
にコレクタが接続され且つエミッタが制御電源の負極側
に接続された第2のNPN型のバイポーラトランジス
タ、該第2のバイポーラトランジスタのコレクタと制御
電源の正極側の間に接続される第6の抵抗を具備した制
御回路とから成ることを特徴とし、請求項1の発明の望
ましい実施形態である。
【0014】請求項8の発明は、請求項1の発明におい
て、前記定電圧回路が、制御電源と、制御電源からの電
力供給を受けて動作する増幅器と、カソードが制御電源
の負極側に接続されるとともにアノードが第1の抵抗を
介して増幅器の出力端に接続された第1のダイオード
と、カソードが制御電源の負極側に接続されるとともに
アノードが第2及び第3の抵抗の直列回路を介して増幅
器の出力端に接続された第2のダイオードとを具備し、
第1の抵抗と第1のダイオードのアノードとの接続点が
増幅器の非反転入力端に接続され、第2及び第3の抵抗
の接続点が増幅器の反転入力端に接続されて成り、前記
起動回路が、制御電源の正極側にソース端子が接続され
るとともに増幅器の出力端にドレイン端子が接続された
P型MOSFETから成る前記スイッチング素子と、該
スイッチング素子のドレイン端子と制御電源の負極との
間にカソードを負極側にして順方向に直列接続された第
3及び第4のダイオード、第3のダイオードのアノード
とスイッチング素子のドレイン端子との間に接続された
第4の抵抗、第3のダイオードと第4の抵抗の接続点に
ベースが接続されるとともに制御電源の正極側に抵抗を
介してコレクタが接続され且つカソードが制御電源の負
極側に接続された第5のダイオードのアノードにエミッ
タが接続された第1のNPN型のバイポーラトランジス
タ、第1のバイポーラトランジスタのコレクタにベース
が接続されるとともにスイッチング素子のゲート端子に
コレクタが接続され且つ制御電源の負極側にエミッタが
接続された第2のNPN型のバイポーラトランジスタ、
第2のバイポーラトランジスタのコレクタと制御電源の
正極側の間に接続される第5の抵抗を具備した制御回路
とから成ることを特徴とし、請求項1の発明の作用に加
えて、電力供給用のスイッチング素子をP型のMOSF
ETで構成しているため、定電圧回路及び起動回路を集
積化する場合にスイッチング素子の基板バイアス効果を
考慮する必要がなく、集積回路の設計が容易になる。
【0015】
【発明の実施の形態】(実施形態1)本発明の実施形態
1を図1並びに図2を参照して詳細に説明する。但し、
本実施形態における定電圧回路1の構成は従来例と共通
であるので説明は省略し、本発明に係る起動回路2につ
いてのみ説明する。
【0016】本実施形態の起動回路2は、起動時にオン
となり基準電圧を発生させるための電力を定電圧回路1
に供給するスイッチング素子Q1と、定電圧回路1の出
力電圧Voを検知して出力電圧Voが所定値Vrを越え
ればスイッチング素子Q1をオフさせる制御回路2とを
備えている。スイッチング素子Q1は制御電源Eの正極
側にドレイン端子が接続されるとともに定電圧回路1の
増幅器OPの出力端にソース端子が接続されたN型MO
SFETから成る。また、制御回路3は、制御電源Eの
両極間に接続された第4及び第5の抵抗R4,R5の直
列回路と、これら第4及び第5の抵抗R4,R5で制御
電源Eを分圧して得られるしきい値電圧Vrを増幅器O
Pの出力電圧Voと比較し、比較結果に応じてスイッチ
ング素子Q1のゲート端子にオンオフ制御用の制御信号
を出力する比較回路3aとを具備する。
【0017】比較回路3aは、例えば図2に示すよう
に、プラス側の入力端が第4及び第5の抵抗R4,R5
の接続点に接続されるとともにマイナス側の入力端が増
幅器OPの出力端と接続され、且つ出力端がスイッチン
グ素子Q1のゲート端子に接続されたコンパレータCP
によって構成される。
【0018】次に本実施形態の起動回路2の動作を説明
する。
【0019】起動時に制御電源Eが投入されると第4及
び第5の抵抗R4,R5で分圧されたしきい値電圧Vr
が比較回路3a(コンパレータCP)に入力されるが、
定電圧回路1はまだ起動していないのでその出力電圧V
oは非常に低いかあるいは略ゼロである。ゆえに出力電
圧Voがしきい値電圧Vrを下回るために比較回路3a
(コンパレータCP)の出力がHレベルとなり、スイッ
チング素子Q1のゲート端子にHレベルの制御信号が入
力されてターンオンする。スイッチング素子Q1がオン
状態のときには制御電源Eからスイッチング素子Q1を
介して定電圧回路1の抵抗R1〜R3及び第1及び第2
のダイオードD1,D2に電力が供給され、抵抗R1を
介して第1のダイオードD1が順方向にバイアスされる
ために増幅器OPの出力電圧Voが上昇する。
【0020】このように定電圧回路1が起動すればその
出力電圧(増幅器OPの出力電圧)Voが上昇し、やが
て比較回路3a(コンパレータCP)のしきい値電圧V
rを越えると比較回路3a(コンパレータCP)の出力
がHレベルからLレベルに変化し、スイッチング素子Q
1のゲート端子にLレベルの制御信号が入力される。こ
れによりスイッチング素子Q1がターンオフし、制御電
源Eからスイッチング素子Q1を介して行われていた電
力供給が停止する。
【0021】すなわち、定電圧回路1が起動した後は制
御回路3によってスイッチング素子Q1を確実にオフ状
態にすることができるので、従来例のように定電圧回路
1の起動後に起動回路2からの電力供給が継続されるこ
とがなく、起動回路2の温度変動や電源電圧変動の影響
が定電圧回路1に及ぶことがないものである。
【0022】(実施形態2)本発明の実施形態2を図3
を参照して詳細に説明する。但し、本実施形態における
定電圧回路1の構成は従来例と共通であるので説明は省
略し、本発明に係る起動回路4についてのみ説明する。
【0023】本実施形態の起動回路4は、制御電源Eの
正極側にドレイン端子が接続されるとともに定電圧回路
1の増幅器OPの出力端にツェナーダイオードZDを介
してソース端子が接続され且つ制御電源Eの負極側に抵
抗R7を介してソース端子が接続されたN型MOSFE
Tから成るスイッチング素子Q1と、制御電源Eの両極
間に接続された第4〜第6の抵抗R4〜R6の直列回路
の第4及び第5の抵抗R4,R5の接続点とスイッチン
グ素子Q1のソース端子とが各々入力端に接続されると
ともにスイッチング素子Q1のゲート端子に出力端が接
続されたコンパレータCP、第5及び第6の抵抗R5,
R6の接続点にドレイン端子が接続されるとともに制御
電源Eの負極側にソース端子が接続されたN型MOSF
ETQ2、コンパレータCPの出力端とN型MOSFE
TQ2のゲート端子との間に抵抗R8を介して接続され
たインバータINVを具備した制御回路5とを備えてい
る。なお、ツェナーダイオードZDはカソード側がスイ
ッチング素子Q1のソース端子に接続され、アノード側
が増幅器OPの出力端(抵抗R1,R2の一端と増幅器
OPの出力端との接続点)に接続されている。
【0024】次に本実施形態の起動回路4の動作を説明
する。
【0025】起動時に制御電源Eが投入されると第4〜
第6の抵抗R4〜R6で分圧されたしきい値電圧Vr1が
コンパレータCPのプラス側の入力端に入力されるが、
定電圧回路1はまだ起動していないので、その出力電圧
Voは非常に低いかあるいは略ゼロである。ゆえに抵抗
R7の両端に生じる出力電圧Voの検出電圧がしきい値
電圧Vr1を下回るためにコンパレータCPの出力がHレ
ベルとなり、スイッチング素子Q1のゲート端子にHレ
ベルの制御信号が入力されてターンオンする。スイッチ
ング素子Q1がオン状態のときには制御電源Eからスイ
ッチング素子Q1を介してツェナーダイオードZDに逆
方向の電圧が印加され、抵抗R1と第1のダイオードD
1の直列回路及び抵抗R2,R3と第2のダイオードD
2の直列回路にそれぞれツェナーダイオードZDのツェ
ナー電圧が印加される。よって、ツェナー電圧により抵
抗R1を介して第1のダイオードD1が順方向にバイア
スされるために増幅器OPの出力電圧Voが上昇する。
【0026】ここでコンパレータCPの出力がHレベル
の場合にはN型MOSFETQ2のゲート端子にはイン
バータINVで反転されたLレベルの信号が抵抗R8を
介して入力されるため、N型MOSFETQ2はオフ状
態である。そのため、抵抗R6がN型MOSFETQ2
でバイパスされず、上述したようにコンパレータCPの
しきい値電圧Vr1は制御電源Eの電源電圧を第4〜第6
の抵抗R4〜R6で分圧した値となる。
【0027】このように定電圧回路1が起動すればその
出力電圧(増幅器OPの出力電圧)Voが上昇し、やが
てツェナーダイオードZDに印加される逆方向の電圧が
低下してツェナー電圧が定電圧回路1に印加されなくな
る。それと同時に抵抗R7の両端電圧(検出電圧)が上
昇してコンパレータCPのしきい値電圧Vr1を越えると
コンパレータCPの出力がHレベルからLレベルに変化
し、スイッチング素子Q1のゲート端子にLレベルの制
御信号が入力される。これによりスイッチング素子Q1
がターンオフし、制御電源Eからスイッチング素子Q1
を介して行われていた電力供給が停止する。
【0028】一方、コンパレータCPの出力がLレベル
になるとN型MOSFETQ2のゲート端子にはインバ
ータINVで反転されたHレベルの信号が入力され、N
型MOSFETQ2がターンオンする。その結果、抵抗
R6がN型MOSFETQ2によってバイパスされるの
で、コンパレータCPのプラス側の入力端には制御電源
Eを2つの抵抗R4,R5で分圧したしきい値電圧Vr2
(<Vr1)が入力されることになる。つまり、本実施形
態ではN型MOSFETQ2とインバータINVと抵抗
R8とでコンパレータCPのしきい値電圧にヒステリシ
スを持たせるヒステリシス回路を構成しているので、一
旦コンパレータCPの出力がHレベルからLレベルに変
化した後に制御電源Eの電源電圧変動やノイズ等によっ
て定電圧回路1の出力電圧Voに変動があってもコンパ
レータCPの出力が誤って変化してしまうことを防止で
きる。
【0029】而して、定電圧回路1が起動した後は制御
回路5によってスイッチング素子Q1を確実にオフ状態
にすることができるので、従来例のように定電圧回路1
の起動後に起動回路4からの電力供給が継続されること
がなく、起動回路4の温度変動や電源電圧変動の影響が
定電圧回路1に及ぶことがないものである。
【0030】(実施形態3)本発明の実施形態3を図4
を参照して詳細に説明する。但し、本実施形態における
定電圧回路1の構成は従来例と共通であるので説明は省
略し、本発明に係る起動回路6についてのみ説明する。
【0031】本実施形態の起動回路6は、制御電源Eの
正極側にソース端子が接続されるとともに定電圧回路1
の増幅器OPの出力端にドレイン端子が接続されたP型
MOSFETから成るスイッチング素子Q1’と、制御
電源Eの両極間に接続された第4及び第5の抵抗R4,
R5の接続点と増幅器OPの出力端とが各々入力端に接
続されるとともにスイッチング素子Q1’のゲート端子
にインバータINVを介して出力端が接続されたコンパ
レータCPを具備した制御回路7とを備えている。
【0032】次に本実施形態の起動回路6の動作を説明
する。
【0033】起動時に制御電源Eが投入されると第4及
び第5の抵抗R4,R5で分圧されたしきい値電圧Vr
がコンパレータCPに入力されるが、定電圧回路1はま
だ起動していないのでその出力電圧Voは非常に低いか
あるいは略ゼロである。ゆえに出力電圧Voがしきい値
電圧Vrを下回るためにコンパレータCPの出力がHレ
ベルとなり、スイッチング素子Q1’のゲート端子には
インバータINVで反転されたLレベルの制御信号が入
力されてスイッチング素子Q1’がターンオンする。ス
イッチング素子Q1’がオン状態のときには制御電源E
からスイッチング素子Q1’を介して定電圧回路1の抵
抗R1〜R3及び第1及び第2のダイオードD1,D2
に電力が供給され、抵抗R1を介して第1のダイオード
D1が順方向にバイアスされるために増幅器OPの出力
電圧Voが上昇する。
【0034】このように定電圧回路1が起動すればその
出力電圧(増幅器OPの出力電圧)Voが上昇し、やが
てコンパレータCPのしきい値電圧Vrを越えるとコン
パレータCPの出力がHレベルからLレベルに変化し、
スイッチング素子Q1’のゲート端子にはインバータI
NVで反転されたHレベルの制御信号が入力される。こ
れによりスイッチング素子Q1’がターンオフし、制御
電源Eからスイッチング素子Q1’を介して行われてい
た電力供給が停止する。
【0035】すなわち、定電圧回路1が起動した後は制
御回路7によってスイッチング素子Q1’を確実にオフ
状態にすることができるので、従来例のように定電圧回
路1の起動後に起動回路6からの電力供給が継続される
ことがなく、起動回路6の温度変動や電源電圧変動の影
響が定電圧回路1に及ぶことがないものである。なお、
実施形態1及び2ではスイッチング素子Q1をN型MO
SFETで構成しているため、定電圧回路1及び起動回
路2,4を集積化したICデバイスの設計を行う場合
に、制御電源Eの正極側(高電位側)からの電力供給と
なるのでトランジスタの基板バイアス効果を考慮したN
型MOSFETのデバイス設計が必要となる。それに対
して本実施形態では、電力供給用のスイッチング素子Q
1’をP型MOSFETにより構成しているので、定電
圧回路1及び起動回路6を集積化する場合にスイッチン
グ素子Q1’の基板バイアス効果を考慮する必要がな
く、ICデバイスの設計が容易になるという利点があ
る。
【0036】(実施形態4)本発明の実施形態4を図5
を参照して詳細に説明する。但し、本実施形態における
定電圧回路1の構成は従来例と共通であるので説明は省
略し、本発明に係る起動回路8についてのみ説明する。
【0037】本実施形態の起動回路8は、制御電源Eの
正極側にドレイン端子が接続されるとともに定電圧回路
1の増幅器OPの出力端にソース端子が接続されたN型
MOSFETから成るスイッチング素子Q1と、スイッ
チング素子Q1のソース端子と制御電源Eの負極との間
にカソードを負極側にして順方向に直列接続された第3
及び第4のダイオードD3,D4、第3のダイオードD
3のアノードとスイッチング素子Q1のソース端子との
間に接続された第4の抵抗R4、第3及び第4のダイオ
ードD3,D4の接続点にベースが接続されるとともに
スイッチング素子Q1のゲート端子にコレクタが接続さ
れ且つ制御電源Eの負極側にエミッタが接続されたNP
N型のバイポーラトランジスタQ3、このバイポーラト
ランジスタQ3のコレクタと制御電源Eの正極側の間に
接続される第5の抵抗R5を具備した制御回路9とを備
えている。
【0038】次に本実施形態の起動回路8の動作を説明
する。
【0039】起動時に制御電源Eが投入されても定電圧
回路1がまだ起動していないので、その出力電圧Voは
非常に低いかあるいは略ゼロであり、抵抗R4とダイオ
ードD3,D4の直列回路にもほとんど電圧が印加され
ず、バイポーラトランジスタQ3はオフのままである。
そのため、スイッチング素子Q1のゲート端子には抵抗
R5を介して制御電源Eから高電圧が印加されてターン
オンする。スイッチング素子Q1がオン状態のときには
制御電源Eからスイッチング素子Q1を介して定電圧回
路1の抵抗R1〜R3及び第1及び第2のダイオードD
1,D2に電力が供給され、抵抗R1を介して第1のダ
イオードD1が順方向にバイアスされるために増幅器O
Pの出力電圧Voが抵抗R4とダイオードD3,D4の
直列回路で決定される所定の電圧まで上昇する。
【0040】このように定電圧回路1が起動すればその
出力電圧(増幅器OPの出力電圧)Voが上昇し、やが
て抵抗R4とダイオードD3,D4の直列回路で決定さ
れる所定の電圧まで達するとダイオードD3,D4が導
通状態となり、バイポーラトランジスタQ3がオンとな
る。これによりスイッチング素子Q1のゲート端子には
高電圧が印加されなくなってターンオフし、制御電源E
からスイッチング素子Q1を介して行われていた電力供
給が停止する。
【0041】すなわち、定電圧回路1が起動した後は制
御回路9によってスイッチング素子Q1を確実にオフ状
態にすることができるので、従来例のように定電圧回路
1の起動後に起動回路8からの電力供給が継続されるこ
とがなく、起動回路8の温度変動や電源電圧変動の影響
が定電圧回路1に及ぶことがないものである。
【0042】(実施形態5)本発明の実施形態5を図6
を参照して詳細に説明する。但し、本実施形態における
定電圧回路1の構成は従来例と共通であるので説明は省
略し、本発明に係る起動回路10についてのみ説明す
る。
【0043】本実施形態の起動回路10は、制御電源E
の正極側にドレイン端子が接続されるとともに定電圧回
路1の増幅器OPの出力端にソース端子が接続されたN
型MOSFETから成るスイッチング素子Q1と、スイ
ッチング素子Q1のソース端子と制御電源Eの負極との
間に抵抗R4を介して接続されたコンデンサC、抵抗R
4とコンデンサCの接続点にベースが接続されるととも
にスイッチング素子Q1のソース端子にコレクタが接続
され且つ抵抗R6を介して制御電源Eの負極側にエミッ
タが接続されたNPN型のバイポーラトランジスタQ
3、このバイポーラトランジスタQ3のエミッタに抵抗
R7を介してベースが接続されるとともにスイッチング
素子Q1のゲート端子にコレクタが接続され且つエミッ
タが制御電源Eの負極側に接続されたNPN型のバイポ
ーラトランジスタQ2、このバイポーラトランジスタQ
2のコレクタと制御電源Eの正極側の間に接続される抵
抗R5を具備した制御回路11とを備えている。
【0044】次に本実施形態の起動回路10の動作を説
明する。
【0045】起動時に制御電源Eが投入されても定電圧
回路1がまだ起動していないので、その出力電圧Voは
非常に低いかあるいは略ゼロであり、バイポーラトラン
ジスタQ2,Q3がともにオフのままである。そのた
め、スイッチング素子Q1のゲート端子には抵抗R5を
介して制御電源Eから高電圧が印加されてターンオンす
る。スイッチング素子Q1がオン状態のときには制御電
源Eからスイッチング素子Q1を介して定電圧回路1の
抵抗R1〜R3及び第1及び第2のダイオードD1,D
2に電力が供給され、抵抗R1を介して第1のダイオー
ドD1が順方向にバイアスされるために増幅器OPの出
力電圧Voが抵抗R4,R6,R7とバイポーラトラン
ジスタQ2,Q3のベース−エミッタ間電圧で決定され
る所定の電圧まで上昇する。
【0046】一方、定電圧回路1の出力電圧Voが上記
所定電圧まで達するまでの期間内で、抵抗R4の両端に
生じる電圧降下によってバイポーラトランジスタQ3が
オンとなり、バイポーラトランジスタQ3を介してバイ
ポーラトランジスタQ2がバイアスされてオンとなる。
これによりスイッチング素子Q1のゲート端子には高電
圧が印加されなくなってターンオフし、制御電源Eから
スイッチング素子Q1を介して行われていた電力供給が
停止する。
【0047】すなわち、定電圧回路1が起動した後は制
御回路11によってスイッチング素子Q1を確実にオフ
状態にすることができるので、従来例のように定電圧回
路1の起動後に起動回路10からの電力供給が継続され
ることがなく、起動回路10の温度変動や電源電圧変動
の影響が定電圧回路1に及ぶことがないものである。
【0048】(実施形態6)本発明の実施形態6を図7
を参照して詳細に説明する。但し、本実施形態における
定電圧回路1の構成は従来例と共通であるので説明は省
略し、本発明に係る起動回路12についてのみ説明す
る。
【0049】本実施形態の起動回路12は、制御電源E
の正極側にソース端子が接続されるとともに定電圧回路
1の増幅器OPの出力端にドレイン端子が接続されたP
型MOSFETから成るスイッチング素子Q1’と、こ
のスイッチング素子Q1’のドレイン端子と制御電源E
の負極との間にカソードを負極側にして順方向に直列接
続されたダイオードD5,D6、ダイオードD5のアノ
ードとスイッチング素子Q1’のドレイン端子との間に
接続された抵抗R9、ダイオードD5と抵抗R9の接続
点にベースが接続されるとともに制御電源Eの正極側に
抵抗R10を介してコレクタが接続され且つカソードが
制御電源Eの負極側に接続されたダイオードD7のアノ
ードにエミッタが接続されたNPN型のバイポーラトラ
ンジスタQ3、このバイポーラトランジスタQ3のコレ
クタにベースが接続されるとともにスイッチング素子Q
1’のゲート端子にコレクタが接続され且つ制御電源E
の負極側にエミッタが接続されたNPN型のバイポーラ
トランジスタQ2、このバイポーラトランジスタQ2の
コレクタと制御電源Eの正極側の間に接続される抵抗R
5を具備した制御回路13とを備えている。
【0050】次に本実施形態の起動回路12の動作を説
明する。
【0051】起動時に制御電源Eが投入されると抵抗R
10を介してバイポーラトランジスタQ2がバイアスさ
れてオンとなるため、スイッチング素子Q1’がターン
オンする。なお、このときには定電圧回路1がまだ起動
されていないから出力電圧Voが低く、バイポーラトラ
ンジスタQ3がバイアスされずにオフのままとなり、バ
イポーラトランジスタQ2のオン状態が保持される。ス
イッチング素子Q1’がオン状態のときには制御電源E
からスイッチング素子Q1’を介して定電圧回路1の抵
抗R1〜R3及び第1及び第2のダイオードD1,D2
に電力が供給され、抵抗R1を介して第1のダイオード
D1が順方向にバイアスされるために増幅器OPの出力
電圧Voが抵抗R9とダイオードD5,D6で決定され
る所定の電圧まで上昇する。
【0052】一方、定電圧回路1の出力電圧Voが上記
所定電圧まで達するとダイオードD5,D6が導通状態
となり、バイポーラトランジスタQ3がバイアスされて
オンとなる。バイポーラトランジスタQ3がオンすれば
バイポーラトランジスタQ2がバイアスされなくなって
オフとなるため、スイッチング素子Q1’のゲート端子
が逆バイアスされてスイッチング素子Q1’がターンオ
フし、制御電源Eからスイッチング素子Q1’を介して
行われていた電力供給が停止する。
【0053】すなわち、定電圧回路1が起動した後は制
御回路13によってスイッチング素子Q1’を確実にオ
フ状態にすることができるので、従来例のように定電圧
回路1の起動後に起動回路13からの電力供給が継続さ
れることがなく、起動回路12の温度変動や電源電圧変
動の影響が定電圧回路1に及ぶことがないものである。
また、本実施形態も実施形態3と同様に電力供給用のス
イッチング素子Q1’をP型MOSFETにより構成し
ているので、定電圧回路1及び起動回路12を集積化す
る場合にスイッチング素子Q1’の基板バイアス効果を
考慮する必要がなく、ICデバイスの設計が容易になる
という利点がある。
【0054】
【発明の効果】請求項1の発明は、出力電圧から得られ
る基準電圧を所定の増幅度で増幅して所定の定電圧を出
力する定電圧回路に対して起動時に基準電圧を与えて定
電圧回路を起動する起動回路であって、起動時にオンと
なり基準電圧を発生させるための電力を定電圧回路に供
給するスイッチング素子と、定電圧回路の出力電圧を検
知して出力電圧が所定値を越えれば前記スイッチング素
子をオフさせる制御回路とを備えたので、定電圧回路の
出力電圧が所定値を越えれば制御回路によってスイッチ
ング素子が確実にオフされて起動回路から定電圧回路へ
の電力供給が停止するため、起動回路の温度変動、電源
電圧変動の影響が定電圧回路に及ぶことがない。
【0055】請求項2の発明は、前記定電圧回路が、制
御電源と、制御電源からの電力供給を受けて動作する増
幅器と、カソードが制御電源の負極側に接続されるとと
もにアノードが第1の抵抗を介して増幅器の出力端に接
続された第1のダイオードと、カソードが制御電源の負
極側に接続されるとともにアノードが第2及び第3の抵
抗の直列回路を介して増幅器の出力端に接続された第2
のダイオードとを具備し、第1の抵抗と第1のダイオー
ドのアノードとの接続点が増幅器の非反転入力端に接続
され、第2及び第3の抵抗の接続点が増幅器の反転入力
端に接続されて成り、前記起動回路が、制御電源の正極
側にドレイン端子が接続されるとともに増幅器の出力端
にソース端子が接続されたN型MOSFETから成る前
記スイッチング素子と、制御電源の両極間に接続された
第4及び第5の抵抗で制御電源を分圧して得られるしき
い値電圧を増幅器の出力電圧と比較し比較結果に応じて
スイッチング素子をオンオフ制御する制御回路とを備え
て成るので、請求項1の発明と同様の効果を奏すること
ができる。
【0056】請求項3の発明は、前記制御回路が、第4
及び第5の抵抗の接続点と増幅器の出力端とが各々入力
端に接続されるとともに前記スイッチング素子のゲート
端子に出力端が接続されたコンパレータを具備して成る
ので、請求項2と同様の効果を奏することができる。
【0057】請求項4の発明は、前記定電圧回路が、制
御電源と、制御電源からの電力供給を受けて動作する増
幅器と、カソードが制御電源の負極側に接続されるとと
もにアノードが第1の抵抗を介して増幅器の出力端に接
続された第1のダイオードと、カソードが制御電源の負
極側に接続されるとともにアノードが第2及び第3の抵
抗の直列回路を介して増幅器の出力端に接続された第2
のダイオードとを具備し、第1の抵抗と第1のダイオー
ドのアノードとの接続点が増幅器の非反転入力端に接続
され、第2及び第3の抵抗の接続点が増幅器の反転入力
端に接続されて成り、前記起動回路が、制御電源の正極
側にドレイン端子が接続されるとともに増幅器の出力端
にツェナーダイオードを介してソース端子が接続され且
つ制御電源の負極側に抵抗を介してソース端子が接続さ
れたN型MOSFETから成る前記スイッチング素子
と、制御電源の両極間に接続された第4〜第6の抵抗の
直列回路の第4及び第5の抵抗の接続点とスイッチング
素子のソース端子とが各々入力端に接続されるとともに
前記スイッチング素子のゲート端子に出力端が接続され
たコンパレータ、第5及び第6の抵抗の接続点にドレイ
ン端子が接続されるとともに制御電源の負極側にソース
端子が接続されたN型MOSFET、コンパレータの出
力端とN型MOSFETのゲート端子との間に抵抗を介
して接続されたインバータを具備した制御回路とから成
るので、請求項1の発明の効果に加えて、第5及び第6
の抵抗の接続点にドレイン端子が接続されるとともに制
御電源の負極側にソース端子が接続されたN型MOSF
ET、コンパレータの出力端とN型MOSFETのゲー
ト端子との間に抵抗を介して接続されたインバータによ
ってコンパレータのしきい値電圧にヒステリシスを与え
ることができ、ノイズなどによる制御回路の誤動作を防
止することができる。
【0058】請求項5の発明は、前記定電圧回路が、制
御電源と、制御電源からの電力供給を受けて動作する増
幅器と、カソードが制御電源の負極側に接続されるとと
もにアノードが第1の抵抗を介して増幅器の出力端に接
続された第1のダイオードと、カソードが制御電源の負
極側に接続されるとともにアノードが第2及び第3の抵
抗の直列回路を介して増幅器の出力端に接続された第2
のダイオードとを具備し、第1の抵抗と第1のダイオー
ドのアノードとの接続点が増幅器の非反転入力端に接続
され、第2及び第3の抵抗の接続点が増幅器の反転入力
端に接続されて成り、前記起動回路が、制御電源の正極
側にソース端子が接続されるとともに増幅器の出力端に
ドレイン端子が接続されたP型MOSFETから成る前
記スイッチング素子と、制御電源の両極間に接続された
第4及び第5の抵抗の接続点と増幅器の出力端とが各々
入力端に接続されるとともに前記スイッチング素子のゲ
ート端子にインバータを介して出力端が接続されたコン
パレータを具備した制御回路とから成るので、請求項1
の発明の効果に加えて、電力供給用のスイッチング素子
をP型のMOSFETで構成しているため、定電圧回路
及び起動回路を集積化する場合にスイッチング素子の基
板バイアス効果を考慮する必要がなく、集積回路の設計
が容易になる。
【0059】請求項6の発明は、前記定電圧回路が、制
御電源と、制御電源からの電力供給を受けて動作する増
幅器と、カソードが制御電源の負極側に接続されるとと
もにアノードが第1の抵抗を介して増幅器の出力端に接
続された第1のダイオードと、カソードが制御電源の負
極側に接続されるとともにアノードが第2及び第3の抵
抗の直列回路を介して増幅器の出力端に接続された第2
のダイオードとを具備し、第1の抵抗と第1のダイオー
ドのアノードとの接続点が増幅器の非反転入力端に接続
され、第2及び第3の抵抗の接続点が増幅器の反転入力
端に接続されて成り、前記起動回路が、制御電源の正極
側にドレイン端子が接続されるとともに増幅器の出力端
にソース端子が接続されたN型MOSFETから成る前
記スイッチング素子と、該スイッチング素子のソース端
子と制御電源の負極との間にカソードを負極側にして順
方向に直列接続された第3及び第4のダイオード、第3
のダイオードのアノードとスイッチング素子のソース端
子との間に接続された第4の抵抗、第3及び第4のダイ
オードの接続点にベースが接続されるとともにスイッチ
ング素子のゲート端子にコレクタが接続され且つ制御電
源の負極側にエミッタが接続されたNPN型のバイポー
ラトランジスタ、該バイポーラトランジスタのコレクタ
と制御電源の正極側の間に接続される第5の抵抗を具備
した制御回路とから成るので、請求項1の発明と同様の
効果を奏することができる。
【0060】請求項7の発明は、前記定電圧回路が、制
御電源と、制御電源からの電力供給を受けて動作する増
幅器と、カソードが制御電源の負極側に接続されるとと
もにアノードが第1の抵抗を介して増幅器の出力端に接
続された第1のダイオードと、カソードが制御電源の負
極側に接続されるとともにアノードが第2及び第3の抵
抗の直列回路を介して増幅器の出力端に接続された第2
のダイオードとを具備し、第1の抵抗と第1のダイオー
ドのアノードとの接続点が増幅器の非反転入力端に接続
され、第2及び第3の抵抗の接続点が増幅器の反転入力
端に接続されて成り、前記起動回路が、制御電源の正極
側にドレイン端子が接続されるとともに増幅器の出力端
にソース端子が接続されたN型MOSFETから成る前
記スイッチング素子と、該スイッチング素子のソース端
子と制御電源の負極との間に抵抗を介して接続されたコ
ンデンサ、抵抗とコンデンサの接続点にベースが接続さ
れるとともにスイッチング素子のソース端子にコレクタ
が接続され且つ第4の抵抗を介して制御電源の負極側に
エミッタが接続された第1のNPN型のバイポーラトラ
ンジスタ、該第1のバイポーラトランジスタのエミッタ
に第5の抵抗を介してベースが接続されるとともにスイ
ッチング素子のゲート端子にコレクタが接続され且つエ
ミッタが制御電源の負極側に接続された第2のNPN型
のバイポーラトランジスタ、該第2のバイポーラトラン
ジスタのコレクタと制御電源の正極側の間に接続される
第6の抵抗を具備した制御回路とから成るので、請求項
1の発明の効果と同様の効果を奏することができる。
【0061】請求項8の発明は、前記定電圧回路が、制
御電源と、制御電源からの電力供給を受けて動作する増
幅器と、カソードが制御電源の負極側に接続されるとと
もにアノードが第1の抵抗を介して増幅器の出力端に接
続された第1のダイオードと、カソードが制御電源の負
極側に接続されるとともにアノードが第2及び第3の抵
抗の直列回路を介して増幅器の出力端に接続された第2
のダイオードとを具備し、第1の抵抗と第1のダイオー
ドのアノードとの接続点が増幅器の非反転入力端に接続
され、第2及び第3の抵抗の接続点が増幅器の反転入力
端に接続されて成り、前記起動回路が、制御電源の正極
側にソース端子が接続されるとともに増幅器の出力端に
ドレイン端子が接続されたP型MOSFETから成る前
記スイッチング素子と、該スイッチング素子のドレイン
端子と制御電源の負極との間にカソードを負極側にして
順方向に直列接続された第3及び第4のダイオード、第
3のダイオードのアノードとスイッチング素子のドレイ
ン端子との間に接続された第4の抵抗、第3のダイオー
ドと第4の抵抗の接続点にベースが接続されるとともに
制御電源の正極側に抵抗を介してコレクタが接続され且
つカソードが制御電源の負極側に接続された第5のダイ
オードのアノードにエミッタが接続された第1のNPN
型のバイポーラトランジスタ、第1のバイポーラトラン
ジスタのコレクタにベースが接続されるとともにスイッ
チング素子のゲート端子にコレクタが接続され且つ制御
電源の負極側にエミッタが接続された第2のNPN型の
バイポーラトランジスタ、第2のバイポーラトランジス
タのコレクタと制御電源の正極側の間に接続される第5
の抵抗を具備した制御回路とから成るので、請求項1の
発明の効果に加えて、電力供給用のスイッチング素子を
P型のMOSFETで構成しているため、定電圧回路及
び起動回路を集積化する場合にスイッチング素子の基板
バイアス効果を考慮する必要がなく、集積回路の設計が
容易になる。
【図面の簡単な説明】
【図1】実施形態1を示す回路図である。
【図2】同上の具体回路図である。
【図3】実施形態2を示す回路図である。
【図4】実施形態3を示す回路図である。
【図5】実施形態4を示す回路図である。
【図6】実施形態5を示す回路図である。
【図7】実施形態6を示す回路図である。
【図8】従来例を示す回路図である。
【符号の説明】
1 定電圧回路 2 起動回路 3 制御回路 3a 比較回路 Q1 スイッチング素子 E 制御電源

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 出力電圧から得られる基準電圧を所定の
    増幅度で増幅して所定の定電圧を出力する定電圧回路に
    対して起動時に基準電圧を与えて定電圧回路を起動する
    起動回路であって、起動時にオンとなり基準電圧を発生
    させるための電力を定電圧回路に供給するスイッチング
    素子と、定電圧回路の出力電圧を検知して出力電圧が所
    定値を越えれば前記スイッチング素子をオフさせる制御
    回路とを備えたことを特徴とする起動回路。
  2. 【請求項2】 前記定電圧回路は、制御電源と、制御電
    源からの電力供給を受けて動作する増幅器と、カソード
    が制御電源の負極側に接続されるとともにアノードが第
    1の抵抗を介して増幅器の出力端に接続された第1のダ
    イオードと、カソードが制御電源の負極側に接続される
    とともにアノードが第2及び第3の抵抗の直列回路を介
    して増幅器の出力端に接続された第2のダイオードとを
    具備し、第1の抵抗と第1のダイオードのアノードとの
    接続点が増幅器の非反転入力端に接続され、第2及び第
    3の抵抗の接続点が増幅器の反転入力端に接続されて成
    り、前記起動回路は、制御電源の正極側にドレイン端子
    が接続されるとともに増幅器の出力端にソース端子が接
    続されたN型MOSFETから成る前記スイッチング素
    子と、制御電源の両極間に接続された第4及び第5の抵
    抗で制御電源を分圧して得られるしきい値電圧を増幅器
    の出力電圧と比較し比較結果に応じてスイッチング素子
    をオンオフ制御する制御回路とを備えて成ることを特徴
    とする請求項1記載の起動回路。
  3. 【請求項3】 前記制御回路は、第4及び第5の抵抗の
    接続点と増幅器の出力端とが各々入力端に接続されると
    ともに前記スイッチング素子のゲート端子に出力端が接
    続されたコンパレータを具備して成ることを特徴とする
    請求項2記載の起動回路。
  4. 【請求項4】 前記定電圧回路は、制御電源と、制御電
    源からの電力供給を受けて動作する増幅器と、カソード
    が制御電源の負極側に接続されるとともにアノードが第
    1の抵抗を介して増幅器の出力端に接続された第1のダ
    イオードと、カソードが制御電源の負極側に接続される
    とともにアノードが第2及び第3の抵抗の直列回路を介
    して増幅器の出力端に接続された第2のダイオードとを
    具備し、第1の抵抗と第1のダイオードのアノードとの
    接続点が増幅器の非反転入力端に接続され、第2及び第
    3の抵抗の接続点が増幅器の反転入力端に接続されて成
    り、前記起動回路は、制御電源の正極側にドレイン端子
    が接続されるとともに増幅器の出力端にツェナーダイオ
    ードを介してソース端子が接続され且つ制御電源の負極
    側に抵抗を介してソース端子が接続されたN型MOSF
    ETから成る前記スイッチング素子と、制御電源の両極
    間に接続された第4〜第6の抵抗の直列回路の第4及び
    第5の抵抗の接続点とスイッチング素子のソース端子と
    が各々入力端に接続されるとともに前記スイッチング素
    子のゲート端子に出力端が接続されたコンパレータ、第
    5及び第6の抵抗の接続点にドレイン端子が接続される
    とともに制御電源の負極側にソース端子が接続されたN
    型MOSFET、コンパレータの出力端とN型MOSF
    ETのゲート端子との間に抵抗を介して接続されたイン
    バータを具備した制御回路とから成ることを特徴とする
    請求項1記載の起動回路。
  5. 【請求項5】 前記定電圧回路は、制御電源と、制御電
    源からの電力供給を受けて動作する増幅器と、カソード
    が制御電源の負極側に接続されるとともにアノードが第
    1の抵抗を介して増幅器の出力端に接続された第1のダ
    イオードと、カソードが制御電源の負極側に接続される
    とともにアノードが第2及び第3の抵抗の直列回路を介
    して増幅器の出力端に接続された第2のダイオードとを
    具備し、第1の抵抗と第1のダイオードのアノードとの
    接続点が増幅器の非反転入力端に接続され、第2及び第
    3の抵抗の接続点が増幅器の反転入力端に接続されて成
    り、前記起動回路は、制御電源の正極側にソース端子が
    接続されるとともに増幅器の出力端にドレイン端子が接
    続されたP型MOSFETから成る前記スイッチング素
    子と、制御電源の両極間に接続された第4及び第5の抵
    抗の接続点と増幅器の出力端とが各々入力端に接続され
    るとともに前記スイッチング素子のゲート端子にインバ
    ータを介して出力端が接続されたコンパレータを具備し
    た制御回路とから成ることを特徴とする請求項1記載の
    起動回路。
  6. 【請求項6】 前記定電圧回路は、制御電源と、制御電
    源からの電力供給を受けて動作する増幅器と、カソード
    が制御電源の負極側に接続されるとともにアノードが第
    1の抵抗を介して増幅器の出力端に接続された第1のダ
    イオードと、カソードが制御電源の負極側に接続される
    とともにアノードが第2及び第3の抵抗の直列回路を介
    して増幅器の出力端に接続された第2のダイオードとを
    具備し、第1の抵抗と第1のダイオードのアノードとの
    接続点が増幅器の非反転入力端に接続され、第2及び第
    3の抵抗の接続点が増幅器の反転入力端に接続されて成
    り、前記起動回路は、制御電源の正極側にドレイン端子
    が接続されるとともに増幅器の出力端にソース端子が接
    続されたN型MOSFETから成る前記スイッチング素
    子と、該スイッチング素子のソース端子と制御電源の負
    極との間にカソードを負極側にして順方向に直列接続さ
    れた第3及び第4のダイオード、第3のダイオードのア
    ノードとスイッチング素子のソース端子との間に接続さ
    れた第4の抵抗、第3及び第4のダイオードの接続点に
    ベースが接続されるとともにスイッチング素子のゲート
    端子にコレクタが接続され且つ制御電源の負極側にエミ
    ッタが接続されたNPN型のバイポーラトランジスタ、
    該バイポーラトランジスタのコレクタと制御電源の正極
    側の間に接続される第5の抵抗を具備した制御回路とか
    ら成ることを特徴とする請求項1記載の起動回路。
  7. 【請求項7】 前記定電圧回路は、制御電源と、制御電
    源からの電力供給を受けて動作する増幅器と、カソード
    が制御電源の負極側に接続されるとともにアノードが第
    1の抵抗を介して増幅器の出力端に接続された第1のダ
    イオードと、カソードが制御電源の負極側に接続される
    とともにアノードが第2及び第3の抵抗の直列回路を介
    して増幅器の出力端に接続された第2のダイオードとを
    具備し、第1の抵抗と第1のダイオードのアノードとの
    接続点が増幅器の非反転入力端に接続され、第2及び第
    3の抵抗の接続点が増幅器の反転入力端に接続されて成
    り、前記起動回路は、制御電源の正極側にドレイン端子
    が接続されるとともに増幅器の出力端にソース端子が接
    続されたN型MOSFETから成る前記スイッチング素
    子と、該スイッチング素子のソース端子と制御電源の負
    極との間に抵抗を介して接続されたコンデンサ、抵抗と
    コンデンサの接続点にベースが接続されるとともにスイ
    ッチング素子のソース端子にコレクタが接続され且つ第
    4の抵抗を介して制御電源の負極側にエミッタが接続さ
    れた第1のNPN型のバイポーラトランジスタ、該第1
    のバイポーラトランジスタのエミッタに第5の抵抗を介
    してベースが接続されるとともにスイッチング素子のゲ
    ート端子にコレクタが接続され且つエミッタが制御電源
    の負極側に接続された第2のNPN型のバイポーラトラ
    ンジスタ、該第2のバイポーラトランジスタのコレクタ
    と制御電源の正極側の間に接続される第6の抵抗を具備
    した制御回路とから成ることを特徴とする請求項1記載
    の起動回路。
  8. 【請求項8】 前記定電圧回路は、制御電源と、制御電
    源からの電力供給を受けて動作する増幅器と、カソード
    が制御電源の負極側に接続されるとともにアノードが第
    1の抵抗を介して増幅器の出力端に接続された第1のダ
    イオードと、カソードが制御電源の負極側に接続される
    とともにアノードが第2及び第3の抵抗の直列回路を介
    して増幅器の出力端に接続された第2のダイオードとを
    具備し、第1の抵抗と第1のダイオードのアノードとの
    接続点が増幅器の非反転入力端に接続され、第2及び第
    3の抵抗の接続点が増幅器の反転入力端に接続されて成
    り、前記起動回路は、制御電源の正極側にソース端子が
    接続されるとともに増幅器の出力端にドレイン端子が接
    続されたP型MOSFETから成る前記スイッチング素
    子と、該スイッチング素子のドレイン端子と制御電源の
    負極との間にカソードを負極側にして順方向に直列接続
    された第3及び第4のダイオード、第3のダイオードの
    アノードとスイッチング素子のドレイン端子との間に接
    続された第4の抵抗、第3のダイオードと第4の抵抗の
    接続点にベースが接続されるとともに制御電源の正極側
    に抵抗を介してコレクタが接続され且つカソードが制御
    電源の負極側に接続された第5のダイオードのアノード
    にエミッタが接続された第1のNPN型のバイポーラト
    ランジスタ、第1のバイポーラトランジスタのコレクタ
    にベースが接続されるとともにスイッチング素子のゲー
    ト端子にコレクタが接続され且つ制御電源の負極側にエ
    ミッタが接続された第2のNPN型のバイポーラトラン
    ジスタ、第2のバイポーラトランジスタのコレクタと制
    御電源の正極側の間に接続される第5の抵抗を具備した
    制御回路とから成ることを特徴とする請求項1記載の起
    動回路。
JP18737998A 1998-06-25 1998-07-02 起動回路 Expired - Fee Related JP3589032B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18737998A JP3589032B2 (ja) 1998-06-25 1998-07-02 起動回路

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP21843698 1998-06-25
JP10-218436 1998-06-25
JP18737998A JP3589032B2 (ja) 1998-06-25 1998-07-02 起動回路

Publications (2)

Publication Number Publication Date
JP2000081919A true JP2000081919A (ja) 2000-03-21
JP3589032B2 JP3589032B2 (ja) 2004-11-17

Family

ID=26504321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18737998A Expired - Fee Related JP3589032B2 (ja) 1998-06-25 1998-07-02 起動回路

Country Status (1)

Country Link
JP (1) JP3589032B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006197426A (ja) * 2005-01-17 2006-07-27 Sony Corp 固体撮像装置および半導体装置
JP2010506282A (ja) * 2006-10-04 2010-02-25 アイティーアイ スコットランド リミテッド バンドギャップ回路用スタートアップ回路
CN111373644A (zh) * 2017-12-25 2020-07-03 德州仪器公司 处理由负偏压温度不稳定性引起的电压漂移的电压监控电路
CN112187228A (zh) * 2020-09-30 2021-01-05 贵州天义电器有限责任公司 一种接触器线圈恒流脉宽调制电路
CN115412034A (zh) * 2021-05-26 2022-11-29 杭州地芯科技有限公司 一种启动电路装置、滤波器以及接收机

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006197426A (ja) * 2005-01-17 2006-07-27 Sony Corp 固体撮像装置および半導体装置
JP2010506282A (ja) * 2006-10-04 2010-02-25 アイティーアイ スコットランド リミテッド バンドギャップ回路用スタートアップ回路
CN111373644A (zh) * 2017-12-25 2020-07-03 德州仪器公司 处理由负偏压温度不稳定性引起的电压漂移的电压监控电路
CN112187228A (zh) * 2020-09-30 2021-01-05 贵州天义电器有限责任公司 一种接触器线圈恒流脉宽调制电路
CN115412034A (zh) * 2021-05-26 2022-11-29 杭州地芯科技有限公司 一种启动电路装置、滤波器以及接收机
CN115412034B (zh) * 2021-05-26 2023-04-11 杭州地芯科技有限公司 一种启动电路装置、滤波器以及接收机

Also Published As

Publication number Publication date
JP3589032B2 (ja) 2004-11-17

Similar Documents

Publication Publication Date Title
JP3637848B2 (ja) 負荷駆動回路
JPH0698529A (ja) Mos半ブリッジの駆動回路
JP2006027364A (ja) 車両用電源装置
JP2000081919A (ja) 起動回路
KR100812876B1 (ko) 전원 회로 및 반도체 장치
US5945877A (en) Power amplifier with bootstrap voltage clamp
US6876180B2 (en) Power supply circuit having a start up circuit
JP3179444B2 (ja) 電源監視回路
KR19990072223A (ko) 강하하는 전원에서 적절한 리셋을 보장하는리셋 회로
JPH06197445A (ja) トランジスタ保護回路
JP3711893B2 (ja) 電源回路装置
US7859306B2 (en) Load driving circuit
JP2661546B2 (ja) 定電圧電源回路
JPH07202667A (ja) 半導体装置
JP2005203848A (ja) 出力回路およびオペアンプ
JP3003455B2 (ja) 過熱検出回路
JPH0650014Y2 (ja) 直列制御形電圧安定化器
JP2002123325A (ja) 基準電圧発生装置
JP2001094203A (ja) レーザ駆動装置
JPH0513046Y2 (ja)
JP3239088B2 (ja) 増幅回路
JPS5951011B2 (ja) 安定化電源回路
KR900006777Y1 (ko) 바이어스전류 공급 안정화회로
JP2023176355A (ja) チャージポンプの電圧検出回路及びゲート駆動回路
KR0132407Y1 (ko) 전원전압 감소 검출회로

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040727

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040809

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070827

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100827

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110827

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120827

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees