JP2000081919A - 起動回路 - Google Patents
起動回路Info
- Publication number
- JP2000081919A JP2000081919A JP10187379A JP18737998A JP2000081919A JP 2000081919 A JP2000081919 A JP 2000081919A JP 10187379 A JP10187379 A JP 10187379A JP 18737998 A JP18737998 A JP 18737998A JP 2000081919 A JP2000081919 A JP 2000081919A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- control power
- amplifier
- terminal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】
【課題】定電圧回路に温度変動、電源電圧変動の影響を
及ぼさない起動回路を提供する。 【解決手段】起動回路２は、起動時にオンとなり基準電
圧を発生させるための電力を定電圧回路１に供給するス
イッチング素子Ｑ１と、スイッチング素子Ｑ１をオンオ
フ制御する制御回路２とを備える。制御回路２には定電
圧回路１の出力電圧Ｖｏをしきい値電圧Ｖｒと比較する
比較回路３ａを具備する。定電圧回路１が起動すればそ
の出力電圧Ｖｏが上昇し、やがて比較回路３ａのしきい
値電圧Ｖｒを越えると比較回路３ａの出力がＨレベルか
らＬレベルに変化し、スイッチング素子Ｑ１がターンオ
フし、制御電源Ｅからスイッチング素子Ｑ１を介して行
われていた電力供給が停止する。ゆえに起動回路２の温
度変動や電源電圧変動の影響が定電圧回路１に及ぶこと
がない。
及ぼさない起動回路を提供する。 【解決手段】起動回路２は、起動時にオンとなり基準電
圧を発生させるための電力を定電圧回路１に供給するス
イッチング素子Ｑ１と、スイッチング素子Ｑ１をオンオ
フ制御する制御回路２とを備える。制御回路２には定電
圧回路１の出力電圧Ｖｏをしきい値電圧Ｖｒと比較する
比較回路３ａを具備する。定電圧回路１が起動すればそ
の出力電圧Ｖｏが上昇し、やがて比較回路３ａのしきい
値電圧Ｖｒを越えると比較回路３ａの出力がＨレベルか
らＬレベルに変化し、スイッチング素子Ｑ１がターンオ
フし、制御電源Ｅからスイッチング素子Ｑ１を介して行
われていた電力供給が停止する。ゆえに起動回路２の温
度変動や電源電圧変動の影響が定電圧回路１に及ぶこと
がない。
Description
【０００１】
【発明の属する技術分野】本発明は、定電圧回路を起動
する起動回路に関するものである。
する起動回路に関するものである。
【０００２】
【従来の技術】従来、出力電圧から得られる基準電圧を
所定の増幅度で増幅して所定の定電圧を出力する定電圧
回路として図８に示すような構成のものがある。この定
電圧回路１は、制御電源（直流電源）Ｅと、制御電源Ｅ
からの電力供給を受けて動作する増幅器（オペアンプ）
ＯＰと、カソードが制御電源Ｅの負極側に接続されると
ともにアノードが第１の抵抗Ｒ１を介して増幅器ＯＰの
出力端に接続された第１のダイオードＤ１と、カソード
が制御電源Ｅの負極側に接続されるとともにアノードが
第２及び第３の抵抗Ｒ２，Ｒ３の直列回路を介して増幅
器ＯＰの出力端に接続された第２のダイオードＤ２とを
具備し、第１の抵抗Ｒ１と第１のダイオードＤ１のアノ
ードとの接続点が増幅器ＯＰの非反転入力端に接続さ
れ、第２及び第３の抵抗Ｒ２，Ｒ３の接続点が増幅器Ｏ
Ｐの反転入力端に接続されて成る、いわゆるバンドギャ
ップ定電圧回路である。すなわち、定常状態において
は、増幅器ＯＰの出力電圧Ｖｏにより抵抗Ｒ１を介して
順方向バイアスされた第１のダイオードＤ１のバンドギ
ャップ電圧を基準電圧として増幅器ＯＰの非反転入力端
に入力し、この基準電圧を、増幅器ＯＰにて第２及び第
３の抵抗Ｒ２，Ｒ３並びに第２のダイオードＤ２で決ま
る所定の増幅度で増幅することで所定の定電圧Ｖｏを出
力するものであり、温度変動や制御電源Ｅの電源電圧変
動に依存しない出力電圧Ｖｏが得られるという特徴を有
するものである。
所定の増幅度で増幅して所定の定電圧を出力する定電圧
回路として図８に示すような構成のものがある。この定
電圧回路１は、制御電源（直流電源）Ｅと、制御電源Ｅ
からの電力供給を受けて動作する増幅器（オペアンプ）
ＯＰと、カソードが制御電源Ｅの負極側に接続されると
ともにアノードが第１の抵抗Ｒ１を介して増幅器ＯＰの
出力端に接続された第１のダイオードＤ１と、カソード
が制御電源Ｅの負極側に接続されるとともにアノードが
第２及び第３の抵抗Ｒ２，Ｒ３の直列回路を介して増幅
器ＯＰの出力端に接続された第２のダイオードＤ２とを
具備し、第１の抵抗Ｒ１と第１のダイオードＤ１のアノ
ードとの接続点が増幅器ＯＰの非反転入力端に接続さ
れ、第２及び第３の抵抗Ｒ２，Ｒ３の接続点が増幅器Ｏ
Ｐの反転入力端に接続されて成る、いわゆるバンドギャ
ップ定電圧回路である。すなわち、定常状態において
は、増幅器ＯＰの出力電圧Ｖｏにより抵抗Ｒ１を介して
順方向バイアスされた第１のダイオードＤ１のバンドギ
ャップ電圧を基準電圧として増幅器ＯＰの非反転入力端
に入力し、この基準電圧を、増幅器ＯＰにて第２及び第
３の抵抗Ｒ２，Ｒ３並びに第２のダイオードＤ２で決ま
る所定の増幅度で増幅することで所定の定電圧Ｖｏを出
力するものであり、温度変動や制御電源Ｅの電源電圧変
動に依存しない出力電圧Ｖｏが得られるという特徴を有
するものである。
【０００３】ところで、このような定電圧回路１におい
ては、起動時（制御電源Ｅが投入された時）には増幅器
ＯＰの出力電圧Ｖｏが略ゼロであるために第１のダイオ
ードＤ１が順方向にバイアスされない。したがって、起
動時に第１のダイオードＤ１を順方向にバイアスするた
めに定電圧回路１に電力を供給する起動回路２０が必要
となる。このような起動回路２０として、図８に示すよ
うに制御電源Ｅの正極側にドレイン端子が接続されると
ともに抵抗Ｒ１と第１のダイオードＤ１のアノードとの
接続点にソース端子が接続されたスイッチング素子（Ｎ
型ＭＯＳＦＥＴ）Ｑ１と、制御電源Ｅの両極間に接続さ
れたＰ型のＭＯＳＦＥＴＱ６及びＮ型のＭＯＳＦＥＴＱ
７の直列回路とを備え、Ｐ型のＭＯＳＦＥＴＱ６のゲー
ト端子が制御電源Ｅの負極側に接続されるとともにＮ型
のＭＯＳＦＥＴＱ７のゲート端子が２つのＭＯＳＦＥＴ
Ｑ６，Ｑ７の接続点及びスイッチング素子Ｑ１のゲート
端子に接続されて構成されるものがある。
ては、起動時（制御電源Ｅが投入された時）には増幅器
ＯＰの出力電圧Ｖｏが略ゼロであるために第１のダイオ
ードＤ１が順方向にバイアスされない。したがって、起
動時に第１のダイオードＤ１を順方向にバイアスするた
めに定電圧回路１に電力を供給する起動回路２０が必要
となる。このような起動回路２０として、図８に示すよ
うに制御電源Ｅの正極側にドレイン端子が接続されると
ともに抵抗Ｒ１と第１のダイオードＤ１のアノードとの
接続点にソース端子が接続されたスイッチング素子（Ｎ
型ＭＯＳＦＥＴ）Ｑ１と、制御電源Ｅの両極間に接続さ
れたＰ型のＭＯＳＦＥＴＱ６及びＮ型のＭＯＳＦＥＴＱ
７の直列回路とを備え、Ｐ型のＭＯＳＦＥＴＱ６のゲー
ト端子が制御電源Ｅの負極側に接続されるとともにＮ型
のＭＯＳＦＥＴＱ７のゲート端子が２つのＭＯＳＦＥＴ
Ｑ６，Ｑ７の接続点及びスイッチング素子Ｑ１のゲート
端子に接続されて構成されるものがある。
【０００４】すなわち、制御電源Ｅが投入されると２種
類のＭＯＳＦＥＴＱ６，Ｑ７の直列回路から供給される
ゲート電圧Ｖｇがスイッチング素子Ｑ１のゲート端子に
印加されてスイッチング素子Ｑ１がターンオンするた
め、スイッチング素子Ｑ１を介して制御電源Ｅから電圧
（起動電圧）Ｖｄが定電圧回路１に与えられる。その結
果、第１のダイオードＤ１が順方向にバイアスされて増
幅器ＯＰの出力電圧Ｖｏが所定値まで上昇する（定電圧
回路１が起動する）。一方、起動電圧Ｖｄが所定値まで
達するとスイッチング素子Ｑ１のゲート−ソース間電圧
Ｖgsが低下してスイッチング素子Ｑ１のしきい値電圧を
下回るとスイッチング素子Ｑ１がターンオフし、起動回
路２０からの電力供給が停止する。つまり、この起動回
路２０におけるスイッチング素子Ｑ１のオンオフはスイ
ッチング素子Ｑ１のゲート−ソース間電圧Ｖgsによって
制御されるのである。
類のＭＯＳＦＥＴＱ６，Ｑ７の直列回路から供給される
ゲート電圧Ｖｇがスイッチング素子Ｑ１のゲート端子に
印加されてスイッチング素子Ｑ１がターンオンするた
め、スイッチング素子Ｑ１を介して制御電源Ｅから電圧
（起動電圧）Ｖｄが定電圧回路１に与えられる。その結
果、第１のダイオードＤ１が順方向にバイアスされて増
幅器ＯＰの出力電圧Ｖｏが所定値まで上昇する（定電圧
回路１が起動する）。一方、起動電圧Ｖｄが所定値まで
達するとスイッチング素子Ｑ１のゲート−ソース間電圧
Ｖgsが低下してスイッチング素子Ｑ１のしきい値電圧を
下回るとスイッチング素子Ｑ１がターンオフし、起動回
路２０からの電力供給が停止する。つまり、この起動回
路２０におけるスイッチング素子Ｑ１のオンオフはスイ
ッチング素子Ｑ１のゲート−ソース間電圧Ｖgsによって
制御されるのである。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の起動回路２０では、温度の変動によりスイッチング
素子Ｑ１のしきい値電圧が変動し、且つ、Ｐ型のＭＯＳ
ＦＥＴＱ６とＮ型のＭＯＳＦＥＴＱ７の直列回路からス
イッチング素子Ｑ１のゲート端子に与えられるゲート電
圧Ｖｇも変動するため、スイッチング素子Ｑ１のゲート
−ソース間電圧Ｖgsも変動してスイッチング素子Ｑ１の
オンオフ制御が不完全になる。このため、定電圧回路１
に出力される起動回路２０の出力電圧（起動電圧）Ｖｄ
が所定の電位に達してもスイッチング素子Ｑ１がターン
オフせず、起動回路２０から定電圧回路１に電力を供給
し続けることになる。バンドギャップ定電圧回路１は上
述のように温度変動、電源電圧変動に依存しないのが特
徴の回路であるにもかかわらず、起動回路２０により定
電圧回路１に電力が供給し続けられるため、温度変動、
電源電圧変動に大きく影響され、定電圧回路１の出力電
圧Ｖｏが変動してしまい、定電圧回路１からの電圧供給
を受ける周辺回路に誤動作が生じるという問題があっ
た。
来の起動回路２０では、温度の変動によりスイッチング
素子Ｑ１のしきい値電圧が変動し、且つ、Ｐ型のＭＯＳ
ＦＥＴＱ６とＮ型のＭＯＳＦＥＴＱ７の直列回路からス
イッチング素子Ｑ１のゲート端子に与えられるゲート電
圧Ｖｇも変動するため、スイッチング素子Ｑ１のゲート
−ソース間電圧Ｖgsも変動してスイッチング素子Ｑ１の
オンオフ制御が不完全になる。このため、定電圧回路１
に出力される起動回路２０の出力電圧（起動電圧）Ｖｄ
が所定の電位に達してもスイッチング素子Ｑ１がターン
オフせず、起動回路２０から定電圧回路１に電力を供給
し続けることになる。バンドギャップ定電圧回路１は上
述のように温度変動、電源電圧変動に依存しないのが特
徴の回路であるにもかかわらず、起動回路２０により定
電圧回路１に電力が供給し続けられるため、温度変動、
電源電圧変動に大きく影響され、定電圧回路１の出力電
圧Ｖｏが変動してしまい、定電圧回路１からの電圧供給
を受ける周辺回路に誤動作が生じるという問題があっ
た。
【０００６】本発明は上記問題に鑑みて為されたもので
あり、その目的とするところは、定電圧回路に温度変
動、電源電圧変動の影響を及ぼさない起動回路を提供す
ることにある。
あり、その目的とするところは、定電圧回路に温度変
動、電源電圧変動の影響を及ぼさない起動回路を提供す
ることにある。
【０００７】
【課題を解決するための手段】請求項１の発明は、上記
目的を達成するために、出力電圧から得られる基準電圧
を所定の増幅度で増幅して所定の定電圧を出力する定電
圧回路に対して起動時に基準電圧を与えて定電圧回路を
起動する起動回路であって、起動時にオンとなり基準電
圧を発生させるための電力を定電圧回路に供給するスイ
ッチング素子と、定電圧回路の出力電圧を検知して出力
電圧が所定値を越えれば前記スイッチング素子をオフさ
せる制御回路とを備えたことを特徴とし、定電圧回路の
出力電圧が所定値を越えれば制御回路によってスイッチ
ング素子が確実にオフされて起動回路から定電圧回路へ
の電力供給が停止するため、起動回路の温度変動、電源
電圧変動の影響が定電圧回路に及ぶことがない。
目的を達成するために、出力電圧から得られる基準電圧
を所定の増幅度で増幅して所定の定電圧を出力する定電
圧回路に対して起動時に基準電圧を与えて定電圧回路を
起動する起動回路であって、起動時にオンとなり基準電
圧を発生させるための電力を定電圧回路に供給するスイ
ッチング素子と、定電圧回路の出力電圧を検知して出力
電圧が所定値を越えれば前記スイッチング素子をオフさ
せる制御回路とを備えたことを特徴とし、定電圧回路の
出力電圧が所定値を越えれば制御回路によってスイッチ
ング素子が確実にオフされて起動回路から定電圧回路へ
の電力供給が停止するため、起動回路の温度変動、電源
電圧変動の影響が定電圧回路に及ぶことがない。
【０００８】請求項２の発明は、請求項１の発明におい
て、前記定電圧回路が、制御電源と、制御電源からの電
力供給を受けて動作する増幅器と、カソードが制御電源
の負極側に接続されるとともにアノードが第１の抵抗を
介して増幅器の出力端に接続された第１のダイオード
と、カソードが制御電源の負極側に接続されるとともに
アノードが第２及び第３の抵抗の直列回路を介して増幅
器の出力端に接続された第２のダイオードとを具備し、
第１の抵抗と第１のダイオードのアノードとの接続点が
増幅器の非反転入力端に接続され、第２及び第３の抵抗
の接続点が増幅器の反転入力端に接続されて成り、前記
起動回路が、制御電源の正極側にドレイン端子が接続さ
れるとともに増幅器の出力端にソース端子が接続された
Ｎ型ＭＯＳＦＥＴから成る前記スイッチング素子と、制
御電源の両極間に接続された第４及び第５の抵抗で制御
電源を分圧して得られるしきい値電圧を増幅器の出力電
圧と比較し比較結果に応じてスイッチング素子をオンオ
フ制御する制御回路とを備えて成ることを特徴とし、請
求項１の発明の望ましい実施形態である。
て、前記定電圧回路が、制御電源と、制御電源からの電
力供給を受けて動作する増幅器と、カソードが制御電源
の負極側に接続されるとともにアノードが第１の抵抗を
介して増幅器の出力端に接続された第１のダイオード
と、カソードが制御電源の負極側に接続されるとともに
アノードが第２及び第３の抵抗の直列回路を介して増幅
器の出力端に接続された第２のダイオードとを具備し、
第１の抵抗と第１のダイオードのアノードとの接続点が
増幅器の非反転入力端に接続され、第２及び第３の抵抗
の接続点が増幅器の反転入力端に接続されて成り、前記
起動回路が、制御電源の正極側にドレイン端子が接続さ
れるとともに増幅器の出力端にソース端子が接続された
Ｎ型ＭＯＳＦＥＴから成る前記スイッチング素子と、制
御電源の両極間に接続された第４及び第５の抵抗で制御
電源を分圧して得られるしきい値電圧を増幅器の出力電
圧と比較し比較結果に応じてスイッチング素子をオンオ
フ制御する制御回路とを備えて成ることを特徴とし、請
求項１の発明の望ましい実施形態である。
【０００９】請求項３の発明は、請求項２の発明におい
て、前記制御回路が、第４及び第５の抵抗の接続点と増
幅器の出力端とが各々入力端に接続されるとともに前記
スイッチング素子のゲート端子に出力端が接続されたコ
ンパレータを具備して成ることを特徴とし、請求項２の
発明の望ましい実施形態である。
て、前記制御回路が、第４及び第５の抵抗の接続点と増
幅器の出力端とが各々入力端に接続されるとともに前記
スイッチング素子のゲート端子に出力端が接続されたコ
ンパレータを具備して成ることを特徴とし、請求項２の
発明の望ましい実施形態である。
【００１０】請求項４の発明は、請求項１の発明におい
て、前記定電圧回路が、制御電源と、制御電源からの電
力供給を受けて動作する増幅器と、カソードが制御電源
の負極側に接続されるとともにアノードが第１の抵抗を
介して増幅器の出力端に接続された第１のダイオード
と、カソードが制御電源の負極側に接続されるとともに
アノードが第２及び第３の抵抗の直列回路を介して増幅
器の出力端に接続された第２のダイオードとを具備し、
第１の抵抗と第１のダイオードのアノードとの接続点が
増幅器の非反転入力端に接続され、第２及び第３の抵抗
の接続点が増幅器の反転入力端に接続されて成り、前記
起動回路が、制御電源の正極側にドレイン端子が接続さ
れるとともに増幅器の出力端にツェナーダイオードを介
してソース端子が接続され且つ制御電源の負極側に抵抗
を介してソース端子が接続されたＮ型ＭＯＳＦＥＴから
成る前記スイッチング素子と、制御電源の両極間に接続
された第４〜第６の抵抗の直列回路の第４及び第５の抵
抗の接続点とスイッチング素子のソース端子とが各々入
力端に接続されるとともに前記スイッチング素子のゲー
ト端子に出力端が接続されたコンパレータ、第５及び第
６の抵抗の接続点にドレイン端子が接続されるとともに
制御電源の負極側にソース端子が接続されたＮ型ＭＯＳ
ＦＥＴ、コンパレータの出力端とＮ型ＭＯＳＦＥＴのゲ
ート端子との間に抵抗を介して接続されたインバータを
具備した制御回路とから成ることを特徴とし、請求項１
の発明の作用に加えて、第５及び第６の抵抗の接続点に
ドレイン端子が接続されるとともに制御電源の負極側に
ソース端子が接続されたＮ型ＭＯＳＦＥＴ、コンパレー
タの出力端とＮ型ＭＯＳＦＥＴのゲート端子との間に抵
抗を介して接続されたインバータによってコンパレータ
のしきい値電圧にヒステリシスを与えることができ、ノ
イズなどによる制御回路の誤動作を防止することができ
る。
て、前記定電圧回路が、制御電源と、制御電源からの電
力供給を受けて動作する増幅器と、カソードが制御電源
の負極側に接続されるとともにアノードが第１の抵抗を
介して増幅器の出力端に接続された第１のダイオード
と、カソードが制御電源の負極側に接続されるとともに
アノードが第２及び第３の抵抗の直列回路を介して増幅
器の出力端に接続された第２のダイオードとを具備し、
第１の抵抗と第１のダイオードのアノードとの接続点が
増幅器の非反転入力端に接続され、第２及び第３の抵抗
の接続点が増幅器の反転入力端に接続されて成り、前記
起動回路が、制御電源の正極側にドレイン端子が接続さ
れるとともに増幅器の出力端にツェナーダイオードを介
してソース端子が接続され且つ制御電源の負極側に抵抗
を介してソース端子が接続されたＮ型ＭＯＳＦＥＴから
成る前記スイッチング素子と、制御電源の両極間に接続
された第４〜第６の抵抗の直列回路の第４及び第５の抵
抗の接続点とスイッチング素子のソース端子とが各々入
力端に接続されるとともに前記スイッチング素子のゲー
ト端子に出力端が接続されたコンパレータ、第５及び第
６の抵抗の接続点にドレイン端子が接続されるとともに
制御電源の負極側にソース端子が接続されたＮ型ＭＯＳ
ＦＥＴ、コンパレータの出力端とＮ型ＭＯＳＦＥＴのゲ
ート端子との間に抵抗を介して接続されたインバータを
具備した制御回路とから成ることを特徴とし、請求項１
の発明の作用に加えて、第５及び第６の抵抗の接続点に
ドレイン端子が接続されるとともに制御電源の負極側に
ソース端子が接続されたＮ型ＭＯＳＦＥＴ、コンパレー
タの出力端とＮ型ＭＯＳＦＥＴのゲート端子との間に抵
抗を介して接続されたインバータによってコンパレータ
のしきい値電圧にヒステリシスを与えることができ、ノ
イズなどによる制御回路の誤動作を防止することができ
る。
【００１１】請求項５の発明は、請求項１の発明におい
て、前記定電圧回路が、制御電源と、制御電源からの電
力供給を受けて動作する増幅器と、カソードが制御電源
の負極側に接続されるとともにアノードが第１の抵抗を
介して増幅器の出力端に接続された第１のダイオード
と、カソードが制御電源の負極側に接続されるとともに
アノードが第２及び第３の抵抗の直列回路を介して増幅
器の出力端に接続された第２のダイオードとを具備し、
第１の抵抗と第１のダイオードのアノードとの接続点が
増幅器の非反転入力端に接続され、第２及び第３の抵抗
の接続点が増幅器の反転入力端に接続されて成り、前記
起動回路が、制御電源の正極側にソース端子が接続され
るとともに増幅器の出力端にドレイン端子が接続された
Ｐ型ＭＯＳＦＥＴから成る前記スイッチング素子と、制
御電源の両極間に接続された第４及び第５の抵抗の接続
点と増幅器の出力端とが各々入力端に接続されるととも
に前記スイッチング素子のゲート端子にインバータを介
して出力端が接続されたコンパレータを具備した制御回
路とから成ることを特徴とし、請求項１の発明の作用に
加えて、電力供給用のスイッチング素子をＰ型のＭＯＳ
ＦＥＴで構成しているため、定電圧回路及び起動回路を
集積化する場合にスイッチング素子の基板バイアス効果
を考慮する必要がなく、集積回路の設計が容易になる。
て、前記定電圧回路が、制御電源と、制御電源からの電
力供給を受けて動作する増幅器と、カソードが制御電源
の負極側に接続されるとともにアノードが第１の抵抗を
介して増幅器の出力端に接続された第１のダイオード
と、カソードが制御電源の負極側に接続されるとともに
アノードが第２及び第３の抵抗の直列回路を介して増幅
器の出力端に接続された第２のダイオードとを具備し、
第１の抵抗と第１のダイオードのアノードとの接続点が
増幅器の非反転入力端に接続され、第２及び第３の抵抗
の接続点が増幅器の反転入力端に接続されて成り、前記
起動回路が、制御電源の正極側にソース端子が接続され
るとともに増幅器の出力端にドレイン端子が接続された
Ｐ型ＭＯＳＦＥＴから成る前記スイッチング素子と、制
御電源の両極間に接続された第４及び第５の抵抗の接続
点と増幅器の出力端とが各々入力端に接続されるととも
に前記スイッチング素子のゲート端子にインバータを介
して出力端が接続されたコンパレータを具備した制御回
路とから成ることを特徴とし、請求項１の発明の作用に
加えて、電力供給用のスイッチング素子をＰ型のＭＯＳ
ＦＥＴで構成しているため、定電圧回路及び起動回路を
集積化する場合にスイッチング素子の基板バイアス効果
を考慮する必要がなく、集積回路の設計が容易になる。
【００１２】請求項６の発明は、請求項１の発明におい
て、前記定電圧回路が、制御電源と、制御電源からの電
力供給を受けて動作する増幅器と、カソードが制御電源
の負極側に接続されるとともにアノードが第１の抵抗を
介して増幅器の出力端に接続された第１のダイオード
と、カソードが制御電源の負極側に接続されるとともに
アノードが第２及び第３の抵抗の直列回路を介して増幅
器の出力端に接続された第２のダイオードとを具備し、
第１の抵抗と第１のダイオードのアノードとの接続点が
増幅器の非反転入力端に接続され、第２及び第３の抵抗
の接続点が増幅器の反転入力端に接続されて成り、前記
起動回路が、制御電源の正極側にドレイン端子が接続さ
れるとともに増幅器の出力端にソース端子が接続された
Ｎ型ＭＯＳＦＥＴから成る前記スイッチング素子と、該
スイッチング素子のソース端子と制御電源の負極との間
にカソードを負極側にして順方向に直列接続された第３
及び第４のダイオード、第３のダイオードのアノードと
スイッチング素子のソース端子との間に接続された第４
の抵抗、第３及び第４のダイオードの接続点にベースが
接続されるとともにスイッチング素子のゲート端子にコ
レクタが接続され且つ制御電源の負極側にエミッタが接
続されたＮＰＮ型のバイポーラトランジスタ、該バイポ
ーラトランジスタのコレクタと制御電源の正極側の間に
接続される第５の抵抗を具備した制御回路とから成るこ
とを特徴とし、請求項１の発明の望ましい実施形態であ
る。
て、前記定電圧回路が、制御電源と、制御電源からの電
力供給を受けて動作する増幅器と、カソードが制御電源
の負極側に接続されるとともにアノードが第１の抵抗を
介して増幅器の出力端に接続された第１のダイオード
と、カソードが制御電源の負極側に接続されるとともに
アノードが第２及び第３の抵抗の直列回路を介して増幅
器の出力端に接続された第２のダイオードとを具備し、
第１の抵抗と第１のダイオードのアノードとの接続点が
増幅器の非反転入力端に接続され、第２及び第３の抵抗
の接続点が増幅器の反転入力端に接続されて成り、前記
起動回路が、制御電源の正極側にドレイン端子が接続さ
れるとともに増幅器の出力端にソース端子が接続された
Ｎ型ＭＯＳＦＥＴから成る前記スイッチング素子と、該
スイッチング素子のソース端子と制御電源の負極との間
にカソードを負極側にして順方向に直列接続された第３
及び第４のダイオード、第３のダイオードのアノードと
スイッチング素子のソース端子との間に接続された第４
の抵抗、第３及び第４のダイオードの接続点にベースが
接続されるとともにスイッチング素子のゲート端子にコ
レクタが接続され且つ制御電源の負極側にエミッタが接
続されたＮＰＮ型のバイポーラトランジスタ、該バイポ
ーラトランジスタのコレクタと制御電源の正極側の間に
接続される第５の抵抗を具備した制御回路とから成るこ
とを特徴とし、請求項１の発明の望ましい実施形態であ
る。
【００１３】請求項７の発明は、請求項１の発明におい
て、前記定電圧回路が、制御電源と、制御電源からの電
力供給を受けて動作する増幅器と、カソードが制御電源
の負極側に接続されるとともにアノードが第１の抵抗を
介して増幅器の出力端に接続された第１のダイオード
と、カソードが制御電源の負極側に接続されるとともに
アノードが第２及び第３の抵抗の直列回路を介して増幅
器の出力端に接続された第２のダイオードとを具備し、
第１の抵抗と第１のダイオードのアノードとの接続点が
増幅器の非反転入力端に接続され、第２及び第３の抵抗
の接続点が増幅器の反転入力端に接続されて成り、前記
起動回路が、制御電源の正極側にドレイン端子が接続さ
れるとともに増幅器の出力端にソース端子が接続された
Ｎ型ＭＯＳＦＥＴから成る前記スイッチング素子と、該
スイッチング素子のソース端子と制御電源の負極との間
に抵抗を介して接続されたコンデンサ、抵抗とコンデン
サの接続点にベースが接続されるとともにスイッチング
素子のソース端子にコレクタが接続され且つ第４の抵抗
を介して制御電源の負極側にエミッタが接続された第１
のＮＰＮ型のバイポーラトランジスタ、該第１のバイポ
ーラトランジスタのエミッタに第５の抵抗を介してベー
スが接続されるとともにスイッチング素子のゲート端子
にコレクタが接続され且つエミッタが制御電源の負極側
に接続された第２のＮＰＮ型のバイポーラトランジス
タ、該第２のバイポーラトランジスタのコレクタと制御
電源の正極側の間に接続される第６の抵抗を具備した制
御回路とから成ることを特徴とし、請求項１の発明の望
ましい実施形態である。
て、前記定電圧回路が、制御電源と、制御電源からの電
力供給を受けて動作する増幅器と、カソードが制御電源
の負極側に接続されるとともにアノードが第１の抵抗を
介して増幅器の出力端に接続された第１のダイオード
と、カソードが制御電源の負極側に接続されるとともに
アノードが第２及び第３の抵抗の直列回路を介して増幅
器の出力端に接続された第２のダイオードとを具備し、
第１の抵抗と第１のダイオードのアノードとの接続点が
増幅器の非反転入力端に接続され、第２及び第３の抵抗
の接続点が増幅器の反転入力端に接続されて成り、前記
起動回路が、制御電源の正極側にドレイン端子が接続さ
れるとともに増幅器の出力端にソース端子が接続された
Ｎ型ＭＯＳＦＥＴから成る前記スイッチング素子と、該
スイッチング素子のソース端子と制御電源の負極との間
に抵抗を介して接続されたコンデンサ、抵抗とコンデン
サの接続点にベースが接続されるとともにスイッチング
素子のソース端子にコレクタが接続され且つ第４の抵抗
を介して制御電源の負極側にエミッタが接続された第１
のＮＰＮ型のバイポーラトランジスタ、該第１のバイポ
ーラトランジスタのエミッタに第５の抵抗を介してベー
スが接続されるとともにスイッチング素子のゲート端子
にコレクタが接続され且つエミッタが制御電源の負極側
に接続された第２のＮＰＮ型のバイポーラトランジス
タ、該第２のバイポーラトランジスタのコレクタと制御
電源の正極側の間に接続される第６の抵抗を具備した制
御回路とから成ることを特徴とし、請求項１の発明の望
ましい実施形態である。
【００１４】請求項８の発明は、請求項１の発明におい
て、前記定電圧回路が、制御電源と、制御電源からの電
力供給を受けて動作する増幅器と、カソードが制御電源
の負極側に接続されるとともにアノードが第１の抵抗を
介して増幅器の出力端に接続された第１のダイオード
と、カソードが制御電源の負極側に接続されるとともに
アノードが第２及び第３の抵抗の直列回路を介して増幅
器の出力端に接続された第２のダイオードとを具備し、
第１の抵抗と第１のダイオードのアノードとの接続点が
増幅器の非反転入力端に接続され、第２及び第３の抵抗
の接続点が増幅器の反転入力端に接続されて成り、前記
起動回路が、制御電源の正極側にソース端子が接続され
るとともに増幅器の出力端にドレイン端子が接続された
Ｐ型ＭＯＳＦＥＴから成る前記スイッチング素子と、該
スイッチング素子のドレイン端子と制御電源の負極との
間にカソードを負極側にして順方向に直列接続された第
３及び第４のダイオード、第３のダイオードのアノード
とスイッチング素子のドレイン端子との間に接続された
第４の抵抗、第３のダイオードと第４の抵抗の接続点に
ベースが接続されるとともに制御電源の正極側に抵抗を
介してコレクタが接続され且つカソードが制御電源の負
極側に接続された第５のダイオードのアノードにエミッ
タが接続された第１のＮＰＮ型のバイポーラトランジス
タ、第１のバイポーラトランジスタのコレクタにベース
が接続されるとともにスイッチング素子のゲート端子に
コレクタが接続され且つ制御電源の負極側にエミッタが
接続された第２のＮＰＮ型のバイポーラトランジスタ、
第２のバイポーラトランジスタのコレクタと制御電源の
正極側の間に接続される第５の抵抗を具備した制御回路
とから成ることを特徴とし、請求項１の発明の作用に加
えて、電力供給用のスイッチング素子をＰ型のＭＯＳＦ
ＥＴで構成しているため、定電圧回路及び起動回路を集
積化する場合にスイッチング素子の基板バイアス効果を
考慮する必要がなく、集積回路の設計が容易になる。
て、前記定電圧回路が、制御電源と、制御電源からの電
力供給を受けて動作する増幅器と、カソードが制御電源
の負極側に接続されるとともにアノードが第１の抵抗を
介して増幅器の出力端に接続された第１のダイオード
と、カソードが制御電源の負極側に接続されるとともに
アノードが第２及び第３の抵抗の直列回路を介して増幅
器の出力端に接続された第２のダイオードとを具備し、
第１の抵抗と第１のダイオードのアノードとの接続点が
増幅器の非反転入力端に接続され、第２及び第３の抵抗
の接続点が増幅器の反転入力端に接続されて成り、前記
起動回路が、制御電源の正極側にソース端子が接続され
るとともに増幅器の出力端にドレイン端子が接続された
Ｐ型ＭＯＳＦＥＴから成る前記スイッチング素子と、該
スイッチング素子のドレイン端子と制御電源の負極との
間にカソードを負極側にして順方向に直列接続された第
３及び第４のダイオード、第３のダイオードのアノード
とスイッチング素子のドレイン端子との間に接続された
第４の抵抗、第３のダイオードと第４の抵抗の接続点に
ベースが接続されるとともに制御電源の正極側に抵抗を
介してコレクタが接続され且つカソードが制御電源の負
極側に接続された第５のダイオードのアノードにエミッ
タが接続された第１のＮＰＮ型のバイポーラトランジス
タ、第１のバイポーラトランジスタのコレクタにベース
が接続されるとともにスイッチング素子のゲート端子に
コレクタが接続され且つ制御電源の負極側にエミッタが
接続された第２のＮＰＮ型のバイポーラトランジスタ、
第２のバイポーラトランジスタのコレクタと制御電源の
正極側の間に接続される第５の抵抗を具備した制御回路
とから成ることを特徴とし、請求項１の発明の作用に加
えて、電力供給用のスイッチング素子をＰ型のＭＯＳＦ
ＥＴで構成しているため、定電圧回路及び起動回路を集
積化する場合にスイッチング素子の基板バイアス効果を
考慮する必要がなく、集積回路の設計が容易になる。
【００１５】
【発明の実施の形態】（実施形態１）本発明の実施形態
１を図１並びに図２を参照して詳細に説明する。但し、
本実施形態における定電圧回路１の構成は従来例と共通
であるので説明は省略し、本発明に係る起動回路２につ
いてのみ説明する。
１を図１並びに図２を参照して詳細に説明する。但し、
本実施形態における定電圧回路１の構成は従来例と共通
であるので説明は省略し、本発明に係る起動回路２につ
いてのみ説明する。
【００１６】本実施形態の起動回路２は、起動時にオン
となり基準電圧を発生させるための電力を定電圧回路１
に供給するスイッチング素子Ｑ１と、定電圧回路１の出
力電圧Ｖｏを検知して出力電圧Ｖｏが所定値Ｖｒを越え
ればスイッチング素子Ｑ１をオフさせる制御回路２とを
備えている。スイッチング素子Ｑ１は制御電源Ｅの正極
側にドレイン端子が接続されるとともに定電圧回路１の
増幅器ＯＰの出力端にソース端子が接続されたＮ型ＭＯ
ＳＦＥＴから成る。また、制御回路３は、制御電源Ｅの
両極間に接続された第４及び第５の抵抗Ｒ４，Ｒ５の直
列回路と、これら第４及び第５の抵抗Ｒ４，Ｒ５で制御
電源Ｅを分圧して得られるしきい値電圧Ｖｒを増幅器Ｏ
Ｐの出力電圧Ｖｏと比較し、比較結果に応じてスイッチ
ング素子Ｑ１のゲート端子にオンオフ制御用の制御信号
を出力する比較回路３ａとを具備する。
となり基準電圧を発生させるための電力を定電圧回路１
に供給するスイッチング素子Ｑ１と、定電圧回路１の出
力電圧Ｖｏを検知して出力電圧Ｖｏが所定値Ｖｒを越え
ればスイッチング素子Ｑ１をオフさせる制御回路２とを
備えている。スイッチング素子Ｑ１は制御電源Ｅの正極
側にドレイン端子が接続されるとともに定電圧回路１の
増幅器ＯＰの出力端にソース端子が接続されたＮ型ＭＯ
ＳＦＥＴから成る。また、制御回路３は、制御電源Ｅの
両極間に接続された第４及び第５の抵抗Ｒ４，Ｒ５の直
列回路と、これら第４及び第５の抵抗Ｒ４，Ｒ５で制御
電源Ｅを分圧して得られるしきい値電圧Ｖｒを増幅器Ｏ
Ｐの出力電圧Ｖｏと比較し、比較結果に応じてスイッチ
ング素子Ｑ１のゲート端子にオンオフ制御用の制御信号
を出力する比較回路３ａとを具備する。
【００１７】比較回路３ａは、例えば図２に示すよう
に、プラス側の入力端が第４及び第５の抵抗Ｒ４，Ｒ５
の接続点に接続されるとともにマイナス側の入力端が増
幅器ＯＰの出力端と接続され、且つ出力端がスイッチン
グ素子Ｑ１のゲート端子に接続されたコンパレータＣＰ
によって構成される。
に、プラス側の入力端が第４及び第５の抵抗Ｒ４，Ｒ５
の接続点に接続されるとともにマイナス側の入力端が増
幅器ＯＰの出力端と接続され、且つ出力端がスイッチン
グ素子Ｑ１のゲート端子に接続されたコンパレータＣＰ
によって構成される。
【００１８】次に本実施形態の起動回路２の動作を説明
する。
する。
【００１９】起動時に制御電源Ｅが投入されると第４及
び第５の抵抗Ｒ４，Ｒ５で分圧されたしきい値電圧Ｖｒ
が比較回路３ａ（コンパレータＣＰ）に入力されるが、
定電圧回路１はまだ起動していないのでその出力電圧Ｖ
ｏは非常に低いかあるいは略ゼロである。ゆえに出力電
圧Ｖｏがしきい値電圧Ｖｒを下回るために比較回路３ａ
（コンパレータＣＰ）の出力がＨレベルとなり、スイッ
チング素子Ｑ１のゲート端子にＨレベルの制御信号が入
力されてターンオンする。スイッチング素子Ｑ１がオン
状態のときには制御電源Ｅからスイッチング素子Ｑ１を
介して定電圧回路１の抵抗Ｒ１〜Ｒ３及び第１及び第２
のダイオードＤ１，Ｄ２に電力が供給され、抵抗Ｒ１を
介して第１のダイオードＤ１が順方向にバイアスされる
ために増幅器ＯＰの出力電圧Ｖｏが上昇する。
び第５の抵抗Ｒ４，Ｒ５で分圧されたしきい値電圧Ｖｒ
が比較回路３ａ（コンパレータＣＰ）に入力されるが、
定電圧回路１はまだ起動していないのでその出力電圧Ｖ
ｏは非常に低いかあるいは略ゼロである。ゆえに出力電
圧Ｖｏがしきい値電圧Ｖｒを下回るために比較回路３ａ
（コンパレータＣＰ）の出力がＨレベルとなり、スイッ
チング素子Ｑ１のゲート端子にＨレベルの制御信号が入
力されてターンオンする。スイッチング素子Ｑ１がオン
状態のときには制御電源Ｅからスイッチング素子Ｑ１を
介して定電圧回路１の抵抗Ｒ１〜Ｒ３及び第１及び第２
のダイオードＤ１，Ｄ２に電力が供給され、抵抗Ｒ１を
介して第１のダイオードＤ１が順方向にバイアスされる
ために増幅器ＯＰの出力電圧Ｖｏが上昇する。
【００２０】このように定電圧回路１が起動すればその
出力電圧（増幅器ＯＰの出力電圧）Ｖｏが上昇し、やが
て比較回路３ａ（コンパレータＣＰ）のしきい値電圧Ｖ
ｒを越えると比較回路３ａ（コンパレータＣＰ）の出力
がＨレベルからＬレベルに変化し、スイッチング素子Ｑ
１のゲート端子にＬレベルの制御信号が入力される。こ
れによりスイッチング素子Ｑ１がターンオフし、制御電
源Ｅからスイッチング素子Ｑ１を介して行われていた電
力供給が停止する。
出力電圧（増幅器ＯＰの出力電圧）Ｖｏが上昇し、やが
て比較回路３ａ（コンパレータＣＰ）のしきい値電圧Ｖ
ｒを越えると比較回路３ａ（コンパレータＣＰ）の出力
がＨレベルからＬレベルに変化し、スイッチング素子Ｑ
１のゲート端子にＬレベルの制御信号が入力される。こ
れによりスイッチング素子Ｑ１がターンオフし、制御電
源Ｅからスイッチング素子Ｑ１を介して行われていた電
力供給が停止する。
【００２１】すなわち、定電圧回路１が起動した後は制
御回路３によってスイッチング素子Ｑ１を確実にオフ状
態にすることができるので、従来例のように定電圧回路
１の起動後に起動回路２からの電力供給が継続されるこ
とがなく、起動回路２の温度変動や電源電圧変動の影響
が定電圧回路１に及ぶことがないものである。
御回路３によってスイッチング素子Ｑ１を確実にオフ状
態にすることができるので、従来例のように定電圧回路
１の起動後に起動回路２からの電力供給が継続されるこ
とがなく、起動回路２の温度変動や電源電圧変動の影響
が定電圧回路１に及ぶことがないものである。
【００２２】（実施形態２）本発明の実施形態２を図３
を参照して詳細に説明する。但し、本実施形態における
定電圧回路１の構成は従来例と共通であるので説明は省
略し、本発明に係る起動回路４についてのみ説明する。
を参照して詳細に説明する。但し、本実施形態における
定電圧回路１の構成は従来例と共通であるので説明は省
略し、本発明に係る起動回路４についてのみ説明する。
【００２３】本実施形態の起動回路４は、制御電源Ｅの
正極側にドレイン端子が接続されるとともに定電圧回路
１の増幅器ＯＰの出力端にツェナーダイオードＺＤを介
してソース端子が接続され且つ制御電源Ｅの負極側に抵
抗Ｒ７を介してソース端子が接続されたＮ型ＭＯＳＦＥ
Ｔから成るスイッチング素子Ｑ１と、制御電源Ｅの両極
間に接続された第４〜第６の抵抗Ｒ４〜Ｒ６の直列回路
の第４及び第５の抵抗Ｒ４，Ｒ５の接続点とスイッチン
グ素子Ｑ１のソース端子とが各々入力端に接続されると
ともにスイッチング素子Ｑ１のゲート端子に出力端が接
続されたコンパレータＣＰ、第５及び第６の抵抗Ｒ５，
Ｒ６の接続点にドレイン端子が接続されるとともに制御
電源Ｅの負極側にソース端子が接続されたＮ型ＭＯＳＦ
ＥＴＱ２、コンパレータＣＰの出力端とＮ型ＭＯＳＦＥ
ＴＱ２のゲート端子との間に抵抗Ｒ８を介して接続され
たインバータＩＮＶを具備した制御回路５とを備えてい
る。なお、ツェナーダイオードＺＤはカソード側がスイ
ッチング素子Ｑ１のソース端子に接続され、アノード側
が増幅器ＯＰの出力端（抵抗Ｒ１，Ｒ２の一端と増幅器
ＯＰの出力端との接続点）に接続されている。
正極側にドレイン端子が接続されるとともに定電圧回路
１の増幅器ＯＰの出力端にツェナーダイオードＺＤを介
してソース端子が接続され且つ制御電源Ｅの負極側に抵
抗Ｒ７を介してソース端子が接続されたＮ型ＭＯＳＦＥ
Ｔから成るスイッチング素子Ｑ１と、制御電源Ｅの両極
間に接続された第４〜第６の抵抗Ｒ４〜Ｒ６の直列回路
の第４及び第５の抵抗Ｒ４，Ｒ５の接続点とスイッチン
グ素子Ｑ１のソース端子とが各々入力端に接続されると
ともにスイッチング素子Ｑ１のゲート端子に出力端が接
続されたコンパレータＣＰ、第５及び第６の抵抗Ｒ５，
Ｒ６の接続点にドレイン端子が接続されるとともに制御
電源Ｅの負極側にソース端子が接続されたＮ型ＭＯＳＦ
ＥＴＱ２、コンパレータＣＰの出力端とＮ型ＭＯＳＦＥ
ＴＱ２のゲート端子との間に抵抗Ｒ８を介して接続され
たインバータＩＮＶを具備した制御回路５とを備えてい
る。なお、ツェナーダイオードＺＤはカソード側がスイ
ッチング素子Ｑ１のソース端子に接続され、アノード側
が増幅器ＯＰの出力端（抵抗Ｒ１，Ｒ２の一端と増幅器
ＯＰの出力端との接続点）に接続されている。
【００２４】次に本実施形態の起動回路４の動作を説明
する。
する。
【００２５】起動時に制御電源Ｅが投入されると第４〜
第６の抵抗Ｒ４〜Ｒ６で分圧されたしきい値電圧Ｖr1が
コンパレータＣＰのプラス側の入力端に入力されるが、
定電圧回路１はまだ起動していないので、その出力電圧
Ｖｏは非常に低いかあるいは略ゼロである。ゆえに抵抗
Ｒ７の両端に生じる出力電圧Ｖｏの検出電圧がしきい値
電圧Ｖr1を下回るためにコンパレータＣＰの出力がＨレ
ベルとなり、スイッチング素子Ｑ１のゲート端子にＨレ
ベルの制御信号が入力されてターンオンする。スイッチ
ング素子Ｑ１がオン状態のときには制御電源Ｅからスイ
ッチング素子Ｑ１を介してツェナーダイオードＺＤに逆
方向の電圧が印加され、抵抗Ｒ１と第１のダイオードＤ
１の直列回路及び抵抗Ｒ２，Ｒ３と第２のダイオードＤ
２の直列回路にそれぞれツェナーダイオードＺＤのツェ
ナー電圧が印加される。よって、ツェナー電圧により抵
抗Ｒ１を介して第１のダイオードＤ１が順方向にバイア
スされるために増幅器ＯＰの出力電圧Ｖｏが上昇する。
第６の抵抗Ｒ４〜Ｒ６で分圧されたしきい値電圧Ｖr1が
コンパレータＣＰのプラス側の入力端に入力されるが、
定電圧回路１はまだ起動していないので、その出力電圧
Ｖｏは非常に低いかあるいは略ゼロである。ゆえに抵抗
Ｒ７の両端に生じる出力電圧Ｖｏの検出電圧がしきい値
電圧Ｖr1を下回るためにコンパレータＣＰの出力がＨレ
ベルとなり、スイッチング素子Ｑ１のゲート端子にＨレ
ベルの制御信号が入力されてターンオンする。スイッチ
ング素子Ｑ１がオン状態のときには制御電源Ｅからスイ
ッチング素子Ｑ１を介してツェナーダイオードＺＤに逆
方向の電圧が印加され、抵抗Ｒ１と第１のダイオードＤ
１の直列回路及び抵抗Ｒ２，Ｒ３と第２のダイオードＤ
２の直列回路にそれぞれツェナーダイオードＺＤのツェ
ナー電圧が印加される。よって、ツェナー電圧により抵
抗Ｒ１を介して第１のダイオードＤ１が順方向にバイア
スされるために増幅器ＯＰの出力電圧Ｖｏが上昇する。
【００２６】ここでコンパレータＣＰの出力がＨレベル
の場合にはＮ型ＭＯＳＦＥＴＱ２のゲート端子にはイン
バータＩＮＶで反転されたＬレベルの信号が抵抗Ｒ８を
介して入力されるため、Ｎ型ＭＯＳＦＥＴＱ２はオフ状
態である。そのため、抵抗Ｒ６がＮ型ＭＯＳＦＥＴＱ２
でバイパスされず、上述したようにコンパレータＣＰの
しきい値電圧Ｖr1は制御電源Ｅの電源電圧を第４〜第６
の抵抗Ｒ４〜Ｒ６で分圧した値となる。
の場合にはＮ型ＭＯＳＦＥＴＱ２のゲート端子にはイン
バータＩＮＶで反転されたＬレベルの信号が抵抗Ｒ８を
介して入力されるため、Ｎ型ＭＯＳＦＥＴＱ２はオフ状
態である。そのため、抵抗Ｒ６がＮ型ＭＯＳＦＥＴＱ２
でバイパスされず、上述したようにコンパレータＣＰの
しきい値電圧Ｖr1は制御電源Ｅの電源電圧を第４〜第６
の抵抗Ｒ４〜Ｒ６で分圧した値となる。
【００２７】このように定電圧回路１が起動すればその
出力電圧（増幅器ＯＰの出力電圧）Ｖｏが上昇し、やが
てツェナーダイオードＺＤに印加される逆方向の電圧が
低下してツェナー電圧が定電圧回路１に印加されなくな
る。それと同時に抵抗Ｒ７の両端電圧（検出電圧）が上
昇してコンパレータＣＰのしきい値電圧Ｖr1を越えると
コンパレータＣＰの出力がＨレベルからＬレベルに変化
し、スイッチング素子Ｑ１のゲート端子にＬレベルの制
御信号が入力される。これによりスイッチング素子Ｑ１
がターンオフし、制御電源Ｅからスイッチング素子Ｑ１
を介して行われていた電力供給が停止する。
出力電圧（増幅器ＯＰの出力電圧）Ｖｏが上昇し、やが
てツェナーダイオードＺＤに印加される逆方向の電圧が
低下してツェナー電圧が定電圧回路１に印加されなくな
る。それと同時に抵抗Ｒ７の両端電圧（検出電圧）が上
昇してコンパレータＣＰのしきい値電圧Ｖr1を越えると
コンパレータＣＰの出力がＨレベルからＬレベルに変化
し、スイッチング素子Ｑ１のゲート端子にＬレベルの制
御信号が入力される。これによりスイッチング素子Ｑ１
がターンオフし、制御電源Ｅからスイッチング素子Ｑ１
を介して行われていた電力供給が停止する。
【００２８】一方、コンパレータＣＰの出力がＬレベル
になるとＮ型ＭＯＳＦＥＴＱ２のゲート端子にはインバ
ータＩＮＶで反転されたＨレベルの信号が入力され、Ｎ
型ＭＯＳＦＥＴＱ２がターンオンする。その結果、抵抗
Ｒ６がＮ型ＭＯＳＦＥＴＱ２によってバイパスされるの
で、コンパレータＣＰのプラス側の入力端には制御電源
Ｅを２つの抵抗Ｒ４，Ｒ５で分圧したしきい値電圧Ｖr2
（＜Ｖr1）が入力されることになる。つまり、本実施形
態ではＮ型ＭＯＳＦＥＴＱ２とインバータＩＮＶと抵抗
Ｒ８とでコンパレータＣＰのしきい値電圧にヒステリシ
スを持たせるヒステリシス回路を構成しているので、一
旦コンパレータＣＰの出力がＨレベルからＬレベルに変
化した後に制御電源Ｅの電源電圧変動やノイズ等によっ
て定電圧回路１の出力電圧Ｖｏに変動があってもコンパ
レータＣＰの出力が誤って変化してしまうことを防止で
きる。
になるとＮ型ＭＯＳＦＥＴＱ２のゲート端子にはインバ
ータＩＮＶで反転されたＨレベルの信号が入力され、Ｎ
型ＭＯＳＦＥＴＱ２がターンオンする。その結果、抵抗
Ｒ６がＮ型ＭＯＳＦＥＴＱ２によってバイパスされるの
で、コンパレータＣＰのプラス側の入力端には制御電源
Ｅを２つの抵抗Ｒ４，Ｒ５で分圧したしきい値電圧Ｖr2
（＜Ｖr1）が入力されることになる。つまり、本実施形
態ではＮ型ＭＯＳＦＥＴＱ２とインバータＩＮＶと抵抗
Ｒ８とでコンパレータＣＰのしきい値電圧にヒステリシ
スを持たせるヒステリシス回路を構成しているので、一
旦コンパレータＣＰの出力がＨレベルからＬレベルに変
化した後に制御電源Ｅの電源電圧変動やノイズ等によっ
て定電圧回路１の出力電圧Ｖｏに変動があってもコンパ
レータＣＰの出力が誤って変化してしまうことを防止で
きる。
【００２９】而して、定電圧回路１が起動した後は制御
回路５によってスイッチング素子Ｑ１を確実にオフ状態
にすることができるので、従来例のように定電圧回路１
の起動後に起動回路４からの電力供給が継続されること
がなく、起動回路４の温度変動や電源電圧変動の影響が
定電圧回路１に及ぶことがないものである。
回路５によってスイッチング素子Ｑ１を確実にオフ状態
にすることができるので、従来例のように定電圧回路１
の起動後に起動回路４からの電力供給が継続されること
がなく、起動回路４の温度変動や電源電圧変動の影響が
定電圧回路１に及ぶことがないものである。
【００３０】（実施形態３）本発明の実施形態３を図４
を参照して詳細に説明する。但し、本実施形態における
定電圧回路１の構成は従来例と共通であるので説明は省
略し、本発明に係る起動回路６についてのみ説明する。
を参照して詳細に説明する。但し、本実施形態における
定電圧回路１の構成は従来例と共通であるので説明は省
略し、本発明に係る起動回路６についてのみ説明する。
【００３１】本実施形態の起動回路６は、制御電源Ｅの
正極側にソース端子が接続されるとともに定電圧回路１
の増幅器ＯＰの出力端にドレイン端子が接続されたＰ型
ＭＯＳＦＥＴから成るスイッチング素子Ｑ１’と、制御
電源Ｅの両極間に接続された第４及び第５の抵抗Ｒ４，
Ｒ５の接続点と増幅器ＯＰの出力端とが各々入力端に接
続されるとともにスイッチング素子Ｑ１’のゲート端子
にインバータＩＮＶを介して出力端が接続されたコンパ
レータＣＰを具備した制御回路７とを備えている。
正極側にソース端子が接続されるとともに定電圧回路１
の増幅器ＯＰの出力端にドレイン端子が接続されたＰ型
ＭＯＳＦＥＴから成るスイッチング素子Ｑ１’と、制御
電源Ｅの両極間に接続された第４及び第５の抵抗Ｒ４，
Ｒ５の接続点と増幅器ＯＰの出力端とが各々入力端に接
続されるとともにスイッチング素子Ｑ１’のゲート端子
にインバータＩＮＶを介して出力端が接続されたコンパ
レータＣＰを具備した制御回路７とを備えている。
【００３２】次に本実施形態の起動回路６の動作を説明
する。
する。
【００３３】起動時に制御電源Ｅが投入されると第４及
び第５の抵抗Ｒ４，Ｒ５で分圧されたしきい値電圧Ｖｒ
がコンパレータＣＰに入力されるが、定電圧回路１はま
だ起動していないのでその出力電圧Ｖｏは非常に低いか
あるいは略ゼロである。ゆえに出力電圧Ｖｏがしきい値
電圧Ｖｒを下回るためにコンパレータＣＰの出力がＨレ
ベルとなり、スイッチング素子Ｑ１’のゲート端子には
インバータＩＮＶで反転されたＬレベルの制御信号が入
力されてスイッチング素子Ｑ１’がターンオンする。ス
イッチング素子Ｑ１’がオン状態のときには制御電源Ｅ
からスイッチング素子Ｑ１’を介して定電圧回路１の抵
抗Ｒ１〜Ｒ３及び第１及び第２のダイオードＤ１，Ｄ２
に電力が供給され、抵抗Ｒ１を介して第１のダイオード
Ｄ１が順方向にバイアスされるために増幅器ＯＰの出力
電圧Ｖｏが上昇する。
び第５の抵抗Ｒ４，Ｒ５で分圧されたしきい値電圧Ｖｒ
がコンパレータＣＰに入力されるが、定電圧回路１はま
だ起動していないのでその出力電圧Ｖｏは非常に低いか
あるいは略ゼロである。ゆえに出力電圧Ｖｏがしきい値
電圧Ｖｒを下回るためにコンパレータＣＰの出力がＨレ
ベルとなり、スイッチング素子Ｑ１’のゲート端子には
インバータＩＮＶで反転されたＬレベルの制御信号が入
力されてスイッチング素子Ｑ１’がターンオンする。ス
イッチング素子Ｑ１’がオン状態のときには制御電源Ｅ
からスイッチング素子Ｑ１’を介して定電圧回路１の抵
抗Ｒ１〜Ｒ３及び第１及び第２のダイオードＤ１，Ｄ２
に電力が供給され、抵抗Ｒ１を介して第１のダイオード
Ｄ１が順方向にバイアスされるために増幅器ＯＰの出力
電圧Ｖｏが上昇する。
【００３４】このように定電圧回路１が起動すればその
出力電圧（増幅器ＯＰの出力電圧）Ｖｏが上昇し、やが
てコンパレータＣＰのしきい値電圧Ｖｒを越えるとコン
パレータＣＰの出力がＨレベルからＬレベルに変化し、
スイッチング素子Ｑ１’のゲート端子にはインバータＩ
ＮＶで反転されたＨレベルの制御信号が入力される。こ
れによりスイッチング素子Ｑ１’がターンオフし、制御
電源Ｅからスイッチング素子Ｑ１’を介して行われてい
た電力供給が停止する。
出力電圧（増幅器ＯＰの出力電圧）Ｖｏが上昇し、やが
てコンパレータＣＰのしきい値電圧Ｖｒを越えるとコン
パレータＣＰの出力がＨレベルからＬレベルに変化し、
スイッチング素子Ｑ１’のゲート端子にはインバータＩ
ＮＶで反転されたＨレベルの制御信号が入力される。こ
れによりスイッチング素子Ｑ１’がターンオフし、制御
電源Ｅからスイッチング素子Ｑ１’を介して行われてい
た電力供給が停止する。
【００３５】すなわち、定電圧回路１が起動した後は制
御回路７によってスイッチング素子Ｑ１’を確実にオフ
状態にすることができるので、従来例のように定電圧回
路１の起動後に起動回路６からの電力供給が継続される
ことがなく、起動回路６の温度変動や電源電圧変動の影
響が定電圧回路１に及ぶことがないものである。なお、
実施形態１及び２ではスイッチング素子Ｑ１をＮ型ＭＯ
ＳＦＥＴで構成しているため、定電圧回路１及び起動回
路２，４を集積化したＩＣデバイスの設計を行う場合
に、制御電源Ｅの正極側（高電位側）からの電力供給と
なるのでトランジスタの基板バイアス効果を考慮したＮ
型ＭＯＳＦＥＴのデバイス設計が必要となる。それに対
して本実施形態では、電力供給用のスイッチング素子Ｑ
１’をＰ型ＭＯＳＦＥＴにより構成しているので、定電
圧回路１及び起動回路６を集積化する場合にスイッチン
グ素子Ｑ１’の基板バイアス効果を考慮する必要がな
く、ＩＣデバイスの設計が容易になるという利点があ
る。
御回路７によってスイッチング素子Ｑ１’を確実にオフ
状態にすることができるので、従来例のように定電圧回
路１の起動後に起動回路６からの電力供給が継続される
ことがなく、起動回路６の温度変動や電源電圧変動の影
響が定電圧回路１に及ぶことがないものである。なお、
実施形態１及び２ではスイッチング素子Ｑ１をＮ型ＭＯ
ＳＦＥＴで構成しているため、定電圧回路１及び起動回
路２，４を集積化したＩＣデバイスの設計を行う場合
に、制御電源Ｅの正極側（高電位側）からの電力供給と
なるのでトランジスタの基板バイアス効果を考慮したＮ
型ＭＯＳＦＥＴのデバイス設計が必要となる。それに対
して本実施形態では、電力供給用のスイッチング素子Ｑ
１’をＰ型ＭＯＳＦＥＴにより構成しているので、定電
圧回路１及び起動回路６を集積化する場合にスイッチン
グ素子Ｑ１’の基板バイアス効果を考慮する必要がな
く、ＩＣデバイスの設計が容易になるという利点があ
る。
【００３６】（実施形態４）本発明の実施形態４を図５
を参照して詳細に説明する。但し、本実施形態における
定電圧回路１の構成は従来例と共通であるので説明は省
略し、本発明に係る起動回路８についてのみ説明する。
を参照して詳細に説明する。但し、本実施形態における
定電圧回路１の構成は従来例と共通であるので説明は省
略し、本発明に係る起動回路８についてのみ説明する。
【００３７】本実施形態の起動回路８は、制御電源Ｅの
正極側にドレイン端子が接続されるとともに定電圧回路
１の増幅器ＯＰの出力端にソース端子が接続されたＮ型
ＭＯＳＦＥＴから成るスイッチング素子Ｑ１と、スイッ
チング素子Ｑ１のソース端子と制御電源Ｅの負極との間
にカソードを負極側にして順方向に直列接続された第３
及び第４のダイオードＤ３，Ｄ４、第３のダイオードＤ
３のアノードとスイッチング素子Ｑ１のソース端子との
間に接続された第４の抵抗Ｒ４、第３及び第４のダイオ
ードＤ３，Ｄ４の接続点にベースが接続されるとともに
スイッチング素子Ｑ１のゲート端子にコレクタが接続さ
れ且つ制御電源Ｅの負極側にエミッタが接続されたＮＰ
Ｎ型のバイポーラトランジスタＱ３、このバイポーラト
ランジスタＱ３のコレクタと制御電源Ｅの正極側の間に
接続される第５の抵抗Ｒ５を具備した制御回路９とを備
えている。
正極側にドレイン端子が接続されるとともに定電圧回路
１の増幅器ＯＰの出力端にソース端子が接続されたＮ型
ＭＯＳＦＥＴから成るスイッチング素子Ｑ１と、スイッ
チング素子Ｑ１のソース端子と制御電源Ｅの負極との間
にカソードを負極側にして順方向に直列接続された第３
及び第４のダイオードＤ３，Ｄ４、第３のダイオードＤ
３のアノードとスイッチング素子Ｑ１のソース端子との
間に接続された第４の抵抗Ｒ４、第３及び第４のダイオ
ードＤ３，Ｄ４の接続点にベースが接続されるとともに
スイッチング素子Ｑ１のゲート端子にコレクタが接続さ
れ且つ制御電源Ｅの負極側にエミッタが接続されたＮＰ
Ｎ型のバイポーラトランジスタＱ３、このバイポーラト
ランジスタＱ３のコレクタと制御電源Ｅの正極側の間に
接続される第５の抵抗Ｒ５を具備した制御回路９とを備
えている。
【００３８】次に本実施形態の起動回路８の動作を説明
する。
する。
【００３９】起動時に制御電源Ｅが投入されても定電圧
回路１がまだ起動していないので、その出力電圧Ｖｏは
非常に低いかあるいは略ゼロであり、抵抗Ｒ４とダイオ
ードＤ３，Ｄ４の直列回路にもほとんど電圧が印加され
ず、バイポーラトランジスタＱ３はオフのままである。
そのため、スイッチング素子Ｑ１のゲート端子には抵抗
Ｒ５を介して制御電源Ｅから高電圧が印加されてターン
オンする。スイッチング素子Ｑ１がオン状態のときには
制御電源Ｅからスイッチング素子Ｑ１を介して定電圧回
路１の抵抗Ｒ１〜Ｒ３及び第１及び第２のダイオードＤ
１，Ｄ２に電力が供給され、抵抗Ｒ１を介して第１のダ
イオードＤ１が順方向にバイアスされるために増幅器Ｏ
Ｐの出力電圧Ｖｏが抵抗Ｒ４とダイオードＤ３，Ｄ４の
直列回路で決定される所定の電圧まで上昇する。
回路１がまだ起動していないので、その出力電圧Ｖｏは
非常に低いかあるいは略ゼロであり、抵抗Ｒ４とダイオ
ードＤ３，Ｄ４の直列回路にもほとんど電圧が印加され
ず、バイポーラトランジスタＱ３はオフのままである。
そのため、スイッチング素子Ｑ１のゲート端子には抵抗
Ｒ５を介して制御電源Ｅから高電圧が印加されてターン
オンする。スイッチング素子Ｑ１がオン状態のときには
制御電源Ｅからスイッチング素子Ｑ１を介して定電圧回
路１の抵抗Ｒ１〜Ｒ３及び第１及び第２のダイオードＤ
１，Ｄ２に電力が供給され、抵抗Ｒ１を介して第１のダ
イオードＤ１が順方向にバイアスされるために増幅器Ｏ
Ｐの出力電圧Ｖｏが抵抗Ｒ４とダイオードＤ３，Ｄ４の
直列回路で決定される所定の電圧まで上昇する。
【００４０】このように定電圧回路１が起動すればその
出力電圧（増幅器ＯＰの出力電圧）Ｖｏが上昇し、やが
て抵抗Ｒ４とダイオードＤ３，Ｄ４の直列回路で決定さ
れる所定の電圧まで達するとダイオードＤ３，Ｄ４が導
通状態となり、バイポーラトランジスタＱ３がオンとな
る。これによりスイッチング素子Ｑ１のゲート端子には
高電圧が印加されなくなってターンオフし、制御電源Ｅ
からスイッチング素子Ｑ１を介して行われていた電力供
給が停止する。
出力電圧（増幅器ＯＰの出力電圧）Ｖｏが上昇し、やが
て抵抗Ｒ４とダイオードＤ３，Ｄ４の直列回路で決定さ
れる所定の電圧まで達するとダイオードＤ３，Ｄ４が導
通状態となり、バイポーラトランジスタＱ３がオンとな
る。これによりスイッチング素子Ｑ１のゲート端子には
高電圧が印加されなくなってターンオフし、制御電源Ｅ
からスイッチング素子Ｑ１を介して行われていた電力供
給が停止する。
【００４１】すなわち、定電圧回路１が起動した後は制
御回路９によってスイッチング素子Ｑ１を確実にオフ状
態にすることができるので、従来例のように定電圧回路
１の起動後に起動回路８からの電力供給が継続されるこ
とがなく、起動回路８の温度変動や電源電圧変動の影響
が定電圧回路１に及ぶことがないものである。
御回路９によってスイッチング素子Ｑ１を確実にオフ状
態にすることができるので、従来例のように定電圧回路
１の起動後に起動回路８からの電力供給が継続されるこ
とがなく、起動回路８の温度変動や電源電圧変動の影響
が定電圧回路１に及ぶことがないものである。
【００４２】（実施形態５）本発明の実施形態５を図６
を参照して詳細に説明する。但し、本実施形態における
定電圧回路１の構成は従来例と共通であるので説明は省
略し、本発明に係る起動回路１０についてのみ説明す
る。
を参照して詳細に説明する。但し、本実施形態における
定電圧回路１の構成は従来例と共通であるので説明は省
略し、本発明に係る起動回路１０についてのみ説明す
る。
【００４３】本実施形態の起動回路１０は、制御電源Ｅ
の正極側にドレイン端子が接続されるとともに定電圧回
路１の増幅器ＯＰの出力端にソース端子が接続されたＮ
型ＭＯＳＦＥＴから成るスイッチング素子Ｑ１と、スイ
ッチング素子Ｑ１のソース端子と制御電源Ｅの負極との
間に抵抗Ｒ４を介して接続されたコンデンサＣ、抵抗Ｒ
４とコンデンサＣの接続点にベースが接続されるととも
にスイッチング素子Ｑ１のソース端子にコレクタが接続
され且つ抵抗Ｒ６を介して制御電源Ｅの負極側にエミッ
タが接続されたＮＰＮ型のバイポーラトランジスタＱ
３、このバイポーラトランジスタＱ３のエミッタに抵抗
Ｒ７を介してベースが接続されるとともにスイッチング
素子Ｑ１のゲート端子にコレクタが接続され且つエミッ
タが制御電源Ｅの負極側に接続されたＮＰＮ型のバイポ
ーラトランジスタＱ２、このバイポーラトランジスタＱ
２のコレクタと制御電源Ｅの正極側の間に接続される抵
抗Ｒ５を具備した制御回路１１とを備えている。
の正極側にドレイン端子が接続されるとともに定電圧回
路１の増幅器ＯＰの出力端にソース端子が接続されたＮ
型ＭＯＳＦＥＴから成るスイッチング素子Ｑ１と、スイ
ッチング素子Ｑ１のソース端子と制御電源Ｅの負極との
間に抵抗Ｒ４を介して接続されたコンデンサＣ、抵抗Ｒ
４とコンデンサＣの接続点にベースが接続されるととも
にスイッチング素子Ｑ１のソース端子にコレクタが接続
され且つ抵抗Ｒ６を介して制御電源Ｅの負極側にエミッ
タが接続されたＮＰＮ型のバイポーラトランジスタＱ
３、このバイポーラトランジスタＱ３のエミッタに抵抗
Ｒ７を介してベースが接続されるとともにスイッチング
素子Ｑ１のゲート端子にコレクタが接続され且つエミッ
タが制御電源Ｅの負極側に接続されたＮＰＮ型のバイポ
ーラトランジスタＱ２、このバイポーラトランジスタＱ
２のコレクタと制御電源Ｅの正極側の間に接続される抵
抗Ｒ５を具備した制御回路１１とを備えている。
【００４４】次に本実施形態の起動回路１０の動作を説
明する。
明する。
【００４５】起動時に制御電源Ｅが投入されても定電圧
回路１がまだ起動していないので、その出力電圧Ｖｏは
非常に低いかあるいは略ゼロであり、バイポーラトラン
ジスタＱ２，Ｑ３がともにオフのままである。そのた
め、スイッチング素子Ｑ１のゲート端子には抵抗Ｒ５を
介して制御電源Ｅから高電圧が印加されてターンオンす
る。スイッチング素子Ｑ１がオン状態のときには制御電
源Ｅからスイッチング素子Ｑ１を介して定電圧回路１の
抵抗Ｒ１〜Ｒ３及び第１及び第２のダイオードＤ１，Ｄ
２に電力が供給され、抵抗Ｒ１を介して第１のダイオー
ドＤ１が順方向にバイアスされるために増幅器ＯＰの出
力電圧Ｖｏが抵抗Ｒ４，Ｒ６，Ｒ７とバイポーラトラン
ジスタＱ２，Ｑ３のベース−エミッタ間電圧で決定され
る所定の電圧まで上昇する。
回路１がまだ起動していないので、その出力電圧Ｖｏは
非常に低いかあるいは略ゼロであり、バイポーラトラン
ジスタＱ２，Ｑ３がともにオフのままである。そのた
め、スイッチング素子Ｑ１のゲート端子には抵抗Ｒ５を
介して制御電源Ｅから高電圧が印加されてターンオンす
る。スイッチング素子Ｑ１がオン状態のときには制御電
源Ｅからスイッチング素子Ｑ１を介して定電圧回路１の
抵抗Ｒ１〜Ｒ３及び第１及び第２のダイオードＤ１，Ｄ
２に電力が供給され、抵抗Ｒ１を介して第１のダイオー
ドＤ１が順方向にバイアスされるために増幅器ＯＰの出
力電圧Ｖｏが抵抗Ｒ４，Ｒ６，Ｒ７とバイポーラトラン
ジスタＱ２，Ｑ３のベース−エミッタ間電圧で決定され
る所定の電圧まで上昇する。
【００４６】一方、定電圧回路１の出力電圧Ｖｏが上記
所定電圧まで達するまでの期間内で、抵抗Ｒ４の両端に
生じる電圧降下によってバイポーラトランジスタＱ３が
オンとなり、バイポーラトランジスタＱ３を介してバイ
ポーラトランジスタＱ２がバイアスされてオンとなる。
これによりスイッチング素子Ｑ１のゲート端子には高電
圧が印加されなくなってターンオフし、制御電源Ｅから
スイッチング素子Ｑ１を介して行われていた電力供給が
停止する。
所定電圧まで達するまでの期間内で、抵抗Ｒ４の両端に
生じる電圧降下によってバイポーラトランジスタＱ３が
オンとなり、バイポーラトランジスタＱ３を介してバイ
ポーラトランジスタＱ２がバイアスされてオンとなる。
これによりスイッチング素子Ｑ１のゲート端子には高電
圧が印加されなくなってターンオフし、制御電源Ｅから
スイッチング素子Ｑ１を介して行われていた電力供給が
停止する。
【００４７】すなわち、定電圧回路１が起動した後は制
御回路１１によってスイッチング素子Ｑ１を確実にオフ
状態にすることができるので、従来例のように定電圧回
路１の起動後に起動回路１０からの電力供給が継続され
ることがなく、起動回路１０の温度変動や電源電圧変動
の影響が定電圧回路１に及ぶことがないものである。
御回路１１によってスイッチング素子Ｑ１を確実にオフ
状態にすることができるので、従来例のように定電圧回
路１の起動後に起動回路１０からの電力供給が継続され
ることがなく、起動回路１０の温度変動や電源電圧変動
の影響が定電圧回路１に及ぶことがないものである。
【００４８】（実施形態６）本発明の実施形態６を図７
を参照して詳細に説明する。但し、本実施形態における
定電圧回路１の構成は従来例と共通であるので説明は省
略し、本発明に係る起動回路１２についてのみ説明す
る。
を参照して詳細に説明する。但し、本実施形態における
定電圧回路１の構成は従来例と共通であるので説明は省
略し、本発明に係る起動回路１２についてのみ説明す
る。
【００４９】本実施形態の起動回路１２は、制御電源Ｅ
の正極側にソース端子が接続されるとともに定電圧回路
１の増幅器ＯＰの出力端にドレイン端子が接続されたＰ
型ＭＯＳＦＥＴから成るスイッチング素子Ｑ１’と、こ
のスイッチング素子Ｑ１’のドレイン端子と制御電源Ｅ
の負極との間にカソードを負極側にして順方向に直列接
続されたダイオードＤ５，Ｄ６、ダイオードＤ５のアノ
ードとスイッチング素子Ｑ１’のドレイン端子との間に
接続された抵抗Ｒ９、ダイオードＤ５と抵抗Ｒ９の接続
点にベースが接続されるとともに制御電源Ｅの正極側に
抵抗Ｒ１０を介してコレクタが接続され且つカソードが
制御電源Ｅの負極側に接続されたダイオードＤ７のアノ
ードにエミッタが接続されたＮＰＮ型のバイポーラトラ
ンジスタＱ３、このバイポーラトランジスタＱ３のコレ
クタにベースが接続されるとともにスイッチング素子Ｑ
１’のゲート端子にコレクタが接続され且つ制御電源Ｅ
の負極側にエミッタが接続されたＮＰＮ型のバイポーラ
トランジスタＱ２、このバイポーラトランジスタＱ２の
コレクタと制御電源Ｅの正極側の間に接続される抵抗Ｒ
５を具備した制御回路１３とを備えている。
の正極側にソース端子が接続されるとともに定電圧回路
１の増幅器ＯＰの出力端にドレイン端子が接続されたＰ
型ＭＯＳＦＥＴから成るスイッチング素子Ｑ１’と、こ
のスイッチング素子Ｑ１’のドレイン端子と制御電源Ｅ
の負極との間にカソードを負極側にして順方向に直列接
続されたダイオードＤ５，Ｄ６、ダイオードＤ５のアノ
ードとスイッチング素子Ｑ１’のドレイン端子との間に
接続された抵抗Ｒ９、ダイオードＤ５と抵抗Ｒ９の接続
点にベースが接続されるとともに制御電源Ｅの正極側に
抵抗Ｒ１０を介してコレクタが接続され且つカソードが
制御電源Ｅの負極側に接続されたダイオードＤ７のアノ
ードにエミッタが接続されたＮＰＮ型のバイポーラトラ
ンジスタＱ３、このバイポーラトランジスタＱ３のコレ
クタにベースが接続されるとともにスイッチング素子Ｑ
１’のゲート端子にコレクタが接続され且つ制御電源Ｅ
の負極側にエミッタが接続されたＮＰＮ型のバイポーラ
トランジスタＱ２、このバイポーラトランジスタＱ２の
コレクタと制御電源Ｅの正極側の間に接続される抵抗Ｒ
５を具備した制御回路１３とを備えている。
【００５０】次に本実施形態の起動回路１２の動作を説
明する。
明する。
【００５１】起動時に制御電源Ｅが投入されると抵抗Ｒ
１０を介してバイポーラトランジスタＱ２がバイアスさ
れてオンとなるため、スイッチング素子Ｑ１’がターン
オンする。なお、このときには定電圧回路１がまだ起動
されていないから出力電圧Ｖｏが低く、バイポーラトラ
ンジスタＱ３がバイアスされずにオフのままとなり、バ
イポーラトランジスタＱ２のオン状態が保持される。ス
イッチング素子Ｑ１’がオン状態のときには制御電源Ｅ
からスイッチング素子Ｑ１’を介して定電圧回路１の抵
抗Ｒ１〜Ｒ３及び第１及び第２のダイオードＤ１，Ｄ２
に電力が供給され、抵抗Ｒ１を介して第１のダイオード
Ｄ１が順方向にバイアスされるために増幅器ＯＰの出力
電圧Ｖｏが抵抗Ｒ９とダイオードＤ５，Ｄ６で決定され
る所定の電圧まで上昇する。
１０を介してバイポーラトランジスタＱ２がバイアスさ
れてオンとなるため、スイッチング素子Ｑ１’がターン
オンする。なお、このときには定電圧回路１がまだ起動
されていないから出力電圧Ｖｏが低く、バイポーラトラ
ンジスタＱ３がバイアスされずにオフのままとなり、バ
イポーラトランジスタＱ２のオン状態が保持される。ス
イッチング素子Ｑ１’がオン状態のときには制御電源Ｅ
からスイッチング素子Ｑ１’を介して定電圧回路１の抵
抗Ｒ１〜Ｒ３及び第１及び第２のダイオードＤ１，Ｄ２
に電力が供給され、抵抗Ｒ１を介して第１のダイオード
Ｄ１が順方向にバイアスされるために増幅器ＯＰの出力
電圧Ｖｏが抵抗Ｒ９とダイオードＤ５，Ｄ６で決定され
る所定の電圧まで上昇する。
【００５２】一方、定電圧回路１の出力電圧Ｖｏが上記
所定電圧まで達するとダイオードＤ５，Ｄ６が導通状態
となり、バイポーラトランジスタＱ３がバイアスされて
オンとなる。バイポーラトランジスタＱ３がオンすれば
バイポーラトランジスタＱ２がバイアスされなくなって
オフとなるため、スイッチング素子Ｑ１’のゲート端子
が逆バイアスされてスイッチング素子Ｑ１’がターンオ
フし、制御電源Ｅからスイッチング素子Ｑ１’を介して
行われていた電力供給が停止する。
所定電圧まで達するとダイオードＤ５，Ｄ６が導通状態
となり、バイポーラトランジスタＱ３がバイアスされて
オンとなる。バイポーラトランジスタＱ３がオンすれば
バイポーラトランジスタＱ２がバイアスされなくなって
オフとなるため、スイッチング素子Ｑ１’のゲート端子
が逆バイアスされてスイッチング素子Ｑ１’がターンオ
フし、制御電源Ｅからスイッチング素子Ｑ１’を介して
行われていた電力供給が停止する。
【００５３】すなわち、定電圧回路１が起動した後は制
御回路１３によってスイッチング素子Ｑ１’を確実にオ
フ状態にすることができるので、従来例のように定電圧
回路１の起動後に起動回路１３からの電力供給が継続さ
れることがなく、起動回路１２の温度変動や電源電圧変
動の影響が定電圧回路１に及ぶことがないものである。
また、本実施形態も実施形態３と同様に電力供給用のス
イッチング素子Ｑ１’をＰ型ＭＯＳＦＥＴにより構成し
ているので、定電圧回路１及び起動回路１２を集積化す
る場合にスイッチング素子Ｑ１’の基板バイアス効果を
考慮する必要がなく、ＩＣデバイスの設計が容易になる
という利点がある。
御回路１３によってスイッチング素子Ｑ１’を確実にオ
フ状態にすることができるので、従来例のように定電圧
回路１の起動後に起動回路１３からの電力供給が継続さ
れることがなく、起動回路１２の温度変動や電源電圧変
動の影響が定電圧回路１に及ぶことがないものである。
また、本実施形態も実施形態３と同様に電力供給用のス
イッチング素子Ｑ１’をＰ型ＭＯＳＦＥＴにより構成し
ているので、定電圧回路１及び起動回路１２を集積化す
る場合にスイッチング素子Ｑ１’の基板バイアス効果を
考慮する必要がなく、ＩＣデバイスの設計が容易になる
という利点がある。
【００５４】
【発明の効果】請求項１の発明は、出力電圧から得られ
る基準電圧を所定の増幅度で増幅して所定の定電圧を出
力する定電圧回路に対して起動時に基準電圧を与えて定
電圧回路を起動する起動回路であって、起動時にオンと
なり基準電圧を発生させるための電力を定電圧回路に供
給するスイッチング素子と、定電圧回路の出力電圧を検
知して出力電圧が所定値を越えれば前記スイッチング素
子をオフさせる制御回路とを備えたので、定電圧回路の
出力電圧が所定値を越えれば制御回路によってスイッチ
ング素子が確実にオフされて起動回路から定電圧回路へ
の電力供給が停止するため、起動回路の温度変動、電源
電圧変動の影響が定電圧回路に及ぶことがない。
る基準電圧を所定の増幅度で増幅して所定の定電圧を出
力する定電圧回路に対して起動時に基準電圧を与えて定
電圧回路を起動する起動回路であって、起動時にオンと
なり基準電圧を発生させるための電力を定電圧回路に供
給するスイッチング素子と、定電圧回路の出力電圧を検
知して出力電圧が所定値を越えれば前記スイッチング素
子をオフさせる制御回路とを備えたので、定電圧回路の
出力電圧が所定値を越えれば制御回路によってスイッチ
ング素子が確実にオフされて起動回路から定電圧回路へ
の電力供給が停止するため、起動回路の温度変動、電源
電圧変動の影響が定電圧回路に及ぶことがない。
【００５５】請求項２の発明は、前記定電圧回路が、制
御電源と、制御電源からの電力供給を受けて動作する増
幅器と、カソードが制御電源の負極側に接続されるとと
もにアノードが第１の抵抗を介して増幅器の出力端に接
続された第１のダイオードと、カソードが制御電源の負
極側に接続されるとともにアノードが第２及び第３の抵
抗の直列回路を介して増幅器の出力端に接続された第２
のダイオードとを具備し、第１の抵抗と第１のダイオー
ドのアノードとの接続点が増幅器の非反転入力端に接続
され、第２及び第３の抵抗の接続点が増幅器の反転入力
端に接続されて成り、前記起動回路が、制御電源の正極
側にドレイン端子が接続されるとともに増幅器の出力端
にソース端子が接続されたＮ型ＭＯＳＦＥＴから成る前
記スイッチング素子と、制御電源の両極間に接続された
第４及び第５の抵抗で制御電源を分圧して得られるしき
い値電圧を増幅器の出力電圧と比較し比較結果に応じて
スイッチング素子をオンオフ制御する制御回路とを備え
て成るので、請求項１の発明と同様の効果を奏すること
ができる。
御電源と、制御電源からの電力供給を受けて動作する増
幅器と、カソードが制御電源の負極側に接続されるとと
もにアノードが第１の抵抗を介して増幅器の出力端に接
続された第１のダイオードと、カソードが制御電源の負
極側に接続されるとともにアノードが第２及び第３の抵
抗の直列回路を介して増幅器の出力端に接続された第２
のダイオードとを具備し、第１の抵抗と第１のダイオー
ドのアノードとの接続点が増幅器の非反転入力端に接続
され、第２及び第３の抵抗の接続点が増幅器の反転入力
端に接続されて成り、前記起動回路が、制御電源の正極
側にドレイン端子が接続されるとともに増幅器の出力端
にソース端子が接続されたＮ型ＭＯＳＦＥＴから成る前
記スイッチング素子と、制御電源の両極間に接続された
第４及び第５の抵抗で制御電源を分圧して得られるしき
い値電圧を増幅器の出力電圧と比較し比較結果に応じて
スイッチング素子をオンオフ制御する制御回路とを備え
て成るので、請求項１の発明と同様の効果を奏すること
ができる。
【００５６】請求項３の発明は、前記制御回路が、第４
及び第５の抵抗の接続点と増幅器の出力端とが各々入力
端に接続されるとともに前記スイッチング素子のゲート
端子に出力端が接続されたコンパレータを具備して成る
ので、請求項２と同様の効果を奏することができる。
及び第５の抵抗の接続点と増幅器の出力端とが各々入力
端に接続されるとともに前記スイッチング素子のゲート
端子に出力端が接続されたコンパレータを具備して成る
ので、請求項２と同様の効果を奏することができる。
【００５７】請求項４の発明は、前記定電圧回路が、制
御電源と、制御電源からの電力供給を受けて動作する増
幅器と、カソードが制御電源の負極側に接続されるとと
もにアノードが第１の抵抗を介して増幅器の出力端に接
続された第１のダイオードと、カソードが制御電源の負
極側に接続されるとともにアノードが第２及び第３の抵
抗の直列回路を介して増幅器の出力端に接続された第２
のダイオードとを具備し、第１の抵抗と第１のダイオー
ドのアノードとの接続点が増幅器の非反転入力端に接続
され、第２及び第３の抵抗の接続点が増幅器の反転入力
端に接続されて成り、前記起動回路が、制御電源の正極
側にドレイン端子が接続されるとともに増幅器の出力端
にツェナーダイオードを介してソース端子が接続され且
つ制御電源の負極側に抵抗を介してソース端子が接続さ
れたＮ型ＭＯＳＦＥＴから成る前記スイッチング素子
と、制御電源の両極間に接続された第４〜第６の抵抗の
直列回路の第４及び第５の抵抗の接続点とスイッチング
素子のソース端子とが各々入力端に接続されるとともに
前記スイッチング素子のゲート端子に出力端が接続され
たコンパレータ、第５及び第６の抵抗の接続点にドレイ
ン端子が接続されるとともに制御電源の負極側にソース
端子が接続されたＮ型ＭＯＳＦＥＴ、コンパレータの出
力端とＮ型ＭＯＳＦＥＴのゲート端子との間に抵抗を介
して接続されたインバータを具備した制御回路とから成
るので、請求項１の発明の効果に加えて、第５及び第６
の抵抗の接続点にドレイン端子が接続されるとともに制
御電源の負極側にソース端子が接続されたＮ型ＭＯＳＦ
ＥＴ、コンパレータの出力端とＮ型ＭＯＳＦＥＴのゲー
ト端子との間に抵抗を介して接続されたインバータによ
ってコンパレータのしきい値電圧にヒステリシスを与え
ることができ、ノイズなどによる制御回路の誤動作を防
止することができる。
御電源と、制御電源からの電力供給を受けて動作する増
幅器と、カソードが制御電源の負極側に接続されるとと
もにアノードが第１の抵抗を介して増幅器の出力端に接
続された第１のダイオードと、カソードが制御電源の負
極側に接続されるとともにアノードが第２及び第３の抵
抗の直列回路を介して増幅器の出力端に接続された第２
のダイオードとを具備し、第１の抵抗と第１のダイオー
ドのアノードとの接続点が増幅器の非反転入力端に接続
され、第２及び第３の抵抗の接続点が増幅器の反転入力
端に接続されて成り、前記起動回路が、制御電源の正極
側にドレイン端子が接続されるとともに増幅器の出力端
にツェナーダイオードを介してソース端子が接続され且
つ制御電源の負極側に抵抗を介してソース端子が接続さ
れたＮ型ＭＯＳＦＥＴから成る前記スイッチング素子
と、制御電源の両極間に接続された第４〜第６の抵抗の
直列回路の第４及び第５の抵抗の接続点とスイッチング
素子のソース端子とが各々入力端に接続されるとともに
前記スイッチング素子のゲート端子に出力端が接続され
たコンパレータ、第５及び第６の抵抗の接続点にドレイ
ン端子が接続されるとともに制御電源の負極側にソース
端子が接続されたＮ型ＭＯＳＦＥＴ、コンパレータの出
力端とＮ型ＭＯＳＦＥＴのゲート端子との間に抵抗を介
して接続されたインバータを具備した制御回路とから成
るので、請求項１の発明の効果に加えて、第５及び第６
の抵抗の接続点にドレイン端子が接続されるとともに制
御電源の負極側にソース端子が接続されたＮ型ＭＯＳＦ
ＥＴ、コンパレータの出力端とＮ型ＭＯＳＦＥＴのゲー
ト端子との間に抵抗を介して接続されたインバータによ
ってコンパレータのしきい値電圧にヒステリシスを与え
ることができ、ノイズなどによる制御回路の誤動作を防
止することができる。
【００５８】請求項５の発明は、前記定電圧回路が、制
御電源と、制御電源からの電力供給を受けて動作する増
幅器と、カソードが制御電源の負極側に接続されるとと
もにアノードが第１の抵抗を介して増幅器の出力端に接
続された第１のダイオードと、カソードが制御電源の負
極側に接続されるとともにアノードが第２及び第３の抵
抗の直列回路を介して増幅器の出力端に接続された第２
のダイオードとを具備し、第１の抵抗と第１のダイオー
ドのアノードとの接続点が増幅器の非反転入力端に接続
され、第２及び第３の抵抗の接続点が増幅器の反転入力
端に接続されて成り、前記起動回路が、制御電源の正極
側にソース端子が接続されるとともに増幅器の出力端に
ドレイン端子が接続されたＰ型ＭＯＳＦＥＴから成る前
記スイッチング素子と、制御電源の両極間に接続された
第４及び第５の抵抗の接続点と増幅器の出力端とが各々
入力端に接続されるとともに前記スイッチング素子のゲ
ート端子にインバータを介して出力端が接続されたコン
パレータを具備した制御回路とから成るので、請求項１
の発明の効果に加えて、電力供給用のスイッチング素子
をＰ型のＭＯＳＦＥＴで構成しているため、定電圧回路
及び起動回路を集積化する場合にスイッチング素子の基
板バイアス効果を考慮する必要がなく、集積回路の設計
が容易になる。
御電源と、制御電源からの電力供給を受けて動作する増
幅器と、カソードが制御電源の負極側に接続されるとと
もにアノードが第１の抵抗を介して増幅器の出力端に接
続された第１のダイオードと、カソードが制御電源の負
極側に接続されるとともにアノードが第２及び第３の抵
抗の直列回路を介して増幅器の出力端に接続された第２
のダイオードとを具備し、第１の抵抗と第１のダイオー
ドのアノードとの接続点が増幅器の非反転入力端に接続
され、第２及び第３の抵抗の接続点が増幅器の反転入力
端に接続されて成り、前記起動回路が、制御電源の正極
側にソース端子が接続されるとともに増幅器の出力端に
ドレイン端子が接続されたＰ型ＭＯＳＦＥＴから成る前
記スイッチング素子と、制御電源の両極間に接続された
第４及び第５の抵抗の接続点と増幅器の出力端とが各々
入力端に接続されるとともに前記スイッチング素子のゲ
ート端子にインバータを介して出力端が接続されたコン
パレータを具備した制御回路とから成るので、請求項１
の発明の効果に加えて、電力供給用のスイッチング素子
をＰ型のＭＯＳＦＥＴで構成しているため、定電圧回路
及び起動回路を集積化する場合にスイッチング素子の基
板バイアス効果を考慮する必要がなく、集積回路の設計
が容易になる。
【００５９】請求項６の発明は、前記定電圧回路が、制
御電源と、制御電源からの電力供給を受けて動作する増
幅器と、カソードが制御電源の負極側に接続されるとと
もにアノードが第１の抵抗を介して増幅器の出力端に接
続された第１のダイオードと、カソードが制御電源の負
極側に接続されるとともにアノードが第２及び第３の抵
抗の直列回路を介して増幅器の出力端に接続された第２
のダイオードとを具備し、第１の抵抗と第１のダイオー
ドのアノードとの接続点が増幅器の非反転入力端に接続
され、第２及び第３の抵抗の接続点が増幅器の反転入力
端に接続されて成り、前記起動回路が、制御電源の正極
側にドレイン端子が接続されるとともに増幅器の出力端
にソース端子が接続されたＮ型ＭＯＳＦＥＴから成る前
記スイッチング素子と、該スイッチング素子のソース端
子と制御電源の負極との間にカソードを負極側にして順
方向に直列接続された第３及び第４のダイオード、第３
のダイオードのアノードとスイッチング素子のソース端
子との間に接続された第４の抵抗、第３及び第４のダイ
オードの接続点にベースが接続されるとともにスイッチ
ング素子のゲート端子にコレクタが接続され且つ制御電
源の負極側にエミッタが接続されたＮＰＮ型のバイポー
ラトランジスタ、該バイポーラトランジスタのコレクタ
と制御電源の正極側の間に接続される第５の抵抗を具備
した制御回路とから成るので、請求項１の発明と同様の
効果を奏することができる。
御電源と、制御電源からの電力供給を受けて動作する増
幅器と、カソードが制御電源の負極側に接続されるとと
もにアノードが第１の抵抗を介して増幅器の出力端に接
続された第１のダイオードと、カソードが制御電源の負
極側に接続されるとともにアノードが第２及び第３の抵
抗の直列回路を介して増幅器の出力端に接続された第２
のダイオードとを具備し、第１の抵抗と第１のダイオー
ドのアノードとの接続点が増幅器の非反転入力端に接続
され、第２及び第３の抵抗の接続点が増幅器の反転入力
端に接続されて成り、前記起動回路が、制御電源の正極
側にドレイン端子が接続されるとともに増幅器の出力端
にソース端子が接続されたＮ型ＭＯＳＦＥＴから成る前
記スイッチング素子と、該スイッチング素子のソース端
子と制御電源の負極との間にカソードを負極側にして順
方向に直列接続された第３及び第４のダイオード、第３
のダイオードのアノードとスイッチング素子のソース端
子との間に接続された第４の抵抗、第３及び第４のダイ
オードの接続点にベースが接続されるとともにスイッチ
ング素子のゲート端子にコレクタが接続され且つ制御電
源の負極側にエミッタが接続されたＮＰＮ型のバイポー
ラトランジスタ、該バイポーラトランジスタのコレクタ
と制御電源の正極側の間に接続される第５の抵抗を具備
した制御回路とから成るので、請求項１の発明と同様の
効果を奏することができる。
【００６０】請求項７の発明は、前記定電圧回路が、制
御電源と、制御電源からの電力供給を受けて動作する増
幅器と、カソードが制御電源の負極側に接続されるとと
もにアノードが第１の抵抗を介して増幅器の出力端に接
続された第１のダイオードと、カソードが制御電源の負
極側に接続されるとともにアノードが第２及び第３の抵
抗の直列回路を介して増幅器の出力端に接続された第２
のダイオードとを具備し、第１の抵抗と第１のダイオー
ドのアノードとの接続点が増幅器の非反転入力端に接続
され、第２及び第３の抵抗の接続点が増幅器の反転入力
端に接続されて成り、前記起動回路が、制御電源の正極
側にドレイン端子が接続されるとともに増幅器の出力端
にソース端子が接続されたＮ型ＭＯＳＦＥＴから成る前
記スイッチング素子と、該スイッチング素子のソース端
子と制御電源の負極との間に抵抗を介して接続されたコ
ンデンサ、抵抗とコンデンサの接続点にベースが接続さ
れるとともにスイッチング素子のソース端子にコレクタ
が接続され且つ第４の抵抗を介して制御電源の負極側に
エミッタが接続された第１のＮＰＮ型のバイポーラトラ
ンジスタ、該第１のバイポーラトランジスタのエミッタ
に第５の抵抗を介してベースが接続されるとともにスイ
ッチング素子のゲート端子にコレクタが接続され且つエ
ミッタが制御電源の負極側に接続された第２のＮＰＮ型
のバイポーラトランジスタ、該第２のバイポーラトラン
ジスタのコレクタと制御電源の正極側の間に接続される
第６の抵抗を具備した制御回路とから成るので、請求項
１の発明の効果と同様の効果を奏することができる。
御電源と、制御電源からの電力供給を受けて動作する増
幅器と、カソードが制御電源の負極側に接続されるとと
もにアノードが第１の抵抗を介して増幅器の出力端に接
続された第１のダイオードと、カソードが制御電源の負
極側に接続されるとともにアノードが第２及び第３の抵
抗の直列回路を介して増幅器の出力端に接続された第２
のダイオードとを具備し、第１の抵抗と第１のダイオー
ドのアノードとの接続点が増幅器の非反転入力端に接続
され、第２及び第３の抵抗の接続点が増幅器の反転入力
端に接続されて成り、前記起動回路が、制御電源の正極
側にドレイン端子が接続されるとともに増幅器の出力端
にソース端子が接続されたＮ型ＭＯＳＦＥＴから成る前
記スイッチング素子と、該スイッチング素子のソース端
子と制御電源の負極との間に抵抗を介して接続されたコ
ンデンサ、抵抗とコンデンサの接続点にベースが接続さ
れるとともにスイッチング素子のソース端子にコレクタ
が接続され且つ第４の抵抗を介して制御電源の負極側に
エミッタが接続された第１のＮＰＮ型のバイポーラトラ
ンジスタ、該第１のバイポーラトランジスタのエミッタ
に第５の抵抗を介してベースが接続されるとともにスイ
ッチング素子のゲート端子にコレクタが接続され且つエ
ミッタが制御電源の負極側に接続された第２のＮＰＮ型
のバイポーラトランジスタ、該第２のバイポーラトラン
ジスタのコレクタと制御電源の正極側の間に接続される
第６の抵抗を具備した制御回路とから成るので、請求項
１の発明の効果と同様の効果を奏することができる。
【００６１】請求項８の発明は、前記定電圧回路が、制
御電源と、制御電源からの電力供給を受けて動作する増
幅器と、カソードが制御電源の負極側に接続されるとと
もにアノードが第１の抵抗を介して増幅器の出力端に接
続された第１のダイオードと、カソードが制御電源の負
極側に接続されるとともにアノードが第２及び第３の抵
抗の直列回路を介して増幅器の出力端に接続された第２
のダイオードとを具備し、第１の抵抗と第１のダイオー
ドのアノードとの接続点が増幅器の非反転入力端に接続
され、第２及び第３の抵抗の接続点が増幅器の反転入力
端に接続されて成り、前記起動回路が、制御電源の正極
側にソース端子が接続されるとともに増幅器の出力端に
ドレイン端子が接続されたＰ型ＭＯＳＦＥＴから成る前
記スイッチング素子と、該スイッチング素子のドレイン
端子と制御電源の負極との間にカソードを負極側にして
順方向に直列接続された第３及び第４のダイオード、第
３のダイオードのアノードとスイッチング素子のドレイ
ン端子との間に接続された第４の抵抗、第３のダイオー
ドと第４の抵抗の接続点にベースが接続されるとともに
制御電源の正極側に抵抗を介してコレクタが接続され且
つカソードが制御電源の負極側に接続された第５のダイ
オードのアノードにエミッタが接続された第１のＮＰＮ
型のバイポーラトランジスタ、第１のバイポーラトラン
ジスタのコレクタにベースが接続されるとともにスイッ
チング素子のゲート端子にコレクタが接続され且つ制御
電源の負極側にエミッタが接続された第２のＮＰＮ型の
バイポーラトランジスタ、第２のバイポーラトランジス
タのコレクタと制御電源の正極側の間に接続される第５
の抵抗を具備した制御回路とから成るので、請求項１の
発明の効果に加えて、電力供給用のスイッチング素子を
Ｐ型のＭＯＳＦＥＴで構成しているため、定電圧回路及
び起動回路を集積化する場合にスイッチング素子の基板
バイアス効果を考慮する必要がなく、集積回路の設計が
容易になる。
御電源と、制御電源からの電力供給を受けて動作する増
幅器と、カソードが制御電源の負極側に接続されるとと
もにアノードが第１の抵抗を介して増幅器の出力端に接
続された第１のダイオードと、カソードが制御電源の負
極側に接続されるとともにアノードが第２及び第３の抵
抗の直列回路を介して増幅器の出力端に接続された第２
のダイオードとを具備し、第１の抵抗と第１のダイオー
ドのアノードとの接続点が増幅器の非反転入力端に接続
され、第２及び第３の抵抗の接続点が増幅器の反転入力
端に接続されて成り、前記起動回路が、制御電源の正極
側にソース端子が接続されるとともに増幅器の出力端に
ドレイン端子が接続されたＰ型ＭＯＳＦＥＴから成る前
記スイッチング素子と、該スイッチング素子のドレイン
端子と制御電源の負極との間にカソードを負極側にして
順方向に直列接続された第３及び第４のダイオード、第
３のダイオードのアノードとスイッチング素子のドレイ
ン端子との間に接続された第４の抵抗、第３のダイオー
ドと第４の抵抗の接続点にベースが接続されるとともに
制御電源の正極側に抵抗を介してコレクタが接続され且
つカソードが制御電源の負極側に接続された第５のダイ
オードのアノードにエミッタが接続された第１のＮＰＮ
型のバイポーラトランジスタ、第１のバイポーラトラン
ジスタのコレクタにベースが接続されるとともにスイッ
チング素子のゲート端子にコレクタが接続され且つ制御
電源の負極側にエミッタが接続された第２のＮＰＮ型の
バイポーラトランジスタ、第２のバイポーラトランジス
タのコレクタと制御電源の正極側の間に接続される第５
の抵抗を具備した制御回路とから成るので、請求項１の
発明の効果に加えて、電力供給用のスイッチング素子を
Ｐ型のＭＯＳＦＥＴで構成しているため、定電圧回路及
び起動回路を集積化する場合にスイッチング素子の基板
バイアス効果を考慮する必要がなく、集積回路の設計が
容易になる。
【図１】実施形態１を示す回路図である。
【図２】同上の具体回路図である。
【図３】実施形態２を示す回路図である。
【図４】実施形態３を示す回路図である。
【図５】実施形態４を示す回路図である。
【図６】実施形態５を示す回路図である。
【図７】実施形態６を示す回路図である。
【図８】従来例を示す回路図である。
１ 定電圧回路 ２ 起動回路 ３ 制御回路 ３ａ 比較回路 Ｑ１ スイッチング素子 Ｅ 制御電源
Claims (8)
- 【請求項１】 出力電圧から得られる基準電圧を所定の
増幅度で増幅して所定の定電圧を出力する定電圧回路に
対して起動時に基準電圧を与えて定電圧回路を起動する
起動回路であって、起動時にオンとなり基準電圧を発生
させるための電力を定電圧回路に供給するスイッチング
素子と、定電圧回路の出力電圧を検知して出力電圧が所
定値を越えれば前記スイッチング素子をオフさせる制御
回路とを備えたことを特徴とする起動回路。 - 【請求項２】 前記定電圧回路は、制御電源と、制御電
源からの電力供給を受けて動作する増幅器と、カソード
が制御電源の負極側に接続されるとともにアノードが第
１の抵抗を介して増幅器の出力端に接続された第１のダ
イオードと、カソードが制御電源の負極側に接続される
とともにアノードが第２及び第３の抵抗の直列回路を介
して増幅器の出力端に接続された第２のダイオードとを
具備し、第１の抵抗と第１のダイオードのアノードとの
接続点が増幅器の非反転入力端に接続され、第２及び第
３の抵抗の接続点が増幅器の反転入力端に接続されて成
り、前記起動回路は、制御電源の正極側にドレイン端子
が接続されるとともに増幅器の出力端にソース端子が接
続されたＮ型ＭＯＳＦＥＴから成る前記スイッチング素
子と、制御電源の両極間に接続された第４及び第５の抵
抗で制御電源を分圧して得られるしきい値電圧を増幅器
の出力電圧と比較し比較結果に応じてスイッチング素子
をオンオフ制御する制御回路とを備えて成ることを特徴
とする請求項１記載の起動回路。 - 【請求項３】 前記制御回路は、第４及び第５の抵抗の
接続点と増幅器の出力端とが各々入力端に接続されると
ともに前記スイッチング素子のゲート端子に出力端が接
続されたコンパレータを具備して成ることを特徴とする
請求項２記載の起動回路。 - 【請求項４】 前記定電圧回路は、制御電源と、制御電
源からの電力供給を受けて動作する増幅器と、カソード
が制御電源の負極側に接続されるとともにアノードが第
１の抵抗を介して増幅器の出力端に接続された第１のダ
イオードと、カソードが制御電源の負極側に接続される
とともにアノードが第２及び第３の抵抗の直列回路を介
して増幅器の出力端に接続された第２のダイオードとを
具備し、第１の抵抗と第１のダイオードのアノードとの
接続点が増幅器の非反転入力端に接続され、第２及び第
３の抵抗の接続点が増幅器の反転入力端に接続されて成
り、前記起動回路は、制御電源の正極側にドレイン端子
が接続されるとともに増幅器の出力端にツェナーダイオ
ードを介してソース端子が接続され且つ制御電源の負極
側に抵抗を介してソース端子が接続されたＮ型ＭＯＳＦ
ＥＴから成る前記スイッチング素子と、制御電源の両極
間に接続された第４〜第６の抵抗の直列回路の第４及び
第５の抵抗の接続点とスイッチング素子のソース端子と
が各々入力端に接続されるとともに前記スイッチング素
子のゲート端子に出力端が接続されたコンパレータ、第
５及び第６の抵抗の接続点にドレイン端子が接続される
とともに制御電源の負極側にソース端子が接続されたＮ
型ＭＯＳＦＥＴ、コンパレータの出力端とＮ型ＭＯＳＦ
ＥＴのゲート端子との間に抵抗を介して接続されたイン
バータを具備した制御回路とから成ることを特徴とする
請求項１記載の起動回路。 - 【請求項５】 前記定電圧回路は、制御電源と、制御電
源からの電力供給を受けて動作する増幅器と、カソード
が制御電源の負極側に接続されるとともにアノードが第
１の抵抗を介して増幅器の出力端に接続された第１のダ
イオードと、カソードが制御電源の負極側に接続される
とともにアノードが第２及び第３の抵抗の直列回路を介
して増幅器の出力端に接続された第２のダイオードとを
具備し、第１の抵抗と第１のダイオードのアノードとの
接続点が増幅器の非反転入力端に接続され、第２及び第
３の抵抗の接続点が増幅器の反転入力端に接続されて成
り、前記起動回路は、制御電源の正極側にソース端子が
接続されるとともに増幅器の出力端にドレイン端子が接
続されたＰ型ＭＯＳＦＥＴから成る前記スイッチング素
子と、制御電源の両極間に接続された第４及び第５の抵
抗の接続点と増幅器の出力端とが各々入力端に接続され
るとともに前記スイッチング素子のゲート端子にインバ
ータを介して出力端が接続されたコンパレータを具備し
た制御回路とから成ることを特徴とする請求項１記載の
起動回路。 - 【請求項６】 前記定電圧回路は、制御電源と、制御電
源からの電力供給を受けて動作する増幅器と、カソード
が制御電源の負極側に接続されるとともにアノードが第
１の抵抗を介して増幅器の出力端に接続された第１のダ
イオードと、カソードが制御電源の負極側に接続される
とともにアノードが第２及び第３の抵抗の直列回路を介
して増幅器の出力端に接続された第２のダイオードとを
具備し、第１の抵抗と第１のダイオードのアノードとの
接続点が増幅器の非反転入力端に接続され、第２及び第
３の抵抗の接続点が増幅器の反転入力端に接続されて成
り、前記起動回路は、制御電源の正極側にドレイン端子
が接続されるとともに増幅器の出力端にソース端子が接
続されたＮ型ＭＯＳＦＥＴから成る前記スイッチング素
子と、該スイッチング素子のソース端子と制御電源の負
極との間にカソードを負極側にして順方向に直列接続さ
れた第３及び第４のダイオード、第３のダイオードのア
ノードとスイッチング素子のソース端子との間に接続さ
れた第４の抵抗、第３及び第４のダイオードの接続点に
ベースが接続されるとともにスイッチング素子のゲート
端子にコレクタが接続され且つ制御電源の負極側にエミ
ッタが接続されたＮＰＮ型のバイポーラトランジスタ、
該バイポーラトランジスタのコレクタと制御電源の正極
側の間に接続される第５の抵抗を具備した制御回路とか
ら成ることを特徴とする請求項１記載の起動回路。 - 【請求項７】 前記定電圧回路は、制御電源と、制御電
源からの電力供給を受けて動作する増幅器と、カソード
が制御電源の負極側に接続されるとともにアノードが第
１の抵抗を介して増幅器の出力端に接続された第１のダ
イオードと、カソードが制御電源の負極側に接続される
とともにアノードが第２及び第３の抵抗の直列回路を介
して増幅器の出力端に接続された第２のダイオードとを
具備し、第１の抵抗と第１のダイオードのアノードとの
接続点が増幅器の非反転入力端に接続され、第２及び第
３の抵抗の接続点が増幅器の反転入力端に接続されて成
り、前記起動回路は、制御電源の正極側にドレイン端子
が接続されるとともに増幅器の出力端にソース端子が接
続されたＮ型ＭＯＳＦＥＴから成る前記スイッチング素
子と、該スイッチング素子のソース端子と制御電源の負
極との間に抵抗を介して接続されたコンデンサ、抵抗と
コンデンサの接続点にベースが接続されるとともにスイ
ッチング素子のソース端子にコレクタが接続され且つ第
４の抵抗を介して制御電源の負極側にエミッタが接続さ
れた第１のＮＰＮ型のバイポーラトランジスタ、該第１
のバイポーラトランジスタのエミッタに第５の抵抗を介
してベースが接続されるとともにスイッチング素子のゲ
ート端子にコレクタが接続され且つエミッタが制御電源
の負極側に接続された第２のＮＰＮ型のバイポーラトラ
ンジスタ、該第２のバイポーラトランジスタのコレクタ
と制御電源の正極側の間に接続される第６の抵抗を具備
した制御回路とから成ることを特徴とする請求項１記載
の起動回路。 - 【請求項８】 前記定電圧回路は、制御電源と、制御電
源からの電力供給を受けて動作する増幅器と、カソード
が制御電源の負極側に接続されるとともにアノードが第
１の抵抗を介して増幅器の出力端に接続された第１のダ
イオードと、カソードが制御電源の負極側に接続される
とともにアノードが第２及び第３の抵抗の直列回路を介
して増幅器の出力端に接続された第２のダイオードとを
具備し、第１の抵抗と第１のダイオードのアノードとの
接続点が増幅器の非反転入力端に接続され、第２及び第
３の抵抗の接続点が増幅器の反転入力端に接続されて成
り、前記起動回路は、制御電源の正極側にソース端子が
接続されるとともに増幅器の出力端にドレイン端子が接
続されたＰ型ＭＯＳＦＥＴから成る前記スイッチング素
子と、該スイッチング素子のドレイン端子と制御電源の
負極との間にカソードを負極側にして順方向に直列接続
された第３及び第４のダイオード、第３のダイオードの
アノードとスイッチング素子のドレイン端子との間に接
続された第４の抵抗、第３のダイオードと第４の抵抗の
接続点にベースが接続されるとともに制御電源の正極側
に抵抗を介してコレクタが接続され且つカソードが制御
電源の負極側に接続された第５のダイオードのアノード
にエミッタが接続された第１のＮＰＮ型のバイポーラト
ランジスタ、第１のバイポーラトランジスタのコレクタ
にベースが接続されるとともにスイッチング素子のゲー
ト端子にコレクタが接続され且つ制御電源の負極側にエ
ミッタが接続された第２のＮＰＮ型のバイポーラトラン
ジスタ、第２のバイポーラトランジスタのコレクタと制
御電源の正極側の間に接続される第５の抵抗を具備した
制御回路とから成ることを特徴とする請求項１記載の起
動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18737998A JP3589032B2 (ja) | 1998-06-25 | 1998-07-02 | 起動回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21843698 | 1998-06-25 | ||
| JP10-218436 | 1998-06-25 | ||
| JP18737998A JP3589032B2 (ja) | 1998-06-25 | 1998-07-02 | 起動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000081919A true JP2000081919A (ja) | 2000-03-21 |
| JP3589032B2 JP3589032B2 (ja) | 2004-11-17 |
Family
ID=26504321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18737998A Expired - Fee Related JP3589032B2 (ja) | 1998-06-25 | 1998-07-02 | 起動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3589032B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006197426A (ja) * | 2005-01-17 | 2006-07-27 | Sony Corp | 固体撮像装置および半導体装置 |
| JP2010506282A (ja) * | 2006-10-04 | 2010-02-25 | アイティーアイ スコットランド リミテッド | バンドギャップ回路用スタートアップ回路 |
| CN111373644A (zh) * | 2017-12-25 | 2020-07-03 | 德州仪器公司 | 处理由负偏压温度不稳定性引起的电压漂移的电压监控电路 |
| CN112187228A (zh) * | 2020-09-30 | 2021-01-05 | 贵州天义电器有限责任公司 | 一种接触器线圈恒流脉宽调制电路 |
| CN115412034A (zh) * | 2021-05-26 | 2022-11-29 | 杭州地芯科技有限公司 | 一种启动电路装置、滤波器以及接收机 |
-
1998
- 1998-07-02 JP JP18737998A patent/JP3589032B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006197426A (ja) * | 2005-01-17 | 2006-07-27 | Sony Corp | 固体撮像装置および半導体装置 |
| JP2010506282A (ja) * | 2006-10-04 | 2010-02-25 | アイティーアイ スコットランド リミテッド | バンドギャップ回路用スタートアップ回路 |
| CN111373644A (zh) * | 2017-12-25 | 2020-07-03 | 德州仪器公司 | 处理由负偏压温度不稳定性引起的电压漂移的电压监控电路 |
| CN112187228A (zh) * | 2020-09-30 | 2021-01-05 | 贵州天义电器有限责任公司 | 一种接触器线圈恒流脉宽调制电路 |
| CN115412034A (zh) * | 2021-05-26 | 2022-11-29 | 杭州地芯科技有限公司 | 一种启动电路装置、滤波器以及接收机 |
| CN115412034B (zh) * | 2021-05-26 | 2023-04-11 | 杭州地芯科技有限公司 | 一种启动电路装置、滤波器以及接收机 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3589032B2 (ja) | 2004-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3637848B2 (ja) | 負荷駆動回路 | |
| JPH0698529A (ja) | Ｍｏｓ半ブリッジの駆動回路 | |
| JP2006027364A (ja) | 車両用電源装置 | |
| JP2000081919A (ja) | 起動回路 | |
| KR100812876B1 (ko) | 전원 회로 및 반도체 장치 | |
| US5945877A (en) | Power amplifier with bootstrap voltage clamp | |
| US6876180B2 (en) | Power supply circuit having a start up circuit | |
| JP3179444B2 (ja) | 電源監視回路 | |
| KR19990072223A (ko) | 강하하는 전원에서 적절한 리셋을 보장하는리셋 회로 | |
| JPH06197445A (ja) | トランジスタ保護回路 | |
| JP3711893B2 (ja) | 電源回路装置 | |
| US7859306B2 (en) | Load driving circuit | |
| JP2661546B2 (ja) | 定電圧電源回路 | |
| JPH07202667A (ja) | 半導体装置 | |
| JP2005203848A (ja) | 出力回路およびオペアンプ | |
| JP3003455B2 (ja) | 過熱検出回路 | |
| JPH0650014Y2 (ja) | 直列制御形電圧安定化器 | |
| JP2002123325A (ja) | 基準電圧発生装置 | |
| JP2001094203A (ja) | レーザ駆動装置 | |
| JPH0513046Y2 (ja) | ||
| JP3239088B2 (ja) | 増幅回路 | |
| JPS5951011B2 (ja) | 安定化電源回路 | |
| KR900006777Y1 (ko) | 바이어스전류 공급 안정화회로 | |
| JP2023176355A (ja) | チャージポンプの電圧検出回路及びゲート駆動回路 | |
| KR0132407Y1 (ko) | 전원전압 감소 검출회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040628 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040727 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040809 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |