JPH06197445A - トランジスタ保護回路 - Google Patents
トランジスタ保護回路Info
- Publication number
- JPH06197445A JPH06197445A JP4344127A JP34412792A JPH06197445A JP H06197445 A JPH06197445 A JP H06197445A JP 4344127 A JP4344127 A JP 4344127A JP 34412792 A JP34412792 A JP 34412792A JP H06197445 A JPH06197445 A JP H06197445A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- control electrode
- source
- emitter
- voltage drop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】
【目的】 過電流が流れたとき出力トランジスタに入る
電力損失をゼロもしくは軽減し、破壊から保護する。 【構成】 主電流出力する第１のトランジスタＱ１と、
それとドレイン（またはコレクタ）が共通接続されて出
力端となる第２のトランジスタＱ２を設け、第１，第２
のトランジスタの制御電極間に抵抗Ｒ３を入れ、第２の
トランジスタの制御電極を制御入力端子とし、電圧降下
検出出力によりＯＮする第３のトランジスタＱ３を設
け、このトランジスタで第１のトランジスタの制御電極
とソース（またはエミッタ）を短絡するようにした。 【効果】 電流検出抵抗不要で出力トランジスタに過電
流が流れた時トランジスタをＯＦＦできる。また通常動
作時の電力損失も検出用抵抗がないから減らせる。
電力損失をゼロもしくは軽減し、破壊から保護する。 【構成】 主電流出力する第１のトランジスタＱ１と、
それとドレイン（またはコレクタ）が共通接続されて出
力端となる第２のトランジスタＱ２を設け、第１，第２
のトランジスタの制御電極間に抵抗Ｒ３を入れ、第２の
トランジスタの制御電極を制御入力端子とし、電圧降下
検出出力によりＯＮする第３のトランジスタＱ３を設
け、このトランジスタで第１のトランジスタの制御電極
とソース（またはエミッタ）を短絡するようにした。 【効果】 電流検出抵抗不要で出力トランジスタに過電
流が流れた時トランジスタをＯＦＦできる。また通常動
作時の電力損失も検出用抵抗がないから減らせる。
Description
【０００１】
【産業上の利用分野】モータ、アクチュエータ、ランプ
等を駆動するパワートランジスタまたはパワーＭＯＳＦ
ＥＴの保護回路に関する。
等を駆動するパワートランジスタまたはパワーＭＯＳＦ
ＥＴの保護回路に関する。
【０００２】
【従来の技術】従来は図６ａ，ｂ図７ａ，ｂに示すよう
に主電流を出力するトランジスタＱ１のドレイン（また
はコレクタ）は出力端に、ソース（またはエミッタ）と
ＧＮＤ間に電流検出用抵抗Ｒ０を接続し、電流制御用ト
ランジスタＱ３の制御電極（ゲートまたはベース）がト
ランジスタＱ１のソース（またはエミッタ）に、ドレイ
ン（またはコレクタ）がトランジスタＱ１の制御電極
（ゲートまたはベース）に、ソース（またはエミッタ）
がＧＮＤに接続され、トランジスタＱ１の制御電極と、
トランジスタＱ３のドレイン（またはコレクタ）の接続
点から抵抗Ｒ３を介し、外部制御入力端子に接続された
構成となっていた。
に主電流を出力するトランジスタＱ１のドレイン（また
はコレクタ）は出力端に、ソース（またはエミッタ）と
ＧＮＤ間に電流検出用抵抗Ｒ０を接続し、電流制御用ト
ランジスタＱ３の制御電極（ゲートまたはベース）がト
ランジスタＱ１のソース（またはエミッタ）に、ドレイ
ン（またはコレクタ）がトランジスタＱ１の制御電極
（ゲートまたはベース）に、ソース（またはエミッタ）
がＧＮＤに接続され、トランジスタＱ１の制御電極と、
トランジスタＱ３のドレイン（またはコレクタ）の接続
点から抵抗Ｒ３を介し、外部制御入力端子に接続された
構成となっていた。
【０００３】この構成における動作は、トランジスタＱ
１に過大な電流Ｉｓが流れ、電流検出用抵抗Ｒ０の両端
電位が、トランジスタＱ３のオン電圧Ｖｔｈに達する
と、トランジスタＱ３が動作し、トランジスタＱ１の制
御電極の電圧Ｖｇを低下せしめ電流をＩｍａｘ＝Ｖｔｈ
／Ｒ０になるように制限することとなる。
１に過大な電流Ｉｓが流れ、電流検出用抵抗Ｒ０の両端
電位が、トランジスタＱ３のオン電圧Ｖｔｈに達する
と、トランジスタＱ３が動作し、トランジスタＱ１の制
御電極の電圧Ｖｇを低下せしめ電流をＩｍａｘ＝Ｖｔｈ
／Ｒ０になるように制限することとなる。
【０００４】
【発明が解決しようとする課題】従来技術によれば過大
電流が流れた場合、電流制限は可能であるが、トランジ
スタＱ１で消費される電力Ｐｄは電流制限値をＩｍａｘ
し、ドレイン（またはエミッタ）９とソース（またはエ
ミッタ）間の電圧降下をＶｓａｔとするとＰｄ＝Ｉｍａ
ｘ×Ｖｓａｔとなり、過大電力損失状態が続き素子の完
全な保護が出来ないし、電流検出抵抗Ｒ０は通常動作状
態においても電圧降下を生じ、電圧利用範囲または電力
効率を低下させるため好ましくない。
電流が流れた場合、電流制限は可能であるが、トランジ
スタＱ１で消費される電力Ｐｄは電流制限値をＩｍａｘ
し、ドレイン（またはエミッタ）９とソース（またはエ
ミッタ）間の電圧降下をＶｓａｔとするとＰｄ＝Ｉｍａ
ｘ×Ｖｓａｔとなり、過大電力損失状態が続き素子の完
全な保護が出来ないし、電流検出抵抗Ｒ０は通常動作状
態においても電圧降下を生じ、電圧利用範囲または電力
効率を低下させるため好ましくない。
【０００５】
【課題を解決するための手段】出力トランジスタＱ１に
よる電圧降下が過電流により上昇した時その電圧に関連
する電圧を出力するトランジスタＱ２を設けると共にそ
の出力電圧が所定電圧以上になると作動する電流遮断用
トランジスタＱ３を設けるか、所定電圧以上になると発
信を開始する発振器を介し遮断用トランジスタＱ３を動
作させ、トランジスタＱ１，Ｑ２の制御電極間に設けた
抵抗に電圧降下を生じせしめ、主電流を出力するトラン
ジスタＱ１をＯＦＦまたはでユーティー制御するように
した。
よる電圧降下が過電流により上昇した時その電圧に関連
する電圧を出力するトランジスタＱ２を設けると共にそ
の出力電圧が所定電圧以上になると作動する電流遮断用
トランジスタＱ３を設けるか、所定電圧以上になると発
信を開始する発振器を介し遮断用トランジスタＱ３を動
作させ、トランジスタＱ１，Ｑ２の制御電極間に設けた
抵抗に電圧降下を生じせしめ、主電流を出力するトラン
ジスタＱ１をＯＦＦまたはでユーティー制御するように
した。
【０００６】
【作用】上記構成によると負荷がショートし、過電流が
流れると即座に出力トランジスタをＯＦＦし、負荷が正
常に戻っても制御入力を一旦ＯＦＦするか、第３のトラ
ンジスタを発振器、または時定数回路で一旦ＯＦＦする
迄保持する。
流れると即座に出力トランジスタをＯＦＦし、負荷が正
常に戻っても制御入力を一旦ＯＦＦするか、第３のトラ
ンジスタを発振器、または時定数回路で一旦ＯＦＦする
迄保持する。
【０００７】
【実施例１】第１図を用いその構成および動作を説明す
る。
る。
【０００８】Ｑ１，Ｑ２，Ｑ３はＮチャンネルＭＯＳＦ
Ｅ、ＴＲ１，Ｒ２，Ｒ３は抵抗である。Ｑ１は主電流出
力用トランジスタでソースはＧＮＤ端子に、ゲートは抵
抗Ｒ３を介し制御入力端子に接がれる。トランジスタＱ
２は過電流によるトランジスタＱ１の電圧降下Ｖｄｓを
検出するトランジスタで、ドレインはトランジスタＱ１
のドレインと共通接続され、出力端子に接続され、ゲー
トは制御入力端子に接続されソースは分圧器を構成する
Ｒ１，Ｒ２，を介しＧＮＤに接続されている。該分圧器
Ｒ１，Ｒ２の中点は電流遮断用トランジスタＱ３のゲー
トに接がれトランジスタＱ３のドレインはトランジスタ
Ｑ１のゲートに、ソースはＧＮＤに接続されている。
Ｅ、ＴＲ１，Ｒ２，Ｒ３は抵抗である。Ｑ１は主電流出
力用トランジスタでソースはＧＮＤ端子に、ゲートは抵
抗Ｒ３を介し制御入力端子に接がれる。トランジスタＱ
２は過電流によるトランジスタＱ１の電圧降下Ｖｄｓを
検出するトランジスタで、ドレインはトランジスタＱ１
のドレインと共通接続され、出力端子に接続され、ゲー
トは制御入力端子に接続されソースは分圧器を構成する
Ｒ１，Ｒ２，を介しＧＮＤに接続されている。該分圧器
Ｒ１，Ｒ２の中点は電流遮断用トランジスタＱ３のゲー
トに接がれトランジスタＱ３のドレインはトランジスタ
Ｑ１のゲートに、ソースはＧＮＤに接続されている。
【０００９】トランジスタＱ３は本実施例ではＭＯＳト
ランジスタＱ３を用いているが図２のようにバイポーラ
トランジスタでもよい。
ランジスタＱ３を用いているが図２のようにバイポーラ
トランジスタでもよい。
【００１０】次に動作を説明する。
【００１１】今、負荷電流をＩｒ、トランジスタＱ１，
Ｑ２のオン抵抗をそれぞれｒｏｎ１，ｒｏｎ２としｒｏ
ｎ２＜＜（Ｒ１＋Ｒ２）と設定すると、トランジスタＱ
２のソース電位ＶａはほぼトランジスタＱ１のドレイン
電圧となる。
Ｑ２のオン抵抗をそれぞれｒｏｎ１，ｒｏｎ２としｒｏ
ｎ２＜＜（Ｒ１＋Ｒ２）と設定すると、トランジスタＱ
２のソース電位ＶａはほぼトランジスタＱ１のドレイン
電圧となる。
【００１２】Ｖａ≒Ｉｒ×ｒｏｎ１電流遮断用トランジ
スタＱ３のゲートにはトランジスタＱ２のソース電位Ｖ
ａをＲ１とＲ２で分圧した電圧Ｖｂが印加されＶｂ＝Ｖ
ａ×Ｒ２／Ｒ１＋Ｒ２≒Ｉｌ×ｒｏｎ１×Ｒ２／Ｒ１＋
Ｒ２となる。トランジスタＱ３のスレッショルド電圧を
Ｖｔｈ３とするとＶｂがＶｔｈ３以上になるとトランジ
スタＱ３がＯＮし、トランジスタＱ１のゲート、ソース
を短絡し、ＯＦＦするように動作するのである。トラン
ジスタＱ１がＯＦＦするとトランジスタＱ１，Ｑ２のド
レイン電圧は一気に上昇するからトランジスタＱ２のソ
ース電位Ｖａも制御入力端子電位をＶｇとすると一気に
Ｖａ≒Ｖｇ−Ｖｔｈ３まで上昇し、トランジスタＱ３は
ＯＮを保持、すなわちトランジスタＱ１はＯＦＦし続け
る。制御入力端を一旦”Ｌｏｗ”にし、負荷が正常であ
れば次に”Ｈｉｇｈ”にした時は正常動作に入ることな
る。
スタＱ３のゲートにはトランジスタＱ２のソース電位Ｖ
ａをＲ１とＲ２で分圧した電圧Ｖｂが印加されＶｂ＝Ｖ
ａ×Ｒ２／Ｒ１＋Ｒ２≒Ｉｌ×ｒｏｎ１×Ｒ２／Ｒ１＋
Ｒ２となる。トランジスタＱ３のスレッショルド電圧を
Ｖｔｈ３とするとＶｂがＶｔｈ３以上になるとトランジ
スタＱ３がＯＮし、トランジスタＱ１のゲート、ソース
を短絡し、ＯＦＦするように動作するのである。トラン
ジスタＱ１がＯＦＦするとトランジスタＱ１，Ｑ２のド
レイン電圧は一気に上昇するからトランジスタＱ２のソ
ース電位Ｖａも制御入力端子電位をＶｇとすると一気に
Ｖａ≒Ｖｇ−Ｖｔｈ３まで上昇し、トランジスタＱ３は
ＯＮを保持、すなわちトランジスタＱ１はＯＦＦし続け
る。制御入力端を一旦”Ｌｏｗ”にし、負荷が正常であ
れば次に”Ｈｉｇｈ”にした時は正常動作に入ることな
る。
【００１３】
【実施例２】図２に示す第２の実施例は電流遮断用トラ
ンジスタＱ３をＮＰＮトランジスタに置き換えた構成で
あり、動作は第１の実施例と同じであるので説明は省略
する。
ンジスタＱ３をＮＰＮトランジスタに置き換えた構成で
あり、動作は第１の実施例と同じであるので説明は省略
する。
【００１４】
【実施例３】図に第３の実施例を示す。本実施例は第１
の実施例の分圧器を構成する抵抗Ｒ１，Ｒ２の中点とト
ランジスタＱ３の間に発振回路入力端１と出力端２を挿
入した例で分圧出力Ｖｂが発振器の発振開始電圧Ｖｔｈ
０以上になると発信を開始し、トランジスタＱ３を断続
的にＯＮ／ＯＦＦし、トランジスタＱ１の電流をＤｕｔ
ｙ制御する構成で制御入力端子が”Ｈｉｇｈ”の間負荷
が正常になるまでＯＮ／ＯＦＦを続け、負荷が正常に戻
るとトランジスタＱ１は”ＯＮ”に戻るのである。
の実施例の分圧器を構成する抵抗Ｒ１，Ｒ２の中点とト
ランジスタＱ３の間に発振回路入力端１と出力端２を挿
入した例で分圧出力Ｖｂが発振器の発振開始電圧Ｖｔｈ
０以上になると発信を開始し、トランジスタＱ３を断続
的にＯＮ／ＯＦＦし、トランジスタＱ１の電流をＤｕｔ
ｙ制御する構成で制御入力端子が”Ｈｉｇｈ”の間負荷
が正常になるまでＯＮ／ＯＦＦを続け、負荷が正常に戻
るとトランジスタＱ１は”ＯＮ”に戻るのである。
【００１５】
【実施例４】図４に第４の実施例を示す。これは実施例
１の分圧器を構成する抵抗Ｒ１，Ｒ２の内Ｒ１＝０Ωと
した実施例で動作は全く同じであるから説明を省略す
る。
１の分圧器を構成する抵抗Ｒ１，Ｒ２の内Ｒ１＝０Ωと
した実施例で動作は全く同じであるから説明を省略す
る。
【００１６】
【実施例５】図５に第５の実施例を示す。これは、実施
例４の抵抗Ｒ２定電流源にした構成であり、定電流源の
電流をＩｒとするとトランジスタＱ２のｒｏｎ２のよる
電圧降下△Ｖは△Ｖ＝ｒｏｎ２×Ｉｒであるから、Ｉｒ
を設定することにより、保護動作に入るトランジスタＱ
２の電圧ドロップを設定できる。
例４の抵抗Ｒ２定電流源にした構成であり、定電流源の
電流をＩｒとするとトランジスタＱ２のｒｏｎ２のよる
電圧降下△Ｖは△Ｖ＝ｒｏｎ２×Ｉｒであるから、Ｉｒ
を設定することにより、保護動作に入るトランジスタＱ
２の電圧ドロップを設定できる。
【００１７】上記実施例において主電流出力トランジス
タＱ１や電圧検出用トランジスタＱ２にＮチャンネルＭ
ＯＳＦＥＴを使用した例を説明したが、それらはＮＰＮ
トランジスタにおきかえても実施できるし、Ｐチャンネ
ルＭＯＳＦＥＴやＰＮＰトランジスタでも同様に実施で
きる。
タＱ１や電圧検出用トランジスタＱ２にＮチャンネルＭ
ＯＳＦＥＴを使用した例を説明したが、それらはＮＰＮ
トランジスタにおきかえても実施できるし、Ｐチャンネ
ルＭＯＳＦＥＴやＰＮＰトランジスタでも同様に実施で
きる。
【００１８】
【発明の効果】以上説明したように本発明は、過電流状
態が検出されると主電流出力トランジスタをＯＦＦもし
くはＤｕｔｙ制御（ＯＮ／ＯＦＦ）動作に入ることによ
り従来のように継続した過大電流損失状態がなくなり素
子の保護効果は極めて大きいし、また電流検出用抵抗に
よる電力損失もなくなるという大きな効果を有する。
態が検出されると主電流出力トランジスタをＯＦＦもし
くはＤｕｔｙ制御（ＯＮ／ＯＦＦ）動作に入ることによ
り従来のように継続した過大電流損失状態がなくなり素
子の保護効果は極めて大きいし、また電流検出用抵抗に
よる電力損失もなくなるという大きな効果を有する。
【００１９】また、本発明によれば簡単な構成で特別な
自己保持素子またはラッチ回路を用いずラッチング動作
が可能である。
自己保持素子またはラッチ回路を用いずラッチング動作
が可能である。
【図１】 本発明の第１の実施例。
【図２】 本発明の第２の実施例。
【図３】 本発明の第３の実施例。
【図４】 本発明の第４の実施例。
【図５】 本発明の第５の実施例。
【図６】 第１の従来例。
【図７】 第２の従来例。
Ｑ１ 主電流出力トランジスタ Ｑ２ 電圧検出用トランジスタ Ｑ３ 電流制限もしくは電流遮断用トランジスタ Ｒ０〜Ｒ３ 抵抗 ＯＳＣ 発振器 １ 発振回路の入力端 ２ 発振回路の出力端
Claims (5)
- 【請求項１】主電流を出力する第１のトランジスタと、
それとドレイン（またはコレクタ）が共通接続されて出
力端となる第２のトランジスタを有し、第２のトランジ
スタの制御電極を制御入力端とすると共に第１のトラン
ジスタの制御電極と第２のトランジスタの制御電極を抵
抗を介して接続し、第１のトランジスタの制御電極にド
レイン（またはコレクタ）を接続し、ソース（またはエ
ミッタ）を第１のトランジスタと共通接続し、制御電極
を第２のトランジスタのソース（またはエミッタ）と第
１のトランジスタのソース（またはエミッタ）間に挿入
した電圧降下手段を介して接続した第３のトランジスタ
を有するトランジスタの保護回路。 - 【請求項２】主電流を出力する第１のトランジスタと、
それとドレイン（またはコレクタ）が共通接続されて出
力端となる第２のトランジスタとを有し、第２のトラン
ジスタの制御電極を制御入力端とすると共に第１のトラ
ンジスタの制御電極と第２のトランジスタの制御電極を
抵抗を介して接続し、さらに第１のトランジスタの制御
電極にドレイン（またはコレクタ）を接続し、ソース
（またはエミッタ）を第１のトランジスタと共通接続し
た第３のトランジスタを有し、前記第２のトランジスタ
のソース（またはエミッタ）と前記第１のトランジスタ
のソース（またはエミッタ）とを電圧降下手段を介して
接続し、電圧降下手段に入力端を接続し、第３のトラン
ジスタの制御電極に出力端を接続した発振回路を有し、
発振回路はその入力端の電圧が所定の値をこえた時、発
振動作するものであるトランジスタの保護回路。 - 【請求項３】前記電圧降下手段は抵抗である請求項１ま
たは２に記載のトランジスタ保護回路。 - 【請求項４】前記電圧降下手段は、定電流回路である請
求項１または２記載のトランジスタ保護回路。 - 【請求項５】前記電圧降下手段は、前記第２のトランジ
スタのソース（またはエミッタ）との間に他の抵抗を介
して配置されている請求項１または請求項２または請求
項３または請求項４に記載のトランジスタ保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4344127A JPH06197445A (ja) | 1992-12-24 | 1992-12-24 | トランジスタ保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4344127A JPH06197445A (ja) | 1992-12-24 | 1992-12-24 | トランジスタ保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06197445A true JPH06197445A (ja) | 1994-07-15 |
Family
ID=18366849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4344127A Pending JPH06197445A (ja) | 1992-12-24 | 1992-12-24 | トランジスタ保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06197445A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009201347A (ja) * | 2008-02-08 | 2009-09-03 | Schneider Electric Industries Sas | 自動化装置の負論理出力の制御保護システム |
| CN102570400A (zh) * | 2012-03-13 | 2012-07-11 | 中国矿业大学 | 一种本安型大功率开关变换器输出短路保护装置及方法 |
| JP2014207818A (ja) * | 2013-04-15 | 2014-10-30 | ラピスセミコンダクタ株式会社 | 半導体装置、電池監視装置および過電流遮断方法 |
| CN105119234A (zh) * | 2015-08-11 | 2015-12-02 | 国家电网公司 | 一种设有短路保护电路的智能电能表工作电源 |
| JP2020048372A (ja) * | 2018-09-21 | 2020-03-26 | 株式会社アイ・ライティング・システム | 直流電源装置 |
-
1992
- 1992-12-24 JP JP4344127A patent/JPH06197445A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009201347A (ja) * | 2008-02-08 | 2009-09-03 | Schneider Electric Industries Sas | 自動化装置の負論理出力の制御保護システム |
| EP2088674B1 (fr) * | 2008-02-08 | 2018-05-09 | Schneider Electric Industries SAS | Système de commande et de protection d'un commutateur bas d'un équipement d'automatisme |
| CN102570400A (zh) * | 2012-03-13 | 2012-07-11 | 中国矿业大学 | 一种本安型大功率开关变换器输出短路保护装置及方法 |
| JP2014207818A (ja) * | 2013-04-15 | 2014-10-30 | ラピスセミコンダクタ株式会社 | 半導体装置、電池監視装置および過電流遮断方法 |
| CN105119234A (zh) * | 2015-08-11 | 2015-12-02 | 国家电网公司 | 一种设有短路保护电路的智能电能表工作电源 |
| JP2020048372A (ja) * | 2018-09-21 | 2020-03-26 | 株式会社アイ・ライティング・システム | 直流電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3637848B2 (ja) | 負荷駆動回路 | |
| EP0499921A2 (en) | Current control device particularly for power circuits in mos technology | |
| JPH06197445A (ja) | トランジスタ保護回路 | |
| KR100812876B1 (ko) | 전원 회로 및 반도체 장치 | |
| JPH03166816A (ja) | 半導体集積回路装置 | |
| JPH07321621A (ja) | 半導体集積回路 | |
| JP3561064B2 (ja) | スイッチングレギュレータ | |
| JPH11113169A (ja) | 半導体回路の保護装置 | |
| JP3282378B2 (ja) | パワー素子駆動保護回路及びｍｏｓｆｅｔ駆動保護回路 | |
| JPH11234108A (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
| US6781441B2 (en) | Very small current generating circuit | |
| JP3489197B2 (ja) | 定電圧電源回路 | |
| JPH06245366A (ja) | 過電圧保護回路 | |
| JP3475546B2 (ja) | Ｍｏｓｆｅｔの駆動回路 | |
| JP2004080927A (ja) | 二次電池用充電制御装置 | |
| JP3194798B2 (ja) | クランプ機能付きスイッチ回路 | |
| JP2660715B2 (ja) | 半導体集積回路装置とランプ点燈方法 | |
| JPH0434585Y2 (ja) | ||
| JP3469456B2 (ja) | スイッチング素子の駆動回路 | |
| JPH08331757A (ja) | 過電流制限回路 | |
| JP2000081919A (ja) | 起動回路 | |
| JP2731284B2 (ja) | 電圧駆動型素子の駆動回路 | |
| KR900007982Y1 (ko) | 캠코더의 과전류 검출회로 | |
| JPH1168475A (ja) | ドライブ回路 | |
| JPH10294659A (ja) | ラッチアップ防止回路 |