JP2660715B2 - 半導体集積回路装置とランプ点燈方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、パワースイッチ回路に関し、例えばパワ
ーMOSFET（絶縁ゲート型電界効果トランジスタ）を用い
て車両用ランプを点燈させるパワースイッチ回路に利用
して有効な技術に関するものである。

〔従来の技術〕 負荷短絡時のような過電流に対する保護回路として
は、出力電流がある一定の電流以下になると、期間をか
けて出力素子をオフ状態に切り換えるか若しくは一定電
流値に制限する方式がある。上記のような保護回路を備
えたパワースイッチ回路に関しては、例えば雑誌『電子
技術』1987年11月号頁22〜頁25（スマートパワーMOSI
C）がある。

〔発明が解決しようとする課題〕

パワースイッチ回路より車両搭載用のランプを駆動す
る場合、それを点燈させた瞬間にはフィラメントの抵抗
値が極めて小さいため大きな電流値の電流が流れ、時間
の経過とともにフィラメントにおいて生じる発熱により
上記抵抗値が大きくなって流れる電流の電流値も小さく
なる。このような負荷を駆動する場合、上記過電流保護
回路が作動してしまう。したがって、過電流の検出信号
により上記出力素子をオフ状態にさせる保護方式では、
ランプを点燈させることができなくなる。また、過電流
の検出出力により出力電流を一定電流に制限する方式で
は、上記ランプの抵抗値が小さいにもかかわらず、定電
流出力とするため、パワースイッチ回路（IC）の消費電
力が大となるばかりか出力パワー素子の保護の面で問題
を残すとともに、電流が制限される結果、完全に点燈す
るまでの時間が長くなってしまう。

この発明の目的は、電流制限動作時の消費電力を小さ
くしたパワースイッチ回路を提供することにある。

この発明の他の目的は、ランプを駆動するのに適した
パワースイッチ回路を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴
は、本明細書の記述および添付図面から明らかになるで
あろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば、下記の通りである。すなわち、
パワー出力素子に流れる電流が一定の電流値以上のと
き、その電流値に反比例なパルス幅変調信号を形成して
上記パワー出力素子を駆動する。

〔作 用〕

上記した手段によれば、過電流が流れるとき、パワー
出力素子が間欠的に短い時間しか動作しないから電流制
限動作時の電流を小さくできる。

〔実施例〕

第１図には、この発明に係るパワースイッチ回路を車
両用ランプ駆動回路に利用した場合の一実施例のブロッ
ク図が示されている。同図において破線で囲まれた各回
路ブロックは、公知の半導体集積回路の製造技術によっ
て、特に制限されないが、端結晶シリコンのような１個
の半導体基板上において形成される。

パワー出力素子MOSは、車両用ランプLPの駆動電流を
形成するスイッチとして作用する。上記パワー出力素子
MOSは、特に制限されないが、パワーMOSFETから構成さ
れる。このようなパワーMOSFETからなるスイッチ素子に
対してランプLPは、電源電圧Vcc又は回路の接地電位GND
に接続される。上記ランプLPを上記のような車両用ラン
プとした場合、上記スイッチ素子は、ハイサイド駆動回
路とすることが望ましい。すなわち、上記出力素子MOS
を電源電圧側とし、ランプLPを回路の接地電位GND側と
して接続する。この構成にあっては、パワー出力素子MO
Sは、ソースフォロワ出力形式を採るものとなる。上記
ハイサイド駆動方式では、自動車事故によりランプLPが
破損して車体（接地）と短絡されても出力パワー素子MO
Sの保護回路が作用して電流制限動作が行われる結果、
火災等の発生を未然に防止することができる。また、ハ
イサイド駆動方式では、車体を利用して接地電位が得ら
れるからランプLPの実装が容易になる。

このパワー出力素子MOSの駆動電流に対応したセンス
電流Isは、電流センス回路ISにより検出される。電流セ
ンス回路ISは、センス電流Isを電圧信号Vsに変換して出
力する。

比較回路CMPは、上記電圧信号Vsと三角波発生回路RPG
により形成されたランプ電圧VRとを比較する。

三角波発生回路RPGは、キャパシタと定電流源等から
構成としもよい。しかしながら、キャパシタを用いる構
成では、外部部品が必要になる。そこで、この実施例で
は、上記三角波発生回路RPGをカウンタ回路と、その計
数出力を受けるD/A（ディジタル／アナログ）変換回路
とにより構成する。この構成では、上記のようなキャパ
シタが不要であるから、半導体集積回路ICに内蔵でき、
上記カウンタ回路に入力する入力パルスの周波数や、そ
のビット数により比較的長い時間を持つ三角波を形成す
ることができる。

上記比較回路CMPの出力信号は、パルス幅変調回路PWM
に入力され、ここで上記センス電流Isが過電流とみなさ
れる一定電流以上のとき、上記センス電流Isの電流値に
対して反比例的なパルス幅を持つ駆動信号VCが形成され
る。

このような構成に代え、比較回路CMPにおいて、その
入力信号Vsが通常の動作とみなされる一定値以下のと
き、ランプ電圧VRとの比較動作を実質的に停止して、上
記パルス幅変調回路PWMに対してその動作を行わなわせ
ないよう、例えばロウレベルに固定するものであっても
よい。

上記駆動信号VCは、上記入力信号INをパワー出力素子
MOSの制御端子に選択的に伝えるゲート回路Ｇの制御信
号とされる。言い換えるならば、パワー出力素子MOS
は、入力信号INが上記信号VCにより選択的に有効にされ
るから、実質的に上記パルス幅変調回路PWMにより形成
された出力信号VCにより間欠的に駆動させられるものと
なる。

第２図には、上記パワースイッチ回路の具体的一実施
例の回路図が示されている。同図において、Ｐチャンネ
ルMOSFETは、そのチャンネル（バックゲート）部に矢印
が負荷されることによりＮチャンネルMOSFETと区別され
る。

ＮチャンネルMOSFETからなるパワーMOSFETQ1のドレイ
ンは、電源電圧Vccに結合される。Ｎチャンネル型の駆
動MOSFETQ6とQ7及びその共通ドレインに設けられた負荷
抵抗R4は駆動回路を構成し、上記MOSFETQ1のゲートに伝
えられる駆動電圧を形成する。この駆動回路は、ノアゲ
ート回路として作用し、前記第１図のゲート回路Ｇに相
当する。

駆動回路の動作電圧は、昇圧回路にBSTにより上記電
圧Vccを昇圧したVcc＋Vthが用いられる。上記一方駆動M
OSFETQ6のゲートには制御信号INが供給され、他方の駆
動MOSFETQ7のゲートには制御信号VC（パルス幅変調信
号）が供給される。

上記パワーMOSFETQ1は、そのソースが出力端子OUTに
結合され、この出力端子OUTと回路の接地電位点との間
には第１図に示すようなランプLP（図示せず）が設けら
れる。

例えば、制御信号INがロウレベルのときMOSFETQ6がオ
フ状態になり、上記制御電圧VCのロウレベルによりMOSF
ETQ7がオフ状態のときには、パワーMOSFETQ1のゲートに
は、抵抗R4を通して昇圧された動作電圧Vcc＋Vthが供給
される。上記昇圧回路BSTにより形成される昇圧電圧＋V
thはMOSFETQ1の実質的なしきい値電圧（以上）に設定さ
れているから、MOSFETQ1がオン状態のとき、そのソース
からは電源電圧Vccがそのまま出力されるので出力端子O
UTから出力される信号電圧を高い電圧とすることができ
る。

上記MOSFETQ1の動作電流をセンスする前記電流センス
回路ISとして、特に制限されないが、次の回路が設けら
れる。

出力MOSFETQ1に流れる駆動電流Idをモニターするため
に、上記MOSFETQ1とゲートが共通化された２つのMOSFET
Q2及びQ3が設けられる。MOSFETQ3は、そのソースも上記
出力MOSFETQ1のソースと共通化されることによって、実
質的に電流ミラー形態にされる。したがって、MOSFETQ3
にはMOSFETQ1とのサイズ比に従った出力電流（駆動電
流）Idに対応したセンス電流Is1が流れる。この電流
は、電流ミラー形態にされたＰチャンネルMOSFETQ4,Q5
を通して出力される。

上記MOSFETQ3により形成された電流を上記のような電
流ミラー形態のMOSFETQ4とQ5を通して取り出す方式を採
るために、出力端子OUTの電圧が電源電圧Vccのように高
くなると、MOSFETQ4及びQ5の動作電圧がなくなり、上記
センス電流Is1を流すことができなくなる。すなわち、
出力端子OUTと電源電圧Vccとの電圧差が、MOSFETQ4及び
Q5のしきい値電圧より小さくなるような高い電圧領域で
は上記MOSFETQ3による形成されたセンス電流Is1の取り
出しが不能になる。

そこで、上記のような高い出力電圧を形成するときで
も出力MOSFETQ1の駆動電流Idのモニターを可能とするた
めにMOSFETQ2が設けられている。このMOSFETQ2は、上記
MOSFETQ3と同様なサイズから構成される。それ故MOSFET
Q1に流れる駆動電流Idに対してMOSFETQ3とQ2により形成
されるセンス電流Is1,Is2は、それぞれの回路が十分な
動作電圧のもとで動作する場合、同じ電流になるように
される。このMOSFETQ2のドレインは電源電圧Vccに結合
され、そのソースはPNPトランジスタT1のエミッタに結
合される。上記トランジスタT1のベースは、ダイオード
Ｄ胃を通して上記出力MOSFETQ1のソースに結合される。
上記ダイオードD1にはバイアス電流Ioを流す定電流源が
設けられる。このバイアス電流Ioは、ダイオードD1がオ
ン状態を維持できるような微小な電流値にされる。

この構成においては、MOSFETQ1とQ2のソース電位は、
ダイオードD1及びトランジスタT1のベース，エミッタを
介してほゞ同じ電位にされるから、等価的に電流ミラー
形態にされる。これにより、トランジスタT1のコレクタ
からセンス電流Is2が形成される。このセンス電流Is2
は、前記センス電流Is1とは逆に、出力端子OUTの出力電
圧が低いとき、ダイオードD1及びトランジスタT1の動作
が無くなるからその取り出しが不能になる。

この実施例の電流センス回路では、上記センス電流Is
1とIs2のうち、大きな方の電流を自動的に選んで出力さ
せるようにするため、次の電流選択回路が設けられる。
上記電流Is1,Is2は、ダイオードD3,D2と抵抗R1からそれ
ぞれ構成される直列回路に流れるようにされる。それぞ
れのセンス電流Is1とIs2により上記直列回路で発生した
電圧は、トランジスタT3とT2のベースにそれぞれ供給さ
れる。これらのトランジスタT2とT3は、そのコレクタ及
びエミッタが共通化され、共通化されたコレクタは電源
電圧Vccに結合され、共通化されたエミッタには抵抗R3
が設けられる。

この構成では、センス電流Is1とIs2との関係がIs1＞I
s2なら、トランジスタT3がオン状態になり、そのエミッ
タからIs1×R2に対応したセンス電圧Vsが出力される。
逆に、センス電流がIs1＜Is2なら、トランジスタT2がオ
ン状態になり、そのエミッタからIs2×R1に対応したセ
ンス電圧Vsが出力される。また、センス電流Is1＝Is2な
ら、トランジスタT2とT3が共にオン状態になり、Is1×R
2（＝Is2×R1）の電圧Ｖが出力されるものとなる。な
お、抵抗R1とR2は、同じ抵抗値にされ、トランジスタT2
とT3及びダイオードD2,D3は、それぞれ同じ特性を持つ
ようにされる。なお、上記大きい方のセンス電流を電流
として出力させる場合には、上記トランジスタT2とT3の
共通化されたコレクタから得るものとすればよい。この
場合、トランジスタT3とダイオードD3、トランジスタT2
とダイオードD2とは同面積比を持つようにするととも
に、抵抗R1〜R3の抵抗値を等しくする。

上記電圧Vsは、三角波発生回路RPGにより形成された
ランプ電圧VRとともに比較回路CMPに供給され、その出
力信号がパルス幅変調回路PWMを構成するフリップフロ
ップ回路FFのセット端子Ｓに供給される。フリップフロ
ップ回路FFのリセット端子Ｒには、三角波発生回路RPG
の起動信号が供給される。フリップフロップ回路FFの出
力Ｑは、上記制御信号VCとして駆動MOSFETQ7のゲートに
供給される。

パワーMOSFETQ1は、特に制限されないが、そのドレイ
ン領域がＮ型基板とされる。それ故、ドレイ電極は基板
の裏面側に設けられる。パワーMOSFETQ1を構成するＰ型
のチャンネル領域は、基板の表面にリング状に形成され
る。このＰ型のチャンネル領域の表面に同様にリング状
のＮ型のソース領域が形成される。上記ソース領域とド
レイン領域としての基板との間に挟まれたチャンネル領
域の表面には、ゲート絶縁膜を介してゲート電極が形成
される。上記ソース領域とチャンネル領域とは共通接続
されてソース電極とされる。これにより、MOSFETQ1によ
り形成される駆動電流は、基板の厚み方向に流れるよう
にされる。

このようなパワーMOSFETQ1と、上記各回路は同じ基板
上に形成される。それ故、上記Ｎ型基板にＰ型分離領域
が形成され、このＰ型分離領域を介して上記各回路を構
成する回路素子が形成される。

上記第２図に示したパワースイッチ回路の動作を第３
図に示した波形図を参照して、次に説明する。

入力信号INをロウレベルにすると、駆動MOSFETQ6がオ
フ状態になる。上記入力信号INのロウレベルにより、三
角波発生回路RPGが動作を開始してランプ電圧VRを発生
させるとともに、フリップフロップ回路FFをリセットさ
せる。これにより、MOSFETQ7もオフ状態であるから抵抗
R4を通してMOSFETQ1（Q2及びQ3）のゲートには、昇圧回
路BSTにより形成された昇圧電圧Vcc＋Vthが供給されて
オン状態になる。

上記出力MOSFETQ1のオン状態により、ランプLPには点
燈電流Idが流れる。この駆動電流Idは、ランプLPが点燈
を開始した時点ではその抵抗値が小さいため大きな電流
値になる。この駆動電流Idに対応してセンス電流Isも大
きくなるため高い電圧Vs1に変換される。それ故、上記
ランプ電圧VRは、早いタイミングで上記センス電圧Vs1
に到達するから、電圧比較回路CMPは、これを検出して
フリップフロップ回路FFをセット状態にする。したがっ
て、その出力信号VC（パルス幅変調信号）がハイレベル
になり、MOSFETQ7をオン状態にさせる。したがって、入
力信号INがロウレベルであるにも係わらず、出力MOSFET
Q1（Q2及びQ3）のゲート電圧は、接地電位のようなロウ
レベルにされてオフ状態になる。したがって、ランプLP
に供給される駆動電流は、細いパルス幅の電流に制限さ
れる。

以下、上記三角波発生回路RPGがその発振動作により
ランプ電圧VRを発生させるとき、上記フリップフロップ
回路FFがリセットされるため、再び出力MOSFETQ1（Q2,Q
3）の駆動電圧が形成されてオン状態になり、再びラン
プLPに駆動電流Idが流れる。このとき、ランプLPの抵抗
値は前回の点燈による発熱に応じて抵抗値が大きくなる
ため、その分駆動電流Idの電流値が小さくなる。したが
って、その駆動電流Idに対応したセンス電圧Vs2も１つ
前のセンス電圧Vs1に比べて少し低くなり、ランプ電圧V
Rがセンス電圧Vs2に到達する時間がその分遅くなる。こ
れに応じて、フリップフロップ回路FFがセットされるタ
イミングが遅くなるため、上記出力MOSFETQ1がオン状態
に維持されて駆動電流Idを流す時間が長くなる。すなわ
ち、フリップフロップ回路FFの出力VCが上記駆動電流Id
に反比例的なパルス幅を持つ信号にされる。以下、同様
にして、ランプLPの抵抗値、言い換えるならば、駆動電
流Idの減少に対応して、上記出力VCのパルス幅が大きく
される。そして、駆動電流Idが過電流とみなされない、
一定の電流になると、比較回路CMPは、上記フリップフ
ロップ回路FFをセットする信号を出力しない。これによ
り、MOSFETQ7はオフ状態を維持するから、入力信号INが
ロウレベルの間、出力MOSFETQ1（Q2,Q3）がオン状態と
なり、ランプLPの駆動（点燈）電流を形成するものとな
る。上記のような制御のために、比較回路CMPは図示し
ないが２つの電圧比較回路を持ち、一方の電圧比較回路
は上記ランプ電圧VRとセンス電圧Vsとの比較を行う。他
方の電圧比較回路は、上記センス電圧Vsと所定の基準電
圧と比較する。この電圧比較回路は、上記フリップフロ
ップ回路FFのセット動作を禁止することの他、例えば上
記三角波発生回路PRGの動作を停止させるようにする。

この実施例においては、上記のようにランプを点燈さ
せる場合、保護回路が出力電流に対して反比例的なパル
ス幅変調信号を形成して出力MOSFETQ1の動作期間を制御
するものであるため、点燈開始時に流れる駆動電流の流
れる期間が短くなり、出力MOSFETQ1を破壊から保護す
る。そして、上記電流供給により、ランプLPの抵抗値が
大きくなるに従い、駆動電流が小さくなるため、それに
応じて形成されるパルス幅変調信号により駆動電流を流
す時間を長くすることによって、ランプLPの完全点燈に
要する時間が短くできる。

第４図には、負荷短絡状態を説明するための波形図が
示されている。

負荷短絡状態では出力MOSFETQ1に過大な電流が流れ
る。この電流に応じて形成されるセンス電圧Vsも大きく
なるため、ランプ電圧VRとの比較により出力MOSFETQ1が
オン状態にされる期間が短くなり、直ちに出力MOSFETQ1
をオフ状態にさせる。以下、短絡状態が継続する限り、
上記同様な動作を繰り返すことにより、出力MOSFETQ1の
保護を行うものである。この構成では、短絡状態では瞬
間的にしか出力電流を流さないため、出力MOSFETを破壊
から保護することができる。

上記の実施例から得られる作用効果は、下記の通りで
ある。すなわち、 （１）パワー出力素子に流れる電流が一定の電流値以上
のとき、その電流値に反比例的なパルス幅変調信号を形
成して上記パワー出力素子を制御する。この構成では、
過電流が流れるとき、パワー出力素子を間欠的に短い時
間しか動作させないから電流制限動作時の電流を小さく
できるという効果が得られる。

（２）上記（１）により、車両用ランプを駆動する場合
でも、パワー出力素子が破壊しない一定期間だけ点燈電
流を流すものであり、それによってランプの抵抗値を大
きくできる。したがって、上記動作の繰り返しによりパ
ワー出力素子を破壊から防止しつつ、ランプの点燈を行
わせることができるという効果が得られる。

（３）上記パワー出力素子の動作を駆動電流に反比例的
なパルス幅変調信号により制御することによりパワー出
力素子の実力に応じた駆動電流を形成できるから、ラン
プの点燈を速くすることができるという効果が得られ
る。

以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、パワー出力素
子としては、前記パワーMOSFETの他、バイポーラ型のパ
ワートランジスタやIGBT（絶縁ゲートバイポーラトラン
ジスタ）であってもよい。また、パワー出力MOSFETを用
いた場合の駆動電流をモニタするセンス電圧Vsは、パワ
ー出力MOSFETは数千の独立したソース・セルによって小
さなMOSFET（セル・トランジスタ）が並列に並んで構成
されることを利用し、そのうちの幾つかのセルを電流検
出用として抵抗に接続し、その電圧降下を用いるものと
してもよい。

また、パルス幅変調信号を形成するための格回路の具
体的構成は、種々の実施態様を採ることができるもので
ある。また、保護回路としては、上記過電流に対応した
ものの他、過電圧や温度等のような他の保護回路を負荷
するものであってもよいことはいうまでもない。そし
て、パワー出力素子のドレイン側に、負荷を設ける場合
には前記のような昇圧回路は不要になるものである。

この発明は、前記のようなランプ駆動回路の他、パワ
ースイッチ回路として広く利用できるものである。

〔発明の効果〕

本願において開示され発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りであ
る。すなわち、パワー集力素子に流れる電流が一定の電
流値以上のとき、その電流値に反比例的なパルス幅変調
信号を形成して上記パワー出力素子を制御する。この構
成では、過電流が流れるとき、パワー出力端素子を間欠
的に短い時間しか動作させないから電流制限動作時の電
流を小さくできる。

【図面の簡単な説明】 第１図は、この発明によるパワースイッチ回路を車両用
ランプ駆動回路に利用した場合の一実施例を示すブロッ
ク図、 第２図は、その具体的一実施例を示す回路図、 第３図は、そのランプ駆動動作を説明するための波形
図、 第４図は、負荷短絡状態での保護動作を説明するための
波形図である。 MOS……パワー出力素子、IS……電流センス回路、CMP…
…比較回路、PWN……パルス幅変調回路、RPG……三角波
発生回路、Ｇ……ゲート回路、IC……半導体集積回路、
BST……昇圧回路、FF……フリップフロップ回路

フロントページの続き (72)発明者 望月 博隆 東京都小平市上水本町1479番地 日立マ イクロコンピュータエンジニアリング株 式会社内 (72)発明者 小林 誠 群馬県高崎市西横手町111番地 株式会 社日立製作所高崎工場内 (56)参考文献 特開 昭60−182694（ＪＰ，Ａ)

Claims (16)

(57)【特許請求の範囲】
1. 【請求項１】結合されるべき負荷素子に駆動電流を供給
   するためのパワー出力素子と、 入力信号に応答して、上記パワー出力素子を駆動するた
   めの出力信号を発生する駆動回路と、 上記パワー出力素子に流れる電流を検出する検出回路
   と、 上記検出された電流の値が所定の値より大きい時、上記
   パワー出力素子の動作期間が上記検出された電流の値に
   反比例するように、上記検出回路によって検出された電
   流の値にしたがって、上記駆動回路の動作を制御する制
   御回路とを含むことを特徴とする半導体集積回路装置。
2. 【請求項２】上記制御手段は、上記駆動回路に結合され
   たフリップフロップを含み、 上記フリップフロップは、上記駆動電流が上記負荷素子
   へ供給されるべき時、第１論理状態の出力信号を上記駆
   動回路に供給し、 上記フリップフロップは、上記負荷素子への上記駆動電
   流の供給が禁止されるべき時、第２論理状態の出力信号
   を上記駆動回路に供給することを特徴とする特許請求の
   範囲第１項記載の半導体集積回路装置。
3. 【請求項３】上記半導体集積回路装置によって駆動され
   るべき上記負荷素子の抵抗特性は、最初に駆動されたと
   きその抵抗値が小さく、時間の経過に従って発生される
   熱によってその抵抗値が大きくなるものであることを特
   徴とする特許請求の範囲第２項記載の半導体集積回路装
   置。
4. 【請求項４】上記負荷素子は、ランプであることを特徴
   とする特許請求の範囲第３項記載の半導体集積回路装
   置。
5. 【請求項５】上記駆動電流は、検出された電流の値が所
   定の値より大きい間、間欠的な電流パルス信号として上
   記パワー出力素子から上記負荷素子に供給され、 上記負荷素子の通常的な動作において、上記パワー出力
   素子から上記負荷素子に定常的な駆動電流が供給される
   まで、上記入力信号が供給されている期間の間、おのお
   の上記電流パルス信号は、その大きさが徐々に減少し、
   かつ、そのパルス幅が前の電流パルス信号の幅より広く
   され、 最大の電流の値と最小の電流のパルス幅を有する最初の
   電流パルス信号から始まる上記電流パルス信号の値の減
   少は、上記負荷素子の抵抗値の増加に応答することを特
   徴とする特許請求の範囲第４項記載の半導体集積回路装
   置。
6. 【請求項６】上記負荷素子の短絡に起因して上記パワー
   出力素子での過電流状態の検出に応答し、上記パワー出
   力素子の動作期間は、上記入力信号が供給されている期
   間の間、上記負荷素子への駆動電流として、その電流の
   値及びパルス幅がほぼ一定の一連の電流パルス信号を供
   給するように制限されることを特徴とする特許請求の範
   囲第５項記載の半導体集積回路装置。
7. 【請求項７】上記負荷素子の短絡に起因して上記パワー
   出力素子での過電流状態の検出に応答し、上記パワー出
   力素子の動作期間は、上記入力信号が供給されている期
   間の間、上記負荷素子への駆動電流として、その電流の
   値及びパルス幅がほぼ一定の一連の電流パルス信号を供
   給するように制限され、それによって上記パワー出力素
   子の破壊を防止することを特徴とする特許請求の範囲第
   １項記載の半導体集積回路装置。
8. 【請求項８】上記パワー出力素子は、MOSFETであること
   を特徴とする特許請求の範囲第１項記載の半導体集積回
   路装置。
9. 【請求項９】負荷素子に結合されるべき出力端子と、 上記出力端子に結合され、上記負荷素子に駆動電流を供
   給するためのパワー出力素子と、 入力信号に応答して、上記パワー出力素子を駆動するた
   めの出力信号を発生する駆動回路と、 上記パワー出力素子に流れる電流を検出し、上記検出さ
   れた電流の値が所定の値より大きい時、上記パワー出力
   素子が上記検出された電流の値に反比例するようなパル
   ス幅を有するパルス信号を出力するように、上記検出回
   路によって検出された電流の値に従って、上記駆動回路
   の動作を制御する回路とを含み、 上記回路は、 上記出力端子上の電圧が所定の電圧以下の時、上記パワ
   ー出力素子に流れる駆動電流に対応する値とされる第１
   電流を検出する第１検出回路と、 上記出力端子上の電圧が所定の電圧以上の時、上記パワ
   ー出力素子に流れる駆動電流に対応する値とされる第２
   電流を検出する第２検出回路と、 上記第１電流と第２電流のうち大きい方を選択する選択
   回路と、 選択された一方の電流を電圧信号に変換する電流電圧変
   換手段と、 上記入力信号に応答して、三角波電圧を発生する三角波
   発生回路と、 上記電流電圧変換手段から出力された電圧信号と上記三
   角波電圧とを比較し、上記電圧信号の電圧値が上記三角
   波電圧の電圧以下となったことを示す指示信号を出力す
   る比較回路と、 上記指示信号によってセットされ、上記三角波発生回路
   のそれぞれの動作開始に応答してリセットされるフリッ
   プフロップとを含み、 上記フリップフロップの出力信号は、上記駆動回路の動
   作を制御するために、駆動回路の入力に供給されること
   を特徴とする半導体集積回路装置。
10. 【請求項１０】上記パワー出力素子は、Ｎ型のMOSFETで
    あることを特徴とする特許請求の範囲第９項記載の半導
    体集積回路装置。
11. 【請求項１１】特許請求の範囲第10項記載の半導体集積
    回路装置において、さらに、電源電圧が供給される電源
    端子を有し、上記MOSFETは、上記電源端子と上記出力端
    子との間に結合されたソース，ドレイン経路と、上記駆
    動回路の出力信号を受けるゲートとを有するものである
    ことを特徴とする半導体集積回路装置。
12. 【請求項１２】特許請求の範囲第11項記載の半導体集積
    回路装置において、 上記駆動回路は、 上記電源電圧を少なくとも上記電源電圧と上記MOSFETの
    しきい値電圧とを加算した電圧に昇圧する昇圧回路と、 上記入力信号を受けるゲートと、上記MOSFETのゲートと
    接地電位点との間に結合されたソース・ドレイン経路と
    を有する第２のMOSFETと、 上記フリップフロップの上記出力信号を受けるゲート
    と、上記MOSFETのゲートと上記接地電位点との間に結合
    されたソース・ドレイン経路とを有する第３のMOSFETと
    を有し、 上記昇圧回路の昇圧電圧は、上記MOSFETのゲートに供給
    されることを特徴とする半導体集積回路装置。
13. 【請求項１３】特許請求の範囲第９項の半導体集積回路
    装置において、 上記半導体集積回路装置によって駆動されるべき上記負
    荷素子の抵抗特性は、最初に駆動されたとき抵抗値が小
    さく、時間の経過にしたがって発生される熱によって抵
    抗値が大きくなることを特徴とする半導体集積回路装
    置。
14. 【請求項１４】特許請求の範囲第13項の半導体集積回路
    装置において、上記負荷素子はランプであることを特徴
    とする半導体集積回路装置。
15. 【請求項１５】半導体集積回路装置内に形成されたパワ
    ーMOSFETによって、車に搭載されたランプを点燈させる
    ランプ点燈方法であって、 （ａ）上記ランプを点燈させるために制御信号を供給す
    る手順と、 （ｂ）上記制御信号に従って、上記パワーMOSFETをオフ
    状態からオン状態にし、上記ランプに駆動電流を供給す
    る手順と、 （ｃ）上記ランプに結合された上記パワーMOSFETのソー
    ス・ドレイン経路に流れる駆動電流の値を検出する手順
    と、 （ｄ）上記（ｃ）手順において検出された駆動電流の値
    が所定値以上の時、上記パワーMOSFETのソース・ドレイ
    ン経路に流れる駆動電流が間欠的な一連のパルス信号と
    され、かつ、そのおのおののパルス信号のパルス幅が上
    記検出された駆動電流の値の反比例するようなパルス幅
    のパルス信号とされるように、上記パワーMOSFETのオフ
    状態とオン状態とを制御する手順と、 （ｅ）上記（ｃ）手順において検出された駆動電流の値
    が所定値以下の時、上記パワーMOSFETを定常的にオン状
    態にする手順とを有することを特徴とするランプ点燈方
    法。
16. 【請求項１６】特許請求の範囲第15項のランプ点燈方法
    において、 上記（ｄ）手順は、 （d1）上記検出された駆動電流の値を電圧信号に変換す
    る手順と、 （d2）三角波発生回路によって三角波電圧を発生させる
    手順と、 （d3）上記電圧信号と上記三角波電圧とを比較し、上記
    三角波電圧が上記電圧信号以下となった時、それを指示
    する指示信号を出力する手順と、 （d4）上記指示信号によって、フリップフロップをセッ
    トし、上記パワーMOSFETをオン状態からオフ状態にする
    手順と、 （d5）上記三角波発生回路を再起動させることによって
    三角波電圧を再び発生させると共に、上記三角波発生回
    路の再起動に応答して上記フリップフロップをリセット
    し、上記パワーMOSFETをオフ状態からオン状態にする手
    順とを含み、 （ｆ）上記（ｃ）手順において検出された駆動電流の値
    が所定値以下の時、上記（d1）から（d5）の手順を繰り
    返して実行する手順とを含むものであることを特徴とす
    るランプ点燈方法。