JP3458576B2 - 直流−直流変換装置 - Google Patents
直流−直流変換装置Info
- Publication number
- JP3458576B2 JP3458576B2 JP00948996A JP948996A JP3458576B2 JP 3458576 B2 JP3458576 B2 JP 3458576B2 JP 00948996 A JP00948996 A JP 00948996A JP 948996 A JP948996 A JP 948996A JP 3458576 B2 JP3458576 B2 JP 3458576B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- constant current
- transistor
- switching control
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明が属する技術分野】本発明は直流−直流変換装置
に係り、特に、直流電源電圧を直流出力電圧に変換する
直流−直流変換装置に関する。
に係り、特に、直流電源電圧を直流出力電圧に変換する
直流−直流変換装置に関する。
【０００２】
【従来の技術】図４に従来の一例の回路構成図を示す。
従来の直流−直流変換装置２１は、パワートランジスタ
Ｑ１０、１チップの集積回路からなりパワートランジス
タＱ１０を制御するスイッチング制御信号を生成するス
イッチング制御ＩＣ２２、パワートランジスタＱ１０の
出力を整流・平滑化する整流・平滑回路２３より構成さ
れる。
従来の直流−直流変換装置２１は、パワートランジスタ
Ｑ１０、１チップの集積回路からなりパワートランジス
タＱ１０を制御するスイッチング制御信号を生成するス
イッチング制御ＩＣ２２、パワートランジスタＱ１０の
出力を整流・平滑化する整流・平滑回路２３より構成さ
れる。
【０００３】電源端子ＴDCINには直流電源電圧ＶDCが供
給される。電源端子ＴDCINにはコンデンサＣ11が接続さ
れていて、電源端子ＴDCINに供給された直流電源電圧Ｖ
DCはコンデンサＣ11によりノイズ成分が除去される。電
源端子ＴDCINに供給された直流電源電圧ＶDCはパワート
ランジスタＱ１０のエミッタに供給されると共にスイッ
チング制御ＩＣ２２の動作電源としてスイッチング制御
ＩＣ２２の端子Ｔ14に供給される。
給される。電源端子ＴDCINにはコンデンサＣ11が接続さ
れていて、電源端子ＴDCINに供給された直流電源電圧Ｖ
DCはコンデンサＣ11によりノイズ成分が除去される。電
源端子ＴDCINに供給された直流電源電圧ＶDCはパワート
ランジスタＱ１０のエミッタに供給されると共にスイッ
チング制御ＩＣ２２の動作電源としてスイッチング制御
ＩＣ２２の端子Ｔ14に供給される。
【０００４】パワートランジスタＱ１０はエミッタとベ
ースとが抵抗Ｒ２１を介して接続されており、電源電圧
ＶDCINにより所定のバイアスが印加される構成とされて
いる。スイッチング制御ＩＣ２２の端子Ｔ13からはスイ
ッチング制御信号が出力され、抵抗Ｒ２２を介してパワ
ートランジスタＱ１０を制御する。パワートランジスタ
Ｑ１０はスイッチング制御ＩＣ２２から供給されるスイ
ッチング制御信号に応じてスイッチングされ、出力電圧
を安定に保つ。。
ースとが抵抗Ｒ２１を介して接続されており、電源電圧
ＶDCINにより所定のバイアスが印加される構成とされて
いる。スイッチング制御ＩＣ２２の端子Ｔ13からはスイ
ッチング制御信号が出力され、抵抗Ｒ２２を介してパワ
ートランジスタＱ１０を制御する。パワートランジスタ
Ｑ１０はスイッチング制御ＩＣ２２から供給されるスイ
ッチング制御信号に応じてスイッチングされ、出力電圧
を安定に保つ。。
【０００５】パワートランジスタＱ１０のコレクタから
出力されたパルス状の電流は、整流・平滑回路２３に供
給される。整流・平滑回路２３は、ダイオードＤ１１、
コイルＬ１１、コンデンサＣ１３、抵抗Ｒ２３より構成
され、パワートランジスタＱ１０のコレクタから出力さ
れたパルス状の電流を整流・平滑する。整流・平滑回路
２３ではパワートランジスタＱ１０のコレクタから供給
された電流のパルスの幅に応じた電圧を発生する。
出力されたパルス状の電流は、整流・平滑回路２３に供
給される。整流・平滑回路２３は、ダイオードＤ１１、
コイルＬ１１、コンデンサＣ１３、抵抗Ｒ２３より構成
され、パワートランジスタＱ１０のコレクタから出力さ
れたパルス状の電流を整流・平滑する。整流・平滑回路
２３ではパワートランジスタＱ１０のコレクタから供給
された電流のパルスの幅に応じた電圧を発生する。
【０００６】整流・平滑回路２３の出力電圧はパワート
ランジスタＱ１０からの電流のパルスのハイレベル期間
のパルス幅が大きければ、電圧が大きくなり、小さけれ
ば電圧が小さくなる。整流・平滑回路２３の出力電圧は
出力端子ＴDCOUT に供給される。出力端子Ｔ DCOUT には
コンデンサＣ１２が接続されノイズ等を吸収するように
構成されている。また、出力端子ＴDCOUT はスイッチン
グ制御ＩＣ２２の電源端子Ｔ17、Ｔ21に接続され、スイ
ッチング制御ＩＣ２２に電圧監視用の出力電圧ＶDCOUT
を供給する。
ランジスタＱ１０からの電流のパルスのハイレベル期間
のパルス幅が大きければ、電圧が大きくなり、小さけれ
ば電圧が小さくなる。整流・平滑回路２３の出力電圧は
出力端子ＴDCOUT に供給される。出力端子Ｔ DCOUT には
コンデンサＣ１２が接続されノイズ等を吸収するように
構成されている。また、出力端子ＴDCOUT はスイッチン
グ制御ＩＣ２２の電源端子Ｔ17、Ｔ21に接続され、スイ
ッチング制御ＩＣ２２に電圧監視用の出力電圧ＶDCOUT
を供給する。
【０００７】スイッチング制御ＩＣ２２は、端子Ｔ14に
接続され、端子Ｔ14に電源電圧ＶDC INにより回路を起動
するのに必要な起動電圧を発生する起動回路２４に接続
され、電圧検出回路２５で検出された基準出力電圧レベ
ルと端子Ｔ17に供給された出力電圧ＶDCOUT とを比較し
て端子Ｔ15の出力信号を切換え、端子Ｔ13から出力する
スイッチング制御信号を制御するスイッチング制御回路
２６より構成される。
接続され、端子Ｔ14に電源電圧ＶDC INにより回路を起動
するのに必要な起動電圧を発生する起動回路２４に接続
され、電圧検出回路２５で検出された基準出力電圧レベ
ルと端子Ｔ17に供給された出力電圧ＶDCOUT とを比較し
て端子Ｔ15の出力信号を切換え、端子Ｔ13から出力する
スイッチング制御信号を制御するスイッチング制御回路
２６より構成される。
【０００８】
【発明が解決しようとする課題】しかるに、従来の直流
−直流変換装置では、１チップの半導体装置で構成され
るスイッチング制御ＩＣ２２に直接電源電圧を供給し、
電源電圧により回路の動作に必要な電圧を得ていたた
め、動作電圧範囲を例えば、４５Ｖという通常のプロセ
スでは耐圧が持たず、対応できない電圧まで高くするた
めには電源電圧が直接印加される回路部分のみならず全
体を高耐圧のプロセスで形成する必要があったため、高
耐圧プロセスは通常のプロセスに比べてチップ面積を取
り、半導体チップが大型化してしまうと共に、通常のプ
ロセス部分と異なる高耐圧プロセスが必要であるため、
生産性が悪いなどの問題点があった。
−直流変換装置では、１チップの半導体装置で構成され
るスイッチング制御ＩＣ２２に直接電源電圧を供給し、
電源電圧により回路の動作に必要な電圧を得ていたた
め、動作電圧範囲を例えば、４５Ｖという通常のプロセ
スでは耐圧が持たず、対応できない電圧まで高くするた
めには電源電圧が直接印加される回路部分のみならず全
体を高耐圧のプロセスで形成する必要があったため、高
耐圧プロセスは通常のプロセスに比べてチップ面積を取
り、半導体チップが大型化してしまうと共に、通常のプ
ロセス部分と異なる高耐圧プロセスが必要であるため、
生産性が悪いなどの問題点があった。
【０００９】本発明は上記の点に鑑みてなされたもの
で、高集積化、低価格化が可能な直流−直流変換装置を
提供することを目的とする。
で、高集積化、低価格化が可能な直流−直流変換装置を
提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明は、電源電圧をス
イッチング制御信号に応じてスイッチングするスイッチ
ング素子と、前記電源電圧により動作し、前記スイッチ
ング素子の制御端子に前記スイッチング制御信号を供給
するスイッチング制御回路とを有する直流−直流変換装
置において、前記電源電圧に基づいて定電流を生成する
定電流回路と、 前記定電流回路で生成された定電流に応
じて前記スイッチング素子の前記制御端子をバイアスす
るバイアス回路と、 前記定電流回路で生成された定電流
に応じて前記スイッチング制御回路を起動する起動電圧
を生成する起動回路とを有し、 前記スイッチング制御回
路及び前記起動回路を同一のプロセスで形成される１チ
ップの半導体集積回路で構成したことを特徴とする。
イッチング制御信号に応じてスイッチングするスイッチ
ング素子と、前記電源電圧により動作し、前記スイッチ
ング素子の制御端子に前記スイッチング制御信号を供給
するスイッチング制御回路とを有する直流−直流変換装
置において、前記電源電圧に基づいて定電流を生成する
定電流回路と、 前記定電流回路で生成された定電流に応
じて前記スイッチング素子の前記制御端子をバイアスす
るバイアス回路と、 前記定電流回路で生成された定電流
に応じて前記スイッチング制御回路を起動する起動電圧
を生成する起動回路とを有し、 前記スイッチング制御回
路及び前記起動回路を同一のプロセスで形成される１チ
ップの半導体集積回路で構成したことを特徴とする。
【００１１】本発明によれば、スイッチング制御回路を
通常の高集積化が可能なプロセスのみで形成できるた
め、小型に、かつ、安価に構成できる。
通常の高集積化が可能なプロセスのみで形成できるた
め、小型に、かつ、安価に構成できる。
【００１２】
【００１３】
【００１４】
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】
【００２０】
【００２１】
【発明の実施の形態】図１に本発明の一実施例のブロッ
ク構成図を示す。本実施例の直流−直流変換装置１は、
いわゆるスイッチングレギュレータを構成しており、直
流入力電圧を降圧した直流出力電圧に変換する。直流−
直流変換装置１は、請求項中のスイッチング素子に相当
するパワートランジスタＱ０、請求項中のスイッチング
制御回路に相当し、１チップの半導体集積回路からなり
パワートランジスタＱ０を制御するスイッチング制御信
号を生成するスイッチング制御ＩＣ２、スイッチング制
御ＩＣ２に定電流を供給する定電流回路３、パワートラ
ンジスタＱ０のベースにバイアスを印加するバイアス回
路４、パワートランジスタＱ０の出力を整流・平滑化す
る整流・平滑回路５より構成される。
ク構成図を示す。本実施例の直流−直流変換装置１は、
いわゆるスイッチングレギュレータを構成しており、直
流入力電圧を降圧した直流出力電圧に変換する。直流−
直流変換装置１は、請求項中のスイッチング素子に相当
するパワートランジスタＱ０、請求項中のスイッチング
制御回路に相当し、１チップの半導体集積回路からなり
パワートランジスタＱ０を制御するスイッチング制御信
号を生成するスイッチング制御ＩＣ２、スイッチング制
御ＩＣ２に定電流を供給する定電流回路３、パワートラ
ンジスタＱ０のベースにバイアスを印加するバイアス回
路４、パワートランジスタＱ０の出力を整流・平滑化す
る整流・平滑回路５より構成される。
【００２２】電源端子ＴDCINには直流電源電圧ＶDCが供
給される。電源端子ＴDCINにはコンデンサＣ1 が接続さ
れていて、電源端子ＴDCINに供給された直流電源電圧Ｖ
DCはコンデンサＣ1 によりノイズ成分が除去される。電
源端子ＴDCINに供給された直流電源電圧ＶDCはパワート
ランジスタＱ０のエミッタに供給されると共に定電流回
路３及びバイアス回路４を介してスイッチング制御回路
２に供給される。
給される。電源端子ＴDCINにはコンデンサＣ1 が接続さ
れていて、電源端子ＴDCINに供給された直流電源電圧Ｖ
DCはコンデンサＣ1 によりノイズ成分が除去される。電
源端子ＴDCINに供給された直流電源電圧ＶDCはパワート
ランジスタＱ０のエミッタに供給されると共に定電流回
路３及びバイアス回路４を介してスイッチング制御回路
２に供給される。
【００２３】定電流回路３は請求項中の定電流回路に相
当し、請求項中の第２のトランジスタに相当するＰＮＰ
トランジスタＱ１，請求項中の第１のトランジスタに相
当するＰＮＰトランジスタＱ２、請求項中の第１の抵抗
に相当する抵抗Ｒ１，請求項中の第２の抵抗に相当する
抵抗Ｒ２より構成され、直流電源電圧ＶDCから定電流を
生成し、バイアス回路４及びスイッチング制御ＩＣ２の
端子Ｔ4 に供給する。
当し、請求項中の第２のトランジスタに相当するＰＮＰ
トランジスタＱ１，請求項中の第１のトランジスタに相
当するＰＮＰトランジスタＱ２、請求項中の第１の抵抗
に相当する抵抗Ｒ１，請求項中の第２の抵抗に相当する
抵抗Ｒ２より構成され、直流電源電圧ＶDCから定電流を
生成し、バイアス回路４及びスイッチング制御ＩＣ２の
端子Ｔ4 に供給する。
【００２４】また、バイアス回路４はＮＰＮトランジス
タＱ３、Ｑ４、抵抗Ｒ３，Ｒ４、コンデンサＣ２より構
成され、トランジスタＱ３、抵抗Ｒ３、コンデンサＣ２
により定電流回路３から供給された定電流が図２に示す
起動回路６を起動させ端子Ｔ 4 の端子電圧を約１．１Ｖ
に固定する。従って、バイアス電圧ＶＢが決定され、ス
イッチング制御ＩＣ２の端子Ｔ3 に供給すると共に、抵
抗Ｒ４を介してトランジスタＱ４のベースに供給され
る。トランジスタＱ４はコレクタが抵抗Ｒ５を介してパ
ワートランジスタＱ０のベースに接続され、エミッタが
スイッチング制御ＩＣ２の端子Ｔ1 に接続され、パワー
トランジスタＱ０のベースにバイアスをかける。また、
パワートランジスタＱ０はエミッタとベースとが抵抗Ｒ
７を介して接続されており、電源電圧により所定のバイ
アスが印加される構成とされている。
タＱ３、Ｑ４、抵抗Ｒ３，Ｒ４、コンデンサＣ２より構
成され、トランジスタＱ３、抵抗Ｒ３、コンデンサＣ２
により定電流回路３から供給された定電流が図２に示す
起動回路６を起動させ端子Ｔ 4 の端子電圧を約１．１Ｖ
に固定する。従って、バイアス電圧ＶＢが決定され、ス
イッチング制御ＩＣ２の端子Ｔ3 に供給すると共に、抵
抗Ｒ４を介してトランジスタＱ４のベースに供給され
る。トランジスタＱ４はコレクタが抵抗Ｒ５を介してパ
ワートランジスタＱ０のベースに接続され、エミッタが
スイッチング制御ＩＣ２の端子Ｔ1 に接続され、パワー
トランジスタＱ０のベースにバイアスをかける。また、
パワートランジスタＱ０はエミッタとベースとが抵抗Ｒ
７を介して接続されており、電源電圧により所定のバイ
アスが印加される構成とされている。
【００２５】スイッチング制御ＩＣ２の端子Ｔ1 からは
スイッチング制御ＩＣ２で設定されたスイッチング制御
信号が出力され、パワートランジスタＱ０のベースに供
給される。このため、パワートランジスタＱ０はスイッ
チング制御ＩＣ２から供給されるスイッチング制御信号
に応じてスイッチングされ、コレクタにパルス状の電流
を供給する。
スイッチング制御ＩＣ２で設定されたスイッチング制御
信号が出力され、パワートランジスタＱ０のベースに供
給される。このため、パワートランジスタＱ０はスイッ
チング制御ＩＣ２から供給されるスイッチング制御信号
に応じてスイッチングされ、コレクタにパルス状の電流
を供給する。
【００２６】パワートランジスタＱ０のコレクタから出
力されたパルス状の電流は、整流・平滑回路５に供給さ
れる。整流・平滑回路５は、ダイオードＤ１、コイルＬ
１、コンデンサＣ３、抵抗Ｒ７より構成され、パワート
ランジスタＱ０のコレクタから出力されたパルス状の電
流を整流・平滑する。整流・平滑回路５ではパワートラ
ンジスタＱ０のコレクタから供給された電流のパルスの
幅に応じた電圧を発生する。
力されたパルス状の電流は、整流・平滑回路５に供給さ
れる。整流・平滑回路５は、ダイオードＤ１、コイルＬ
１、コンデンサＣ３、抵抗Ｒ７より構成され、パワート
ランジスタＱ０のコレクタから出力されたパルス状の電
流を整流・平滑する。整流・平滑回路５ではパワートラ
ンジスタＱ０のコレクタから供給された電流のパルスの
幅に応じた電圧を発生する。
【００２７】整流・平滑回路５の出力電圧はパワートラ
ンジスタＱ０からの電流のパルスのハイレベル期間のパ
ルス幅が大きければ、電圧が大きくなり、小さければ電
圧が小さくなる。整流・平滑回路５の出力電圧は出力端
子ＴDCOUT に供給される。出力端子ＴDC OUT にはコンデ
ンサＣ４が接続されノイズ等を吸収するように構成され
ている。
ンジスタＱ０からの電流のパルスのハイレベル期間のパ
ルス幅が大きければ、電圧が大きくなり、小さければ電
圧が小さくなる。整流・平滑回路５の出力電圧は出力端
子ＴDCOUT に供給される。出力端子ＴDC OUT にはコンデ
ンサＣ４が接続されノイズ等を吸収するように構成され
ている。
【００２８】また、出力端子ＴDCOUT はスイッチング制
御ＩＣ２の電源端子Ｔ7 に接続され、スイッチング制御
ＩＣ２に駆動用の出力電圧ＶDCOUT を供給する。スイッ
チング制御ＩＣ２は、端子Ｔ4 に接続され、端子Ｔ4 に
定電流回路３から供給される定電流により回路を駆動す
るのに必要な起動電圧を発生する起動回路６、検出端子
Ｔ5 にプルアップ抵抗Ｒ8 でプルアップされ、端子Ｔ7
に供給された出力電圧ＶDCOUT を検出する電圧検出回路
７、電圧検出回路７で設定された基準出力電圧レベルと
端子Ｔ7 に供給された出力電圧ＶDCOUT とを比較して端
子Ｔ1 から出力するスイッチング制御信号のローレベル
のパルス幅を制御するスイッチング制御回路８より構成
される。
御ＩＣ２の電源端子Ｔ7 に接続され、スイッチング制御
ＩＣ２に駆動用の出力電圧ＶDCOUT を供給する。スイッ
チング制御ＩＣ２は、端子Ｔ4 に接続され、端子Ｔ4 に
定電流回路３から供給される定電流により回路を駆動す
るのに必要な起動電圧を発生する起動回路６、検出端子
Ｔ5 にプルアップ抵抗Ｒ8 でプルアップされ、端子Ｔ7
に供給された出力電圧ＶDCOUT を検出する電圧検出回路
７、電圧検出回路７で設定された基準出力電圧レベルと
端子Ｔ7 に供給された出力電圧ＶDCOUT とを比較して端
子Ｔ1 から出力するスイッチング制御信号のローレベル
のパルス幅を制御するスイッチング制御回路８より構成
される。
【００２９】図２に本発明の一実施例の起動回路の回路
構成図を示す。起動回路６は、請求項中の定電圧回路に
相当し、上記定電流回路３とともに請求項中の降圧回路
を構成する。起動回路６は、ダイオードＤ２、Ｄ３、Ｄ
４、Ｄ５、請求項中のツェナーダイオードを構成するＮ
ＰＮトランジスタＱ５、請求項中の第３、第４のトラン
ジスタに相当するＮＰＮトランジスタＱ６、Ｑ７、請求
項中の第３、第４の抵抗に相当する抵抗Ｒ９、Ｒ１０よ
り構成される。ここで、ダイオードＤ２、Ｄ３、Ｄ４、
Ｄ５、ＮＰＮトランジスタＱ５、抵抗Ｒ９は請求項中の
基準電圧源を構成する。
構成図を示す。起動回路６は、請求項中の定電圧回路に
相当し、上記定電流回路３とともに請求項中の降圧回路
を構成する。起動回路６は、ダイオードＤ２、Ｄ３、Ｄ
４、Ｄ５、請求項中のツェナーダイオードを構成するＮ
ＰＮトランジスタＱ５、請求項中の第３、第４のトラン
ジスタに相当するＮＰＮトランジスタＱ６、Ｑ７、請求
項中の第３、第４の抵抗に相当する抵抗Ｒ９、Ｒ１０よ
り構成される。ここで、ダイオードＤ２、Ｄ３、Ｄ４、
Ｄ５、ＮＰＮトランジスタＱ５、抵抗Ｒ９は請求項中の
基準電圧源を構成する。
【００３０】端子Ｔ4 に供給された定電流回路３で生成
された定電流はダイオードＤ２、Ｄ３、Ｄ４、Ｄ５、Ｎ
ＰＮトランジスタＱ５、抵抗Ｒ９よりなる基準電圧源に
供給される。ダイオードＤ２、Ｄ３、Ｄ４、Ｄ５、ＮＰ
ＮトランジスタＱ５、抵抗Ｒ９よりなる直流回路は端子
Ｔ4 から供給された定電流で起動し、端子Ｔ4 を一定電
圧にレギュレートする。
された定電流はダイオードＤ２、Ｄ３、Ｄ４、Ｄ５、Ｎ
ＰＮトランジスタＱ５、抵抗Ｒ９よりなる基準電圧源に
供給される。ダイオードＤ２、Ｄ３、Ｄ４、Ｄ５、ＮＰ
ＮトランジスタＱ５、抵抗Ｒ９よりなる直流回路は端子
Ｔ4 から供給された定電流で起動し、端子Ｔ4 を一定電
圧にレギュレートする。
【００３１】トランジスタＱ６は請求項中の第３のトラ
ンジスタに相当し、ダイオードＤ２、Ｄ３、Ｄ４、Ｄ
５、ＮＰＮトランジスタＱ５、抵抗Ｒ９よりなる直流回
路により生成される基準電圧に応じてオンして、定電流
回路３から定電流を引き込む。また、トランジスタＱ７
は請求項中の第４のトランジスタに相当し、ダイオード
Ｄ２、Ｄ３、Ｄ４、Ｄ５、ＮＰＮトランジスタＱ５、抵
抗Ｒ９よりなる直流回路により生成される基準電圧に応
じてオンしてスイッチング制御回路８から電流を引き込
み、スイッチング制御回路８に駆動用の電流を生じさせ
る。
ンジスタに相当し、ダイオードＤ２、Ｄ３、Ｄ４、Ｄ
５、ＮＰＮトランジスタＱ５、抵抗Ｒ９よりなる直流回
路により生成される基準電圧に応じてオンして、定電流
回路３から定電流を引き込む。また、トランジスタＱ７
は請求項中の第４のトランジスタに相当し、ダイオード
Ｄ２、Ｄ３、Ｄ４、Ｄ５、ＮＰＮトランジスタＱ５、抵
抗Ｒ９よりなる直流回路により生成される基準電圧に応
じてオンしてスイッチング制御回路８から電流を引き込
み、スイッチング制御回路８に駆動用の電流を生じさせ
る。
【００３２】このとき、起動回路６には直流電源電圧Ｖ
DCINが直接印加されるわけではなく、定電流回路３によ
り起動された起動回路６で固定された電圧が端子Ｔ4 に
印加されることになる。このため、起動回路６は、１１
Ｖの電圧でレギュレート（固定）されるように設定され
ている。
DCINが直接印加されるわけではなく、定電流回路３によ
り起動された起動回路６で固定された電圧が端子Ｔ4 に
印加されることになる。このため、起動回路６は、１１
Ｖの電圧でレギュレート（固定）されるように設定され
ている。
【００３３】このため、起動回路６は半導体集積回路化
した場合でも抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４、トランジス
タＱ１〜Ｑ４、コンデンサＣ２を外付けすることで高耐
圧プロセスは必要なく通常の高集積化を行えるプロセス
で形成できる。図１に戻って説明を続ける。
した場合でも抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４、トランジス
タＱ１〜Ｑ４、コンデンサＣ２を外付けすることで高耐
圧プロセスは必要なく通常の高集積化を行えるプロセス
で形成できる。図１に戻って説明を続ける。
【００３４】起動回路６で生成された駆動用電流はスイ
ッチング制御回路８に供給され、スイッチング制御回路
８を動作させる。スイッチング制御回路８は電圧検出回
路７で設定された電圧に応じた検出信号と端子Ｔ7 に供
給される出力電圧ＶDCOUT とを比較して、出力電圧Ｖ
DCOUT が設定電圧ＶREF より小さいときにはスイッチン
グ制御信号のローレベルのパルス幅を大きくしてパワー
トランジスタＱ０がオンしている期間を長くすることに
より出力電圧ＶDCOUT を増加させ、出力電圧ＶDCOUT が
設定電圧ＶREF より大きいときにはスイッチング制御信
号のローレベルのパルス幅を小さくしてパワートランジ
スタＱ０がオンしている期間を短くすることにより出力
電圧ＶDCOUT を減少させる。
ッチング制御回路８に供給され、スイッチング制御回路
８を動作させる。スイッチング制御回路８は電圧検出回
路７で設定された電圧に応じた検出信号と端子Ｔ7 に供
給される出力電圧ＶDCOUT とを比較して、出力電圧Ｖ
DCOUT が設定電圧ＶREF より小さいときにはスイッチン
グ制御信号のローレベルのパルス幅を大きくしてパワー
トランジスタＱ０がオンしている期間を長くすることに
より出力電圧ＶDCOUT を増加させ、出力電圧ＶDCOUT が
設定電圧ＶREF より大きいときにはスイッチング制御信
号のローレベルのパルス幅を小さくしてパワートランジ
スタＱ０がオンしている期間を短くすることにより出力
電圧ＶDCOUT を減少させる。
【００３５】本実施例によれば、抵抗Ｒ１，Ｒ２，Ｒ
３，Ｒ４、トランジスタＱ１〜Ｑ４、コンデンサＣ２を
外付けすることで起動回路６及びスイッチング制御回路
８の電源電圧が供給される端子Ｔ3 、Ｔ4 が接続される
回路を通常プロセスにより形成できるため、全ての回路
を通常の高集積化が可能な半導体集積回路製造プロセス
で製造できるため、高耐圧プロセスを用いたものに比べ
て、安価に製造できる。
３，Ｒ４、トランジスタＱ１〜Ｑ４、コンデンサＣ２を
外付けすることで起動回路６及びスイッチング制御回路
８の電源電圧が供給される端子Ｔ3 、Ｔ4 が接続される
回路を通常プロセスにより形成できるため、全ての回路
を通常の高集積化が可能な半導体集積回路製造プロセス
で製造できるため、高耐圧プロセスを用いたものに比べ
て、安価に製造できる。
【００３６】上記実施例は、電源電圧ＶDCIN＝１３〜４
５Ｖを出力電圧ＶDCOUT ＝５Ｖに変換するスイッチング
レギュレータで高電圧電源部に対応するのに好適な回路
である。図３に本発明の他の実施例のブロック構成図を
示す。同図中、図１と同一構成部分には同一符号を付
し、その説明は省略する。
５Ｖを出力電圧ＶDCOUT ＝５Ｖに変換するスイッチング
レギュレータで高電圧電源部に対応するのに好適な回路
である。図３に本発明の他の実施例のブロック構成図を
示す。同図中、図１と同一構成部分には同一符号を付
し、その説明は省略する。
【００３７】本実施例は、電源電圧が例えば２０Ｖ程度
の比較的低い電圧で、上記のスイッチング制御ＩＣ２を
動作させるための外付けの定電流回路の構成が図１の実
施例のものとは相違する。本実施例の定電流回路１１は
請求項３の抵抗素子に相当する抵抗Ｒ１１で構成し、電
源電圧端子ＴDCINから供給される電流を制限するもの
で、２０Ｖ程度の比較的低い電圧であるため、端子Ｔ4
−端子ＴDIN 間の電流は小さいため、発熱を小さくでき
るので、定電流回路を抵抗置き換える構成にできる。
の比較的低い電圧で、上記のスイッチング制御ＩＣ２を
動作させるための外付けの定電流回路の構成が図１の実
施例のものとは相違する。本実施例の定電流回路１１は
請求項３の抵抗素子に相当する抵抗Ｒ１１で構成し、電
源電圧端子ＴDCINから供給される電流を制限するもの
で、２０Ｖ程度の比較的低い電圧であるため、端子Ｔ4
−端子ＴDIN 間の電流は小さいため、発熱を小さくでき
るので、定電流回路を抵抗置き換える構成にできる。
【００３８】
【発明の効果】上述の如く、本発明の請求項１によれ
ば、スイッチング制御回路を通常の高集積化が可能なプ
ロセスのみで形成できるため、小型に、かつ、安価に構
成できる等の特長を有する。
ば、スイッチング制御回路を通常の高集積化が可能なプ
ロセスのみで形成できるため、小型に、かつ、安価に構
成できる等の特長を有する。
【００３９】
【００４０】
【００４１】
【００４２】
【図１】本発明の一実施例のブロック構成図である。
【図２】本発明の一実施例の起動回路の回路構成図であ
る。
る。
【図３】本発明の他の実施例のブロック構成図である。
【図４】従来の一例のブロック構成図である。
１ 直流−直流変換装置
２ スイッチング制御回路
３ 定電流回路
４ バイアス回路
５ 整流・平滑回路
６ 起動回路
７ 電圧検出回路
８ スイッチング制御信号生成回路
９ 制御回路
Ｑ０ パワートランジスタ
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平７−245942（ＪＰ，Ａ)
特開 平７−177730（ＪＰ，Ａ)
特開 平７−31076（ＪＰ，Ａ)
特開 平７−73670（ＪＰ，Ａ)
特開 平７−37381（ＪＰ，Ａ)
特開 平６−132739（ＪＰ，Ａ)
実開 平３−111178（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 3/155
H01L 21/822
H01L 27/04
Claims (6)
- 【請求項１】 電源電圧をスイッチング制御信号に応じ
てスイッチングするスイッチング素子と、前記電源電圧
により動作し、前記スイッチング素子の制御端子に前記
スイッチング制御信号を供給するスイッチング制御回路
とを有する直流−直流変換装置において、前記電源電圧に基づいて定電流を生成する定電流回路
と、 前記定電流回路で生成された定電流に応じて前記スイッ
チング素子の前記制御端子をバイアスするバイアス回路
と、 前記定電流回路で生成された定電流に応じて前記スイッ
チング制御回路を起動する起動電圧を生成する起動回路
とを有し、 前記スイッチング制御回路及び前記起動回路を同一のプ
ロセスで形成される１チップの半導体集積回路で構成し
た ことを特徴とする直流−直流変換装置。 - 【請求項２】 前記定電流回路は、前記電源電圧が一端
に印加された第１の抵抗と、 前記第１の抵抗の他端がベースに接続され、エミッタに
前記電源電圧が印加された第１のトランジスタと、 前記第１のトランジスタのコレクタに一端が接続され、
他端が接地された第２の抵抗と、 前記第１のトランジスタのコレクタと前記第２の抵抗の
一端との接続点にベースが接続され、エミッタが前記第
１の抵抗の他端と前記第１のトランジスタのベースとの
接続点に接続され、コレクタから前記定電流を出力する
第２のトランジスタとを有することを特徴とする請求項
１記載の 直流−直流変換装置。 - 【請求項３】 前記起動回路は、前記定電流回路で生成
された定電流に応じて基準電圧を生成する基準電圧源
と、 前記基準電圧源により生成された基準電圧に応じて前記
スイッチング制御回路に駆動電圧を供給するレギュレー
タとを有することを特徴とする請求項１又は２記載の 直
流−直流変換装置。 - 【請求項４】 前記基準電圧源は、前記定電流回路で生
成された定電流が逆方向に供給されるツェナーダイオー
ドと、 前記ツェナーダイオードと接地間に直列に接続された第
３の抵抗とを有することを特徴とする請求項３記載の 直
流−直流変換装置。 - 【請求項５】 前記レギュレータは、前記定電流回路で
生成された定電流がコレクタに供給され、エミッタが接
地され、ベースに前記基準電圧源で生成された基準電圧
が供給された第３のトランジスタと、 コレクタが前記スイッチング制御回路に供給され、ベー
スに前記基準電圧源で生成された基準電圧が供給される
第４のトランジスタと、 前記第４のトランジスタのエミッタと接地間に接続され
た第４の抵抗とを有する請求項３又は４記載の 直流−直
流変換装置。 - 【請求項６】 前記起動回路は、前記定電流回路と前記
スイッチング制御回路との間に接続された抵抗素子であ
ることを特徴とする請求項１記載の直流−直流変換装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00948996A JP3458576B2 (ja) | 1996-01-23 | 1996-01-23 | 直流−直流変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00948996A JP3458576B2 (ja) | 1996-01-23 | 1996-01-23 | 直流−直流変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09201046A JPH09201046A (ja) | 1997-07-31 |
| JP3458576B2 true JP3458576B2 (ja) | 2003-10-20 |
Family
ID=11721653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00948996A Expired - Fee Related JP3458576B2 (ja) | 1996-01-23 | 1996-01-23 | 直流−直流変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3458576B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108302239A (zh) * | 2017-10-31 | 2018-07-20 | 瑞纳智能设备股份有限公司 | 一种用于温控阀的mbus控制电路及其控制方法 |
-
1996
- 1996-01-23 JP JP00948996A patent/JP3458576B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09201046A (ja) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5818707A (en) | Simplified active power factor correction controller IC | |
| US20090033309A9 (en) | Reconfigurable topology for switching and linear voltage regulators | |
| JPH06110567A (ja) | 直流安定化電源装置 | |
| JP4050325B2 (ja) | 電流及び電圧検出回路 | |
| JP3369134B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3251770B2 (ja) | 半導体集積回路の電源回路 | |
| JPH0442771A (ja) | 高効率型ｄｃ／ｄｃコンバータ | |
| KR100268201B1 (ko) | 스위칭전원장치 | |
| JP2000184698A (ja) | スイッチング電源 | |
| US5587650A (en) | High precision switching regulator circuit | |
| JPH09266666A (ja) | 昇圧回路とその制御回路 | |
| US4802076A (en) | Switching regulator type power supply circuit | |
| JP3458576B2 (ja) | 直流−直流変換装置 | |
| EP0662747A2 (en) | A DC/DC converter for outputting multiple signals | |
| EP1275195B1 (en) | On chip current source | |
| WO2005041395A1 (en) | Negative current compensation method and circuit | |
| JP4110789B2 (ja) | 起動回路 | |
| JPH07135767A (ja) | Ｄｃ−ｄｃコンバータ | |
| US6188207B1 (en) | Switching power supply | |
| JP2838819B2 (ja) | 複数のスイッチング電源装置を並列接続した直流電源装置 | |
| JP3391201B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH1098872A (ja) | 電源装置及びこれを用いた電気機器 | |
| JP2002136108A (ja) | 昇圧回路 | |
| JPH07143739A (ja) | スイッチング電源装置 | |
| JP2980183B2 (ja) | 直流安定化電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |