JP2838819B2 - 複数のスイッチング電源装置を並列接続した直流電源装置 - Google Patents
複数のスイッチング電源装置を並列接続した直流電源装置Info
- Publication number
- JP2838819B2 JP2838819B2 JP5029791A JP2979193A JP2838819B2 JP 2838819 B2 JP2838819 B2 JP 2838819B2 JP 5029791 A JP5029791 A JP 5029791A JP 2979193 A JP2979193 A JP 2979193A JP 2838819 B2 JP2838819 B2 JP 2838819B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- switching element
- voltage
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
【０００１】
【産業上の利用分野】本発明はスイッチング電源装置の
並列運転時における出力電流の均等化を図ることができ
る直流電源装置に関する。
並列運転時における出力電流の均等化を図ることができ
る直流電源装置に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】スイッ
チング電源の並列運転方式として、複数台のスイッチン
グ電源を単に並列接続するオーバーフロー方式がある。
しかし、この方式では出力電流のバランスの悪化が生じ
る恐れがあり、一方の電源が負荷電流の多くを負担する
と、この電源の寿命が短くなる。
チング電源の並列運転方式として、複数台のスイッチン
グ電源を単に並列接続するオーバーフロー方式がある。
しかし、この方式では出力電流のバランスの悪化が生じ
る恐れがあり、一方の電源が負荷電流の多くを負担する
と、この電源の寿命が短くなる。
【０００３】並列運転の別の方式として、複数のスッチ
ング電源の入力電流又は出力電流を検出し、電流の少な
い方のスイッチング電源の出力電圧を上昇させて出力電
流をバランスさせる運転方式がある。しかし、この方式
は制御回路が複雑になるという欠点、及び軽負荷時にノ
イズが発生すると、このノイズを誤って出力電流として
検出し、制御動作が不安定になるという欠点を有する。
ング電源の入力電流又は出力電流を検出し、電流の少な
い方のスイッチング電源の出力電圧を上昇させて出力電
流をバランスさせる運転方式がある。しかし、この方式
は制御回路が複雑になるという欠点、及び軽負荷時にノ
イズが発生すると、このノイズを誤って出力電流として
検出し、制御動作が不安定になるという欠点を有する。
【０００４】そこで、本発明の目的はスイッチング電源
の並列運転を負荷電流の大きい領域と小さい領域の両方
において安定的に行うことができる直流電源装置を提供
することにある。
の並列運転を負荷電流の大きい領域と小さい領域の両方
において安定的に行うことができる直流電源装置を提供
することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
の本発明は、複数台のスイッチング電源装置を並列接続
して共通の負荷に電力を供給する直流電源装置におい
て、前記複数台のスイッチング電源装置が、直流電源に
トランスの１次巻線を介して接続されたスイッチング素
子と、前記トランスの２次巻線と前記負荷との間に接続
された出力整流平滑回路と、前記負荷の電圧に基づいて
前記負荷の電圧を一定値にするためのＰＷＭパルスを形
成して前記スイッチング素子をオン・オフ制御する電圧
制御回路と、前記スイッチング素子の電流を検出するた
めの電流検出器と、前記電流検出器から得られた電流検
出信号と参照信号とに基づいて前記電流検出信号を前記
参照信号のレベルに制限するように電流制御パルスを形
成して前記スイッチング素子をオン・オフ制御する電流
制御回路とをそれぞれ有し、前記負荷の電流が小さい領
域では前記電圧制御回路の前記ＰＷＭパルスによって前
記スイッチング素子をオン・オフ制御し、前記負荷の電
流が大きい時には前記電流制御回路の前記電流制御パル
スによって前記スイッチング素子をオン・オフ制御する
ように構成されている直流電源装置に係わるものであ
る。なお、請求項２に示すように、誤差信号形成回路、
三角波発生回路、第１、第２、及び第３の比較器、電流
制御パルス形成回路を設けることが望ましい。
の本発明は、複数台のスイッチング電源装置を並列接続
して共通の負荷に電力を供給する直流電源装置におい
て、前記複数台のスイッチング電源装置が、直流電源に
トランスの１次巻線を介して接続されたスイッチング素
子と、前記トランスの２次巻線と前記負荷との間に接続
された出力整流平滑回路と、前記負荷の電圧に基づいて
前記負荷の電圧を一定値にするためのＰＷＭパルスを形
成して前記スイッチング素子をオン・オフ制御する電圧
制御回路と、前記スイッチング素子の電流を検出するた
めの電流検出器と、前記電流検出器から得られた電流検
出信号と参照信号とに基づいて前記電流検出信号を前記
参照信号のレベルに制限するように電流制御パルスを形
成して前記スイッチング素子をオン・オフ制御する電流
制御回路とをそれぞれ有し、前記負荷の電流が小さい領
域では前記電圧制御回路の前記ＰＷＭパルスによって前
記スイッチング素子をオン・オフ制御し、前記負荷の電
流が大きい時には前記電流制御回路の前記電流制御パル
スによって前記スイッチング素子をオン・オフ制御する
ように構成されている直流電源装置に係わるものであ
る。なお、請求項２に示すように、誤差信号形成回路、
三角波発生回路、第１、第２、及び第３の比較器、電流
制御パルス形成回路を設けることが望ましい。
【０００６】
【作用及び効果】各請求項の発明によれば、負荷電流が
小さい場合には、定電圧制御動作になる。この定電圧制
御の場合には電流のバランスは悪くなるが、たとえスイ
ッチング電源装置が負荷電流を多く負担したとしても、
電流が小さいのでこの寿命の低下を招かない。負荷電流
の大きい場合には、電流制御に基づいて負荷電流を供給
するので電流のバランスが良くなる。従って、特定のス
イッチング電源の寿命の低下が生じない。なお、本発明
の電源装置は、負荷電流が通常は小さく、時々大きくな
るような負荷のために好適である。
小さい場合には、定電圧制御動作になる。この定電圧制
御の場合には電流のバランスは悪くなるが、たとえスイ
ッチング電源装置が負荷電流を多く負担したとしても、
電流が小さいのでこの寿命の低下を招かない。負荷電流
の大きい場合には、電流制御に基づいて負荷電流を供給
するので電流のバランスが良くなる。従って、特定のス
イッチング電源の寿命の低下が生じない。なお、本発明
の電源装置は、負荷電流が通常は小さく、時々大きくな
るような負荷のために好適である。
【０００７】
【実施例】次に、図１〜図５を参照して本発明の実施例
に係わる直流電源装置を説明する。図１の電源装置は、
共通の直流電源１と共通の負荷２との間に並列接続され
た第１及び第２のスイッチングレギュレータ３、４と、
共通の出力電圧検出回路５とで構成されている。第１及
び第２のスイッチングレギュレータ３、４は実質的に同
一構成である。従って、第１及び第２のスイッチングレ
ギュレータ３、４の各部の参照符号をａ、ｂのサフィッ
クスで区別して示し、一方のみを詳しく説明する。
に係わる直流電源装置を説明する。図１の電源装置は、
共通の直流電源１と共通の負荷２との間に並列接続され
た第１及び第２のスイッチングレギュレータ３、４と、
共通の出力電圧検出回路５とで構成されている。第１及
び第２のスイッチングレギュレータ３、４は実質的に同
一構成である。従って、第１及び第２のスイッチングレ
ギュレータ３、４の各部の参照符号をａ、ｂのサフィッ
クスで区別して示し、一方のみを詳しく説明する。
【０００８】第１及び第２のスイッチングレギュレータ
３、４は、トランス６ａ、６ｂと、スイッチング素子と
してのＦＥＴ７ａ、７ｂと、電流検出抵抗８ａ、８ｂ
と、出力整流平滑回路９ａ、９ｂと、電圧制御回路１０
ａ、１０ｂと、電流制御回路１１ａ、１１ｂと、駆動回
路１２ａ、１２ｂと、補助電源回路１３ａ、１３ｂとか
ら成る。
３、４は、トランス６ａ、６ｂと、スイッチング素子と
してのＦＥＴ７ａ、７ｂと、電流検出抵抗８ａ、８ｂ
と、出力整流平滑回路９ａ、９ｂと、電圧制御回路１０
ａ、１０ｂと、電流制御回路１１ａ、１１ｂと、駆動回
路１２ａ、１２ｂと、補助電源回路１３ａ、１３ｂとか
ら成る。
【０００９】第１のスイッチングレギュレータ３におい
て、ＦＥＴ７ａのドレインはトランス６ａの１次巻線１
４ａを介して電源１に接続され、ソースは電流検出抵抗
８ａを介してグランド（共通ライン）に接続されてい
る。トランス６ａの２次巻線１５ａに接続された出力整
流平滑回路９ａは、２つのダイオードＤ1a、Ｄ2a、と、
リアクトルＬ1aと、コンデンサＣ1aとから成り、この出
力端子に負荷２が接続されている。
て、ＦＥＴ７ａのドレインはトランス６ａの１次巻線１
４ａを介して電源１に接続され、ソースは電流検出抵抗
８ａを介してグランド（共通ライン）に接続されてい
る。トランス６ａの２次巻線１５ａに接続された出力整
流平滑回路９ａは、２つのダイオードＤ1a、Ｄ2a、と、
リアクトルＬ1aと、コンデンサＣ1aとから成り、この出
力端子に負荷２が接続されている。
【００１０】電圧制御回路１０ａは出力電圧検出回路５
の出力ライン１６ａの信号に応答して負荷２の電圧を一
定にするためのＰＷＭ制御パルスを形成し、駆動回路１
２ａを介してＦＥＴ７ａのゲートに与える。しかし、出
力電圧が所定値よりも低い場合にはＰＷＭ制御パルスを
発生しないように電圧制御回路１０ａが構成されてい
る。電流制御回路１１ａは電流検出抵抗８ａに基づいて
検出された電流に応答して電流制御パルスを形成し、こ
れを駆動回路１２ａを介してＦＥＴ７ａのゲートに与え
る。この電流制御回路１１ａはライン１７ａによって電
圧制御回路１０ａに関係付けられている。なお、負荷電
流が大きいために出力電圧が低下した時には電流制御回
路１１ａから発生した制御パルスがＦＥＴ７ａを駆動
し、負荷電流が小さいために出力電圧が所定以上になっ
ている時には電圧制御回路１０ａから発生したＰＷＭ制
御パルスがＦＥＴ７ａを駆動する。
の出力ライン１６ａの信号に応答して負荷２の電圧を一
定にするためのＰＷＭ制御パルスを形成し、駆動回路１
２ａを介してＦＥＴ７ａのゲートに与える。しかし、出
力電圧が所定値よりも低い場合にはＰＷＭ制御パルスを
発生しないように電圧制御回路１０ａが構成されてい
る。電流制御回路１１ａは電流検出抵抗８ａに基づいて
検出された電流に応答して電流制御パルスを形成し、こ
れを駆動回路１２ａを介してＦＥＴ７ａのゲートに与え
る。この電流制御回路１１ａはライン１７ａによって電
圧制御回路１０ａに関係付けられている。なお、負荷電
流が大きいために出力電圧が低下した時には電流制御回
路１１ａから発生した制御パルスがＦＥＴ７ａを駆動
し、負荷電流が小さいために出力電圧が所定以上になっ
ている時には電圧制御回路１０ａから発生したＰＷＭ制
御パルスがＦＥＴ７ａを駆動する。
【００１１】補助電源回路１３ａは、トランス１５ａの
３次巻線１８ａと、ダイオードＤ3aと、コンデンサＣ2a
とから成り、出力電圧検出回路５に補助の電源電圧を与
える。
３次巻線１８ａと、ダイオードＤ3aと、コンデンサＣ2a
とから成り、出力電圧検出回路５に補助の電源電圧を与
える。
【００１２】第２のスイッチングレギュレータ４は第１
のスイッチングレギュレータ３と同一に構成され、ＦＥ
Ｔ７ｂのドレインはトランス６ｂの１次巻線１７ｂを介
して共通の電源１に接続され、ソースは電流検出抵抗８
ｂを介してグラングに接続され、出力整流平滑回路９ｂ
は共通の負荷２に接続されている。
のスイッチングレギュレータ３と同一に構成され、ＦＥ
Ｔ７ｂのドレインはトランス６ｂの１次巻線１７ｂを介
して共通の電源１に接続され、ソースは電流検出抵抗８
ｂを介してグラングに接続され、出力整流平滑回路９ｂ
は共通の負荷２に接続されている。
【００１３】出力電圧検出回路５は、負荷２が接続され
た出力端子１９、２０の間に接続された分圧用抵抗Ｒ1
、Ｒ2 と誤差増幅用トランジスタＱ1 と、基準電圧源
としてのツェナーダイオードＺＤと、発光ダイオード２
１とを有する。トランジスタＱ1 のベースは分圧用抵抗
Ｒ1 、Ｒ2 の分圧点に接続され、エミッタはツェナーダ
イオードＺＤに接続され、発光ダイオード２１は出力端
子１９に接続されているので、検出電圧とツェナーダイ
オードＺＤの電圧との差に対応した電流が発光ダイオー
ド２１に流れる。従って、発光ダイオード２１の発光量
は出力電圧に対して比例的に変化する。発光ダイオード
２１に光結合されたフォトトランジスタ２２のエミッタ
はグランドに接続され、コレクタは抵抗Ｒ3 を介してバ
イアス電源ライン２３に接続されていると共にダイオー
ドＤ4 を介してトランジスタＱ2 のベースに接続されて
いる。トランジスタＱ2 のベースは抵抗Ｒ4 を介して補
助電源回路１３ａ、１３ｂに接続されている。従って、
フォトトランジスタ２２はトランジスタＱ2 のベース電
流のバイアスを形成し、出力電圧が高くなった時にはフ
ォトトランジスタ２２の抵抗が小さくなり、バイアス電
流が増大してトランジスタＱ2 のベース電流が小さくな
り、このコレクタ・エミッタ間の抵抗が高くなる。な
お、第２のスッチングレギュレータ４の補助電源回路１
３ｂは逆流阻止ダイオードＤ5 を介して抵抗Ｒ4 に接続
されている。また、抵抗Ｒ4 の入力端子とグランドとの
間に動作安定化用抵抗Ｒ5 が接続されている。また、ト
ランジスタＱ2 のコレクタはバイアス電源ライン２３に
接続され、エミッタは検出信号出力ライン１６ａ、１６
ｂを介して電圧制御回路１０ａ、１０ｂにそれぞれ接続
されている。
た出力端子１９、２０の間に接続された分圧用抵抗Ｒ1
、Ｒ2 と誤差増幅用トランジスタＱ1 と、基準電圧源
としてのツェナーダイオードＺＤと、発光ダイオード２
１とを有する。トランジスタＱ1 のベースは分圧用抵抗
Ｒ1 、Ｒ2 の分圧点に接続され、エミッタはツェナーダ
イオードＺＤに接続され、発光ダイオード２１は出力端
子１９に接続されているので、検出電圧とツェナーダイ
オードＺＤの電圧との差に対応した電流が発光ダイオー
ド２１に流れる。従って、発光ダイオード２１の発光量
は出力電圧に対して比例的に変化する。発光ダイオード
２１に光結合されたフォトトランジスタ２２のエミッタ
はグランドに接続され、コレクタは抵抗Ｒ3 を介してバ
イアス電源ライン２３に接続されていると共にダイオー
ドＤ4 を介してトランジスタＱ2 のベースに接続されて
いる。トランジスタＱ2 のベースは抵抗Ｒ4 を介して補
助電源回路１３ａ、１３ｂに接続されている。従って、
フォトトランジスタ２２はトランジスタＱ2 のベース電
流のバイアスを形成し、出力電圧が高くなった時にはフ
ォトトランジスタ２２の抵抗が小さくなり、バイアス電
流が増大してトランジスタＱ2 のベース電流が小さくな
り、このコレクタ・エミッタ間の抵抗が高くなる。な
お、第２のスッチングレギュレータ４の補助電源回路１
３ｂは逆流阻止ダイオードＤ5 を介して抵抗Ｒ4 に接続
されている。また、抵抗Ｒ4 の入力端子とグランドとの
間に動作安定化用抵抗Ｒ5 が接続されている。また、ト
ランジスタＱ2 のコレクタはバイアス電源ライン２３に
接続され、エミッタは検出信号出力ライン１６ａ、１６
ｂを介して電圧制御回路１０ａ、１０ｂにそれぞれ接続
されている。
【００１４】図２は図１の電圧制御回路１０ａ、電流制
御回路１１ａ及び駆動回路１２ａを詳しく示す。出力電
圧検出回路５の出力段のトランジスタＱ2 のエミッタと
グランドとの間には抵抗Ｒ6 、Ｒ7 、Ｒ8 及びダイオー
ドＤ5 が接続されている。これ等は出力電圧検出回路５
の一部と見ることもできるが、ここでは電圧制御回路１
０ａに含められている。抵抗Ｒ6 、Ｒ7 間の第１の分圧
点２４は反転増幅器及び誤差信号形成回路としての誤差
増幅器２５の一方の入力端子に接続されている。誤差増
幅器２５の他方の入力端子は基準電圧源２６に接続さ
れ、その出力端子は第１の比較器（コンパレータ）２７
の一方の入力端子に接続されている。なお、誤差増幅器
２５を反転増幅器に置き換えることができる。比較器２
７の他方の入力端子は三角波発生回路２８に接続されて
いる。
御回路１１ａ及び駆動回路１２ａを詳しく示す。出力電
圧検出回路５の出力段のトランジスタＱ2 のエミッタと
グランドとの間には抵抗Ｒ6 、Ｒ7 、Ｒ8 及びダイオー
ドＤ5 が接続されている。これ等は出力電圧検出回路５
の一部と見ることもできるが、ここでは電圧制御回路１
０ａに含められている。抵抗Ｒ6 、Ｒ7 間の第１の分圧
点２４は反転増幅器及び誤差信号形成回路としての誤差
増幅器２５の一方の入力端子に接続されている。誤差増
幅器２５の他方の入力端子は基準電圧源２６に接続さ
れ、その出力端子は第１の比較器（コンパレータ）２７
の一方の入力端子に接続されている。なお、誤差増幅器
２５を反転増幅器に置き換えることができる。比較器２
７の他方の入力端子は三角波発生回路２８に接続されて
いる。
【００１５】電流制御回路１１ａは、抵抗Ｒ9 と、コン
デンサＣ3 と、第２の比較器２９と、電流制御パルス形
成回路としてのフリップフロップ３０と、第３の比較器
３１と、基準電圧源３２と、抵抗Ｒ10と、コンデンサＣ
4 とから成る。第３の比較器３１の一方の入力端子は抵
抗Ｒ9 を介して電流検出抵抗８ａの上端に接続され、他
方の入力端子はコンデンサＣ4 の上端に接続されてい
る。コンデンサＣ4 は抵抗Ｒ7 とＲ8 との分圧点３３と
グランドとの間に接続されている。またバイアス電源ラ
イン２３とコンデンサＣ4 との間に抵抗Ｒ10が接続され
ている。第３の比較器３１の出力端子はＯＲゲート３４
に接続されていると共にＲＳフリップフロップ３０のセ
ット端子Ｓに接続されている。第２の比較器２９の一方
の入力端子は三角波発生回路２８に接続されて、他方の
入力端子は基準電圧源３２に接続され、出力端子はフリ
ップフロップ３０のリセット端子Ｒに接続されていると
共にＯＲゲート３４に接続されている。フリップフロッ
プ３０の出力端子ＱはＯＲゲート３４に接続されてい
る。
デンサＣ3 と、第２の比較器２９と、電流制御パルス形
成回路としてのフリップフロップ３０と、第３の比較器
３１と、基準電圧源３２と、抵抗Ｒ10と、コンデンサＣ
4 とから成る。第３の比較器３１の一方の入力端子は抵
抗Ｒ9 を介して電流検出抵抗８ａの上端に接続され、他
方の入力端子はコンデンサＣ4 の上端に接続されてい
る。コンデンサＣ4 は抵抗Ｒ7 とＲ8 との分圧点３３と
グランドとの間に接続されている。またバイアス電源ラ
イン２３とコンデンサＣ4 との間に抵抗Ｒ10が接続され
ている。第３の比較器３１の出力端子はＯＲゲート３４
に接続されていると共にＲＳフリップフロップ３０のセ
ット端子Ｓに接続されている。第２の比較器２９の一方
の入力端子は三角波発生回路２８に接続されて、他方の
入力端子は基準電圧源３２に接続され、出力端子はフリ
ップフロップ３０のリセット端子Ｒに接続されていると
共にＯＲゲート３４に接続されている。フリップフロッ
プ３０の出力端子ＱはＯＲゲート３４に接続されてい
る。
【００１６】駆動回路１２ａは、ＯＲゲート３４と、バ
イアス電源３５と、一対のトランジスタ３６、３７と、
ＮＯＴ回路３８と、抵抗Ｒ11とから成り、ＦＥＴ７ａを
駆動する。更に詳細には、３つの比較器２７、２９、３
１の出力及びフリップフロップ３０の出力を入力とする
ＯＲゲート３４の出力端子がＮＯＴ回路３８を介して一
方のトランジスタ３６のベースに接続され、且つ他方の
トランジスタ３７のベースに直接に接続されている。バ
イアス電源３５はトランジスタ３６と抵抗Ｒ11を介して
ＦＥＴ７ａのゲートに接続されている。トランジスタ３
７はゲートとソースの間に抵抗Ｒ11を介して接続されて
いる。なお、ＯＲゲート３４を図示の都合上駆動回路１
２ａに含めたが、これを駆動回路１２ａのブロックの外
に置くことができる。
イアス電源３５と、一対のトランジスタ３６、３７と、
ＮＯＴ回路３８と、抵抗Ｒ11とから成り、ＦＥＴ７ａを
駆動する。更に詳細には、３つの比較器２７、２９、３
１の出力及びフリップフロップ３０の出力を入力とする
ＯＲゲート３４の出力端子がＮＯＴ回路３８を介して一
方のトランジスタ３６のベースに接続され、且つ他方の
トランジスタ３７のベースに直接に接続されている。バ
イアス電源３５はトランジスタ３６と抵抗Ｒ11を介して
ＦＥＴ７ａのゲートに接続されている。トランジスタ３
７はゲートとソースの間に抵抗Ｒ11を介して接続されて
いる。なお、ＯＲゲート３４を図示の都合上駆動回路１
２ａに含めたが、これを駆動回路１２ａのブロックの外
に置くことができる。
【００１７】図１の第１及び第２のスイッチンギレギュ
レータ３、４の電圧制御回路１０ａ、１０ｂの三角波発
生回路２８は同期運転を行うために図３に示すように相
互に関係付けられている。即ち、各三角波発生回路２８
は、三角波発生用コンデンサＣ0a、Ｃ0bとタイミング抵
抗Ｒta、ＲtbとコンデンサＣ0a、Ｃ0bの充放電制御回路
３９ａ、３９ｂを有し、三角波発生用コンデンサＣ0a、
Ｃ0bがコンデンサ４０によって相互に結合されている。
これにより、第１及び第２のスイッチンギレギュレータ
３、４の三角波を同期して発生させることが可能にな
る。なお、コンデンサ３９を抵抗に変えること、第２の
スイッチンギレギュレータ４のコンデンサＣ0b、抵抗Ｒ
tbを省いて充放電制御回路３９ｂのコンデンサ端子を第
１のスイッチングレギュレ−タ３のコンデンサＣ0aに接
続することも可能である。
レータ３、４の電圧制御回路１０ａ、１０ｂの三角波発
生回路２８は同期運転を行うために図３に示すように相
互に関係付けられている。即ち、各三角波発生回路２８
は、三角波発生用コンデンサＣ0a、Ｃ0bとタイミング抵
抗Ｒta、ＲtbとコンデンサＣ0a、Ｃ0bの充放電制御回路
３９ａ、３９ｂを有し、三角波発生用コンデンサＣ0a、
Ｃ0bがコンデンサ４０によって相互に結合されている。
これにより、第１及び第２のスイッチンギレギュレータ
３、４の三角波を同期して発生させることが可能にな
る。なお、コンデンサ３９を抵抗に変えること、第２の
スイッチンギレギュレータ４のコンデンサＣ0b、抵抗Ｒ
tbを省いて充放電制御回路３９ｂのコンデンサ端子を第
１のスイッチングレギュレ−タ３のコンデンサＣ0aに接
続することも可能である。
【００１８】図４は負荷２の電流が大きい場合における
図２のＡ〜Ｈ点の状態を示す。第２の比較器２９は図４
（Ａ）に示すように三角波発生回路２８の三角波と基準
電圧源３２の電圧Ｅ32（１．８Ｖ）とを比較して図４
（Ｂ）の出力を発生する。この比較器３１の出力はフリ
ップフロップ３０のリセット信号となり、フリップフロ
ップ３０は一定周期でリセットされる。第３の比較器３
１は図４（Ｃ）に示すように電流検出信号と参照信号Ｅ
r とをヒステリシスを有して比較し、図４（Ｄ）に示す
パルスを発生する。トランス１５ａの１次巻線１４ａは
インダクタンスを有するので、ＦＥＴ７ａのドレイン電
流は時間と共に増大する。従って、ｔ0 でＦＥＴ７ａが
オンした後に電流検出信号がｔ1 で参照信号Ｅr に達す
ると、図４（Ｄ）のパルスが発生し、これがＯＲゲート
３４とＮＯＴ回路３８とを介してトランジスタ３６のベ
ースに与えられ、トランジスタ３６及びＦＥＴ７ａがオ
フに転換する。これと同時に、図４（Ｅ）に示すように
フリップフロップ３０のセット端子Ｓにトリガ信号が入
力し、これがセットされ、このフリップフロップ３０の
ｔ1 〜ｔ2 の出力がＦＥＴ７ａのオフ制御信号となる。
負荷電流の大きい期間には、図５（Ａ）に示すように誤
差増幅器２５の出力電圧Ｅ25が低くなる。即ち、負荷電
流が大きいと、電源１から出力端子１９までの電圧降下
が大きくなり、出力電圧が低下する。このため、発光ダ
イオード２１の発光の強さが低下し、フォトトランジス
タ２２の抵抗が大きくなり、逆にトランジスタＱ2 の抵
抗が小さくなり、図２の分圧点２４の電位が高くなり、
これが反転増幅型の誤差増幅器２５の反転入力端子に入
力するために誤差増幅器２５の出力が低下する。この結
果、誤差増幅器２５の出力電圧Ｅ25が三角波よりも低く
なり、比較器２７の出力は図４（Ｆ）に示すように低レ
ベルになり、ＦＥＴ７ａをオン・オフ制御することが不
可能になる。ＯＲゲート３４の出力は図４（Ｇ）に示す
ようにｔ0 〜ｔ1 期間で低レベル、ｔ1 〜ｔ3 期間で高
レベルになり、ＦＥＴ７ａのゲート電圧は図４（Ｈ）に
示すようにｔ0 〜ｔ1 期間で高レベルになる。従って、
負荷電流の大きい期間には電圧制御回路１０ａに無関係
にＦＥＴ７ａが電流制御パルスでオン・オフ制御され
る。
図２のＡ〜Ｈ点の状態を示す。第２の比較器２９は図４
（Ａ）に示すように三角波発生回路２８の三角波と基準
電圧源３２の電圧Ｅ32（１．８Ｖ）とを比較して図４
（Ｂ）の出力を発生する。この比較器３１の出力はフリ
ップフロップ３０のリセット信号となり、フリップフロ
ップ３０は一定周期でリセットされる。第３の比較器３
１は図４（Ｃ）に示すように電流検出信号と参照信号Ｅ
r とをヒステリシスを有して比較し、図４（Ｄ）に示す
パルスを発生する。トランス１５ａの１次巻線１４ａは
インダクタンスを有するので、ＦＥＴ７ａのドレイン電
流は時間と共に増大する。従って、ｔ0 でＦＥＴ７ａが
オンした後に電流検出信号がｔ1 で参照信号Ｅr に達す
ると、図４（Ｄ）のパルスが発生し、これがＯＲゲート
３４とＮＯＴ回路３８とを介してトランジスタ３６のベ
ースに与えられ、トランジスタ３６及びＦＥＴ７ａがオ
フに転換する。これと同時に、図４（Ｅ）に示すように
フリップフロップ３０のセット端子Ｓにトリガ信号が入
力し、これがセットされ、このフリップフロップ３０の
ｔ1 〜ｔ2 の出力がＦＥＴ７ａのオフ制御信号となる。
負荷電流の大きい期間には、図５（Ａ）に示すように誤
差増幅器２５の出力電圧Ｅ25が低くなる。即ち、負荷電
流が大きいと、電源１から出力端子１９までの電圧降下
が大きくなり、出力電圧が低下する。このため、発光ダ
イオード２１の発光の強さが低下し、フォトトランジス
タ２２の抵抗が大きくなり、逆にトランジスタＱ2 の抵
抗が小さくなり、図２の分圧点２４の電位が高くなり、
これが反転増幅型の誤差増幅器２５の反転入力端子に入
力するために誤差増幅器２５の出力が低下する。この結
果、誤差増幅器２５の出力電圧Ｅ25が三角波よりも低く
なり、比較器２７の出力は図４（Ｆ）に示すように低レ
ベルになり、ＦＥＴ７ａをオン・オフ制御することが不
可能になる。ＯＲゲート３４の出力は図４（Ｇ）に示す
ようにｔ0 〜ｔ1 期間で低レベル、ｔ1 〜ｔ3 期間で高
レベルになり、ＦＥＴ７ａのゲート電圧は図４（Ｈ）に
示すようにｔ0 〜ｔ1 期間で高レベルになる。従って、
負荷電流の大きい期間には電圧制御回路１０ａに無関係
にＦＥＴ７ａが電流制御パルスでオン・オフ制御され
る。
【００１９】なお、電流制御回路１１ａに依存したＦＥ
Ｔ７ａのオン・オフ制御期間であっても、図５（Ｂ）に
示すように比較器３１において電流検出信号Ｖi と比較
される参照電圧Ｅr が変化するので電圧調整動作が生じ
る。参照電圧Ｅr は負荷電流に比例的に変化する。即
ち、負荷電流が大きくなると、トランジスタＱ2 の抵抗
が小さくなり、分圧点３３の電位が高くなり、コンデン
サＣ4 の充電電圧も高くなり、参照電圧Ｅr が高くな
る。参照電圧Ｅr が高いほどＦＥＴ７ａのオン期間が長
くなり、出力電圧を高める動作になる。負荷電流が小さ
くなるとＦＥＴ７ａのオン期間が短くなり、出力電圧を
低める動作になる。
Ｔ７ａのオン・オフ制御期間であっても、図５（Ｂ）に
示すように比較器３１において電流検出信号Ｖi と比較
される参照電圧Ｅr が変化するので電圧調整動作が生じ
る。参照電圧Ｅr は負荷電流に比例的に変化する。即
ち、負荷電流が大きくなると、トランジスタＱ2 の抵抗
が小さくなり、分圧点３３の電位が高くなり、コンデン
サＣ4 の充電電圧も高くなり、参照電圧Ｅr が高くな
る。参照電圧Ｅr が高いほどＦＥＴ７ａのオン期間が長
くなり、出力電圧を高める動作になる。負荷電流が小さ
くなるとＦＥＴ７ａのオン期間が短くなり、出力電圧を
低める動作になる。
【００２０】負荷電流が小さい時には図５の右側の動作
になる。即ち、負荷電流が小さいと出力電圧が高くなる
ためにトランジスタＱ2 の抵抗が大きくなり、分圧点２
４の電位が下がる。この結果、誤差増幅器２５の出力電
圧Ｅ25が高くなり、比較器２７において三角波を横切る
ようになり、ＰＷＭパルスが発生し、ＦＥＴ７ａがＰＷ
Ｍパルスに応答してオン・オフし、定電圧制御が達成さ
れる。この負荷電流の小さい期間には分圧点３３の電位
が低くなるが、抵抗Ｒ10とＲ8 の分圧比で決まるレベル
以下には下がらないため、第１の比較器２７の出力ＰＷ
Ｍパルス幅は第２の比較器２９のパルス幅よりも狭くな
り、電流制御回路１１ａはＦＥＴ７ａのオン・オフ制御
に無関係になる。
になる。即ち、負荷電流が小さいと出力電圧が高くなる
ためにトランジスタＱ2 の抵抗が大きくなり、分圧点２
４の電位が下がる。この結果、誤差増幅器２５の出力電
圧Ｅ25が高くなり、比較器２７において三角波を横切る
ようになり、ＰＷＭパルスが発生し、ＦＥＴ７ａがＰＷ
Ｍパルスに応答してオン・オフし、定電圧制御が達成さ
れる。この負荷電流の小さい期間には分圧点３３の電位
が低くなるが、抵抗Ｒ10とＲ8 の分圧比で決まるレベル
以下には下がらないため、第１の比較器２７の出力ＰＷ
Ｍパルス幅は第２の比較器２９のパルス幅よりも狭くな
り、電流制御回路１１ａはＦＥＴ７ａのオン・オフ制御
に無関係になる。
【００２１】上述から明らかなように負荷２が大きな電
流を要求している時には第１及び第２のスイッチングレ
ギュレータ３、４のいずれも電流制御で動作し、それぞ
れがほぼ同一値の電流を供給する。この時、出力電圧を
できるだけ所定値に近づけるように電流が供給される。
従って、出力電圧の定電圧性の大幅な悪化を伴わないで
負荷電流の供給を続けることができる。一方、負荷２が
大きな電流を要求していない時には第１及び第２のスイ
ッチングレギュレータ３、４がそれぞれ定電圧制御動作
する。定電圧制御の場合には第１及び第２のスイッチン
グレギュレータ３、４の電流のバランスは悪くなるが、
電流値が小さいので、たとえ一方のスイッチングレギュ
レータが負荷電流を多く負担したとしてもその寿命の低
下がさほど生じない。また、電圧制御期間にはノイズに
よる誤動作が生じにくい。
流を要求している時には第１及び第２のスイッチングレ
ギュレータ３、４のいずれも電流制御で動作し、それぞ
れがほぼ同一値の電流を供給する。この時、出力電圧を
できるだけ所定値に近づけるように電流が供給される。
従って、出力電圧の定電圧性の大幅な悪化を伴わないで
負荷電流の供給を続けることができる。一方、負荷２が
大きな電流を要求していない時には第１及び第２のスイ
ッチングレギュレータ３、４がそれぞれ定電圧制御動作
する。定電圧制御の場合には第１及び第２のスイッチン
グレギュレータ３、４の電流のバランスは悪くなるが、
電流値が小さいので、たとえ一方のスイッチングレギュ
レータが負荷電流を多く負担したとしてもその寿命の低
下がさほど生じない。また、電圧制御期間にはノイズに
よる誤動作が生じにくい。
【００２２】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 出力電圧検出回路５を第１及び第２のスイッチ
ングレギュレータ３、４で共用せずに独立に設けること
ができる。 （２） トランジスタＱ1 に基づく誤差増幅回路を省く
こと、または誤差増幅器２５を反転増幅器にすることが
できる。 （３） 負荷２の電流を検出する回路を設けて負荷電流
の大小を判定し、電流が小さい時には電圧制御回路１０
ａ、１０ｂの出力ＰＷＭパルスをＦＥＴ７ａ、７ｂに選
択的に送り、負荷電流の大きい時には電流制御回路１１
ａ、１１ｂのパルスをＦＥＴ７ａ、７ｂに選択的に送る
ことができる。
く、例えば次の変形が可能なものである。 （１） 出力電圧検出回路５を第１及び第２のスイッチ
ングレギュレータ３、４で共用せずに独立に設けること
ができる。 （２） トランジスタＱ1 に基づく誤差増幅回路を省く
こと、または誤差増幅器２５を反転増幅器にすることが
できる。 （３） 負荷２の電流を検出する回路を設けて負荷電流
の大小を判定し、電流が小さい時には電圧制御回路１０
ａ、１０ｂの出力ＰＷＭパルスをＦＥＴ７ａ、７ｂに選
択的に送り、負荷電流の大きい時には電流制御回路１１
ａ、１１ｂのパルスをＦＥＴ７ａ、７ｂに選択的に送る
ことができる。
【図１】本発明の実施例に係わる直流電源装置を示すブ
ロック図である。
ロック図である。
【図２】図１の第１のスイッチングレギュレータの電圧
制御回路と電流制御回路と駆動回路とこれ等に関係する
部分とを示す回路図である。
制御回路と電流制御回路と駆動回路とこれ等に関係する
部分とを示す回路図である。
【図３】図１の第１及び第２のスイッチングレギュレー
タの三角波発生回路の相互関係を示す図である。
タの三角波発生回路の相互関係を示す図である。
【図４】図２のＡ〜Ｈ点の状態を示す波形図である。
【図５】負荷電流が変化した時の図２の各部の状態を示
す波形図である。
す波形図である。
３、４ 第１及び第２のスイッチングレギュレータ １０ａ、１０ｂ 電圧制御回路 １１ａ、１１ｂ 電流制御回路
Claims (2)
- 【請求項１】 複数台のスイッチング電源装置を並列接
続して共通の負荷に電力を供給する直流電源装置におい
て、 前記複数台のスイッチング電源装置が、 直流電源にトランスの１次巻線を介して接続されたスイ
ッチング素子と、 前記トランスの２次巻線と前記負荷との間に接続された
出力整流平滑回路と、 前記負荷の電圧に基づいて前記負荷の電圧を一定値にす
るためのＰＷＭパルスを形成して前記スイッチング素子
をオン・オフ制御する電圧制御回路と、 前記スイッチング素子の電流を検出するための電流検出
器と、 前記電流検出器から得られた電流検出信号と参照信号と
に基づいて前記電流検出信号を前記参照信号のレベルに
制限するように電流制御パルスを形成して前記スイッチ
ング素子をオン・オフ制御する電流制御回路とをそれぞ
れ有し、前記負荷の電流が小さい領域では前記電圧制御
回路の前記ＰＷＭパルスによって前記スイッチング素子
をオン・オフ制御し、前記負荷の電流が大きい時には前
記電流制御回路の前記電流制御パルスによって前記スイ
ッチング素子をオン・オフ制御するように構成されてい
ることを特徴とする直流電源装置。 - 【請求項２】 複数台のスイッチング電源装置を並列接
続して共通の負荷に電力を供給する直流電源装置におい
て、 前記複数台のスイッチング電源装置が、 直流電源にトランスの１次巻線を介して接続されたスイ
ッチング素子と、 前記トランスの２次巻線に接続された出力整流平滑回路
と、 前記負荷の電圧を検出し、この変化を示す信号を得るた
めの出力電圧検出回路と、 前記出力電圧検出回路に基づいて得られた電圧と基準電
圧との誤差信号を形成する誤差信号形成回路と、 三角波発生回路と、 前記誤差信号形成回路から得られた誤差信号と前記三角
波発生回路から得られた三角波とを比較してＰＷＭパル
スを形成し、前記スイッチング素子をオン・オフ制御す
る第１の比較器と、 前記スイッチング素子に流れる電流を検出する電流検出
器と、 前記三角波発生回路から得られた三角波と基準電圧とを
比較して前記スイッチング素子のオン開始時点を示す信
号を周期的に発生する第２の比較器と、 前記電流検出器から得られた検出信号と前記出力電圧検
出回路から得られた信号とを比較し、前記スイッチング
素子のオフ時点を示す信号を出力する第３の比較器と、 前記第２の比較器から得られたオン開始時点を示す信号
と前記第３の比較器から得られたオフ時点を示す信号に
応答して前記オン開始時点から前記オフ時点までの時間
幅の電流制御パルスを形成して前記スイッチング素子を
制御する電流制御パルス形成回路と、 をそれぞれ有し、負荷電流が小さい領域では前記第１の
比較器から得られた前記ＰＷＭパルスに基づいて前記ス
イッチング素子がオン・オフ動作し、負荷電流が大きい
領域では前記電流制御パルス形成回路から得られた前記
電流制御パルスに基づいて前記スイッチング素子がオン
・オフ動作するように構成されていることを特徴とする
直流電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5029791A JP2838819B2 (ja) | 1993-01-26 | 1993-01-26 | 複数のスイッチング電源装置を並列接続した直流電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5029791A JP2838819B2 (ja) | 1993-01-26 | 1993-01-26 | 複数のスイッチング電源装置を並列接続した直流電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06225530A JPH06225530A (ja) | 1994-08-12 |
| JP2838819B2 true JP2838819B2 (ja) | 1998-12-16 |
Family
ID=12285822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5029791A Expired - Fee Related JP2838819B2 (ja) | 1993-01-26 | 1993-01-26 | 複数のスイッチング電源装置を並列接続した直流電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2838819B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5904964B2 (ja) | 2013-03-21 | 2016-04-20 | 株式会社東芝 | 電源回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2902780B2 (ja) * | 1989-04-10 | 1999-06-07 | オート―センス，リミテッド | 車両用衝突回避システム |
| JP2859928B2 (ja) * | 1990-05-15 | 1999-02-24 | マツダ株式会社 | 車両用後方監視装置 |
| JP3113702B2 (ja) * | 1991-07-22 | 2000-12-04 | 富士通テン株式会社 | 車間距離警告方法および車間距離警告装置 |
-
1993
- 1993-01-26 JP JP5029791A patent/JP2838819B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06225530A (ja) | 1994-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0377538A2 (en) | Current mode switching regulator with programmed offtime | |
| JP4050325B2 (ja) | 電流及び電圧検出回路 | |
| US4763235A (en) | DC-DC converter | |
| KR100697805B1 (ko) | 의사 공진 방식 스위칭 전원 장치 및 이를 이용한 의사공진 방식 스위칭 전원 회로 | |
| US5587650A (en) | High precision switching regulator circuit | |
| US5070294A (en) | Multi-output dc-dc converter using field-effect transistor switched at high frequency | |
| US4595974A (en) | Base drive circuit for a switching power transistor | |
| JP2838819B2 (ja) | 複数のスイッチング電源装置を並列接続した直流電源装置 | |
| JPH07255168A (ja) | 複数の信号を生成するためのｄｃ／ｄｃコンバータ | |
| JPS60148377A (ja) | Ｄｃ／ｄｃ変換器 | |
| JPH07264846A (ja) | スイッチング電源回路 | |
| JPH0321194Y2 (ja) | ||
| JPH041586B2 (ja) | ||
| JPH0315423B2 (ja) | ||
| JPS642543Y2 (ja) | ||
| JP3161514B2 (ja) | 直流電源装置 | |
| JPH0416639Y2 (ja) | ||
| JP3458576B2 (ja) | 直流−直流変換装置 | |
| JP2589820Y2 (ja) | スイッチング電源装置 | |
| JP2970041B2 (ja) | スイッチング電源装置 | |
| JPS60249420A (ja) | スイツチングトランジスタ−のドライブ回路 | |
| JP3397314B2 (ja) | インバータ回路 | |
| JPH047668Y2 (ja) | ||
| JP4797710B2 (ja) | 同期整流型フォワードコンバータ | |
| JP2536401Y2 (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |