JP2536401Y2 - スイッチング電源装置 - Google Patents

Description

【考案の詳細な説明】 ［産業上の利用分野］ 本考案は直流電圧をスイッチング素子でオン・オフす
る形式のスイッチング電源装置に関する。

［従来の技術］ 直流電源電圧をスイッチング素子で断続し、スイッチ
ング素子に直列に接続されたトランスの出力巻線の電圧
を整流して直流電圧を制御するスイッチングレギュレー
タは広く使用されている。この種のスイッチングレギュ
レータは自励型又は他励型に構成されている。他励型の
場合には三角波発生回路、コンパレータ等が必要にな
り、回路構成が必然的に複雑且つコスト高になる。自励
型の場合にはトランスに帰還用巻線（３次巻線）を設
け、この帰還用巻線でスイッチング素子をオン駆動する
ので、回路構成が簡単になる。

［考案が解決しようとする課題］ しかし、従来の自励型のスイッチングレギュレータに
おいては、電界効果トランジスタ（FET）等のスイッチ
ング素子に加わる制御電圧の波形の立上り及び立下がり
が第３図に示すように緩やかになり、スイッチング損失
が大きくなる。

そこで、本考案の目的は、簡単な回路構成によってス
イッチング損失を低減することができるスイッチング電
源装置を提供することにある。

［課題を解決するための手段］ 上記目的を達成するための本考案は、直流電源の一端
と他端との間に接続されたトランスとスイッチング素子
との直列回路と、前記トランスに接続された出力回路
と、前記スイッチング素子に流れる電流を検出する電流
検出器と、前記スイッチング素子のオフ期間を検出し、
前記スイッチング素子のオン・オフに対応した検出信号
を送出するオフ期間検出回路と、前記電流検出器の電流
検出電圧に応答して前記電流検出電圧が所定レベルに達
したことを示す検出信号を発生する電流レベル検出回路
と、前記オフ期間検出回路から得られる検出信号と前記
電流レベル検出回路から得られる検出信号とを入力と
し、前記電流検出レベルが所定レベルに達したことを示
す電流レベル検出回路の検出信号に応答して前記スイッ
チング素子にオフ制御電圧を印加し、且つ前記オフ期間
検出回路からオフを示す検出信号が得られている期間に
は前記スイッチング素子にオフ制御電圧を継続して印加
する論理ゲート回路とを備えたスイッチング電源装置に
係わるものである。

［作用］ 本考案においては、論理ゲートの出力に基づいてスイ
ッチング素子がオン・オフ制御される。従って、方形波
でスイッチング素子を駆動することが可能になり、スイ
ッチング損失が少なくなる。

［第１の実施例］ 次に、第１図及び第２図を参照して本考案の第１の実
施例に係わるスイッチング電源装置を説明する。

第１図において、直流電源１の一端と他端との間に、
トランス２の１次巻線３と、スイッチング素子としての
FET（電界効果トランジスタ）４と、電流検出器として
の電流検出抵抗５との直列回路が接続されている。

トランス２の２次巻線６にはダイオード７とコンデン
サ８とから成る出力整流平滑回路９を介して出力端子1
0、11が接続されている。

FET4のゲート（制御端子）にANDゲート（論理積回
路）12が接続されている。ANDゲート12の一方の電源端
子は起動抵抗13を介し電源１の一端に接続され、他方の
電源端子は共通ライン14と電流検出抵抗５を介して電源
１の他方の端子に接続されている。なお、共通ライン14
はFET4のソースに接続されている。

オフ期間検出回路15は、１次巻線及び２次巻線６に電
磁結合されたオフ期間検出用巻線としての３次巻線16
と、この３次巻線16に並列接続されたダイオード17と抵
抗18の直列回路と、抵抗18の一端に接続されたNOT回路
（インバータ）19とから成る。NOT回路19の出力端子はA
NDゲート12の一方の入力端子に接続され、またこの一方
の電源端子は起動抵抗13を介して電源１の一端に接続さ
れ、この他方の電源端子は共通ライン14に接続されてい
る。なお、抵抗18及び３次巻線16の下端も共通ライン14
に接続されている。

電流レベル検出回路20は、電流検出用スイッチング素
子としてのトランジスタ21と、２つの抵抗22、23と、出
力電圧制御用のコンデンサ24と、出力電圧制御用フォト
トランジスタ25とから成る。トランジスタ21のコレクタ
はANDゲート12の第２の入力端子に接続されていると共
に抵抗22及び13を介し電源１の一端に接続され、そのエ
ミッタは電源１の他端に接続され、そのベースは抵抗23
を介して電流検出抵抗５の上端即ちFET4のソースに接続
されている。出力電圧制御用のコンデンサ24は抵抗23に
並列に接続されている。出力電圧制御用フォトトランジ
スタ25のコレクタは抵抗13を介して電源１の一端に接続
され、このエミッタはトランジスタ21のベース即ちコン
デンサ24の右端に接続されている。

フォトトランジスタ25を出力電圧に基づいて制御する
ために、一対の出力端子10、11間に分圧用抵抗26、27が
接続され、この分圧点に電圧比較用の誤差増幅器28の一
方の入力端子が接続されている。誤差増幅器28の他方の
入力端子は基準電圧源29に接続され、出力端子には発光
ダイオード30が接続されている。発光ダイオード30はフ
ォトトランジスタ25に光結合されているので、フォトト
ランジスタ25の抵抗値が出力電圧に応じて変化する。

［動作］ 直流電源１からの電力供給が開始すると、起動抵抗13
を介してANDゲート12及びNOT回路19に電圧が印加され
る。起動時にはNOT回路19の出力が高レベル、且つトラ
ンジスタ21がオフであるので、ANDゲート12の出力が高
レベルになり、FET4がオンになる。トランジスタ２のイ
ンダクタンスのためにFET4のドレイン電流Idは、第２図
（Ｂ）に示すように三角波状に増大する。この結果、電
流検出抵抗５の端子電圧も三角波状に増大する。電流検
出抵抗５に得られる電流検出電圧は抵抗23とコンデンサ
24の並列回路を介してトランジスタ21のベース・エミッ
タ間に印加される。トランジスタ21のベース・エミッタ
間電圧がこの立上り電圧よりも高くなると、トランジス
タ21がオンになり、ANDゲート12の一方の入力が低レベ
ルになるためにこの出力が低レベルになり、FET4はオフ
制御される。

FET4がオフになると、トランス２の各巻線３、６、16
の電圧の向きが逆になり、トランス２に蓄積エネルギー
の放出がダイオード７を介して開始する。３次巻線16の
電圧でダイオード17がオンになり、抵抗18の電圧（高レ
ベル信号）がNOT回路19の入力となり、NOT回路19の出力
は低レベルになる。これにより、ANDゲート12の出力の
低レベルが維持され、FET4はオフ状態に保たれる。な
お、トランジスタ21はドレイン電流が低下すると、オフ
に転換する。

しかる後、トランス２の蓄積エネルギーの放出が終了
すると、３次巻線16の電圧が零になり、NOT回路19の出
力が高レベルになり、ANDゲート12の出力も高レベルに
なり、FET4がオンに転換する。

ANDゲート12の出力は第２図（Ｃ）に示すように方形
波のゲート・ソース間電圧Vgsとなるので、FET4のター
ンオン及びターンオフが短時間に達成でき、スイッチン
グ損失が小さくなる。

出力電圧を一定にするための定電圧制御は、フォトト
ランジスタ25の制御に基づいて行われる。今、出力電圧
が基準値よりも高くなったとすれば、フォトトランジス
タ25の抵抗が小さくなり、コンデンサ24の充電電圧が高
くなる。トランジスタ21のベース・エミッタ間には抵抗
５の電流検出電圧とコンデンサ24の電圧との和が印加さ
れるので、コンデンサ24の電圧が高くなった分だけ低い
電流検出電圧値でトランジスタ21がオンになる。この結
果、FET4のオン時間幅が短くなり、オン期間にトランス
に蓄積されるエネルギーが少なくなり、オフ期間に２次
巻線６から放出されるエネルギーも少なくなり、出力電
圧が低下し、基準値に戻る。出力電圧が基準値よりも低
くなった時には、上記と逆の動作になる。なお、電圧制
御時にt1〜t2のオフ期間は一定であり、t0〜t1、t2〜t3
のオン期間のみが変化する。

［第２の実施例］ 次に、第４図を参照して本考案の第２の実施例に係わ
るスイッチング電源装置を説明する。但し、第４図にお
いて第１図と共通する部分には同一の符号を付してその
説明を省略する。

第４図の回路では第１図の回路の代りにNORゲート12
が設けられ、この第１の入力端子にNOT回路19が接続さ
れ、この第２の入力端子にNOT回路（インバータ）31を
介してトランジスタ21のコレクタが接続されている。３
次巻16と反対の出力レベルを得るためにトランジスタ32
が設けられ、このコレクタNOT回路19に接続されている
と共に抵抗33、13を介して電源１に接続され、このエミ
ッタが共通ライン14に接続されている。３次巻線16の上
端とトランジスタ32のベースとの間には抵抗34とダイオ
ード35が接続されている。なお、ダイオード35に並列に
バイパスコンデンサ36が接続されている。

第４図の回路ではFET4のオン期間にNORゲート12の両
入力が低レベルとなり、この出力が高レベルとなる。電
流検出電圧が所定レベルに達してトランジスタ21がオン
になると、NOT回路19の出力が高レベルになり、NORゲー
ト12の出力が低レベルになり、FET4はオフに転換する。
これにより、３次巻線16にダイオード35をオンにする向
きの電圧が発生し、トランジスタ32がオンになり、NOT
回路19の出力が高レベルになり、NORゲート12の低レベ
ル出力が維持される。その後、トランス２の蓄積エネル
ギーの放出が終了すると再びFET4はオンになる。この実
施例によっても第１の実施例と同一の効果が得られる。

［変形例］ 本考案は上述の実施例に限定されるものでなく、例え
ば次の変形が可能なものである。

（１）オン・オン型のスイッチングレギュレータにも適
用可能である。

（２）フォトトランジスタ25の代りに電圧又は電流制御
トランジスタを使用することができる。

（３）ANDゲート12、NORゲート12をこれと等価な別の論
理回路に置き換えることができる。

（４）FET4の代りにバイポーラトランジスタを使用する
ことができる。

（５）３次巻線16によってオフを検出する代りに、１次
巻線３や２次巻線６等の電圧変化によってオフ期間を検
出することができる。

［考案の効果］ 上述から明らかなように本考案によれば、簡単且つ安
価な回路でスイッチング素子を方形波駆動してスイッチ
ング損失を低減することができる。

【図面の簡単な説明】

第１図は本考案の第１の実施例に係わるスイッチング電
源装置を示す回路図、 第２図は第１図の回路のFETのドレイン・ソース間電圧
とドレイン電流とゲート・ソース間電圧を示す波形図、 第３図は従来回路の制御電圧を示す波形図、 第４図は第２の実施例のスイッチング電源装置を示す回
路図である。 １…直流電源、２…トランス、３…１次巻線、４…FE
T、５…電流検出抵抗、12…ANDゲート、15…オフ期間検
出回路、20…電流レベル検出回路。

Claims (5)

(57)【実用新案登録請求の範囲】
1. 【請求項１】直流電源の一端と他端との間に接続された
   トランスとスイッチング素子との直列回路と、 前記トランスに接続された出力回路と、 前記スイッチング素子に流れる電流を検出する電流検出
   器と、 前記スイッチング素子のオフ期間を検出し、前記スイッ
   チング素子のオン・オフに対応した検出信号を送出する
   オフ期間検出回路と、 前記電流検出器の電流検出電圧に応答して前記電流検出
   電圧が所定レベルに達したことを示す検出信号を発生す
   る電流レベル検出回路と、 前記オフ期間検出回路から得られる検出信号と前記電流
   レベル検出回路から得られる検出信号とを入力とし、前
   記電流検出レベルが所定レベルに達したことを示す電流
   レベル検出回路の検出信号に応答して前記スイッチング
   素子にオフ制御電圧を印加し、且つ前記オフ期間検出回
   路からオフを示す検出信号が得られている期間には前記
   スイッチング素子にオフ制御電圧を継続して印加する論
   理ゲート回路と を備えたスイッチング電源装置。
2. 【請求項２】前記オフ期間検出回路は、 前記トランスに電磁結合されたオフ検出用巻線と、 前記オフ検出用巻線の電圧に基づいて高レベル又は低レ
   ベルから成るオフ検出信号を形成する回路と から成ることを特徴とする請求項１記載のスイッチング
   電源装置。
3. 【請求項３】前記電流レベル検出回路は、 前記電流検出器から得られる電流検出電圧が所定レベル
   に達したことに応答してオンになる電流検出用スイッチ
   ング素子から成ることを特徴とする請求項１又は２記載
   のスイッチング電源装置。
4. 【請求項４】更に、前記出力回路の出力電圧を調整する
   ため前記電流検出用スイッチング素子のターンオン時点
   を制御する回路が前記電流検出用スイッチング素子の制
   御端子に接続されていることを特徴とする請求項３記載
   のスイッチング電源装置。
5. 【請求項５】前記論理ゲート回路は、ANDゲート又はNOR
   ゲートである請求項１又は２又は３又は４記載のスイッ
   チング電源装置。