JPH01107653A - 過電流保護機能付自励形コンバータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、所謂「フの字」垂下特性の過電流保護機能を
有する自励形コンバータに関するものである。

［従来の技術とその問題点］ フの学士下特性の過電流保護機能を有する従来の自励形
フライバックコンバータとして、第４図に示すものが知
られている（特開昭５７−５７３２１号公報）、この第
４図のコンバータは直流電源１とトランス２の１次巻線
３とスイッチングトランジスタ４とが直列に接続された
直列回路と、トランス２の１次巻線３にトランス結合さ
れた２次巻！！５と、スイッチングトランジスタ４のオ
フ期間に負荷に電力を供給する、極性で２次巻線５に接
続された整流回路９と、１次巻線３にトランス結合され
、かつスイッチングトランジスタ４に正帰還電圧を印加
するようにスイッチングトランジスタ４のベース・エミ
ッタ間に直接または抵抗１１．１２を介して結合された
ベース駆動巻線６と、整流回路９の出力電圧と比例する
電圧を検出する過電流保護用出力電圧検出回路１６と、
スイッチングトランジスタ４のベース・エミッタ間に直
接又は抵抗１２を介して並列接続され、かつ過電流保護
用出力電圧検出回路１６の出力電圧が過電流状態のため
に所定値以下になったことに応答してそのコレクタ・エ
ミッタ間の抵抗即ちコレクタ・エミッタ間電圧ＶＣＥが
小さくなるように過電流保護用出力電圧検出回路１６に
接続された過電流保護用トランジスタ１４とから成って
いる。

トランス２に出力電圧検出巻線１７を設け、スイッチン
グ素子４のオフ期間の電圧を検出するとともに、この巻
線１７に並列に整流ダイオード１８とコンデンサ１９と
から成る電圧検出用整流回路を接続し、この整流回路の
出力電圧ＶＣを分圧する抵抗２０．２１とから成る分圧
回路を設け、分圧点２２をＰＮＰ）ランジスタ１４のベ
ースに接続している。なお、巻線１７の一端は共通ライ
ン２３に接続され、その他端にはダイオード１８が接続
され、このダイオード１８のカソードと共通ライン２３
との間にコンデンサ１９が接続されているので、コンデ
ンサ１９の出力電圧ＶＣを分圧する抵抗２０．２１の分
圧点２２の電位は、共通ライン２３の電位より高い、ま
た、検出巻線１７とダイオード１８とはトランジスタ４
のオフ期間にのみ出力電圧を供給するように接続されて
いる。

本日路の定常状態における動作を説明する。直流電源１
により電力供給が開始されると、起動抵抗１３を介して
トランジスタ４のベースに電流が流れて、トランジスタ
４はオンとなり、トランス１次巻線にはほぼ電源電圧に
等しい電圧が印加される。この結果、ベース駆動巻線６
にも電圧が誘起し、トランジスタ４にベース駆動巻線６
からベース電流が供給される。これにより、トランジス
タ４のオンが維持され、トランジスタ４のコレクタ電流
ＩＣは直線的に増加する。そして、正常動作期間では、
トランジスタ４のベース電流ＩＢとこのトランジスタ４
の電流増幅率ｈＦＥとの積ＩＢ・ｈＦＥまでコレクタ電
流ＩＣが増大すると、これ以上ＩＣは増加することがで
きなくなり、トランジスタ４は急速にカットオフされる
。トランジスタ４のオン期間に２次巻線５に発生ずる電
圧はダイオード７で阻止され、エネルギーはトランス２
に蓄えられる。このエネルギーは、トランジスタ４がオ
フになるとダイオード７を介してコンデンサ８及び負荷
１０に供給される。このとき、ベース巻線６によってト
ランジスタ４には逆バイアス電圧が印加される。トラン
ス２に蓄積されたエネルギーの放出が終われば再びトラ
ンジスタ４はオンになり、以後、同様な動作を繰り返す
。

定電圧制御は、電圧制御回路１５で負荷１０の両端に得
られる出力電圧ＶＯを検出し、この電圧が高くなった時
にはベース電流ＩＢを減少させてトランジスタ４の最大
コレクタ電流、即ちＩＢ　・ｈＦＥを小さくしてオン期
間を短くすることにより、トランス２の蓄積エネルギー
を減少させ、出力電圧を低下させる。一方、出力電圧Ｖ
Ｏが低い場合には逆にベース電流を増大させてトランジ
スタ４のオン期間を長くする。

ところで、出力電流が定電圧制御を維持することができ
ない程度にまで増大すると、電流の増大にもかかわらず
、２次巻ｖＡ５に得られるエネルギーは一定となる。よ
って、出力電圧ＶＯが低下し、スイッチング素子４のオ
フ期間のみ応答する検出巻線１７とダイオード１８とを
含む検出回路１６の電圧ＶＣも出力電圧ｖＯの低下に応
じて減少する。そして、今まで一定に保たれていた検出
電圧ＶＣがこれよりも低下することによって、今までオ
フであったトランジスタ１４がオンになる。従って、コ
レクタ電流ＩＣの最大値は、出力電圧ＶＯに比例した検
出電圧ＶＣが小さくなるにしたがって減少し、スイッチ
ング素子４のオン期間が短くなるため、トランジスタ２
に蓄えられるエネルギーが減少することから、出力電流
Ｉ［も小さくなり、第５図に示すような「）の字」垂下
特性が得られる。

「フの字」垂下特性の過電流保護ｌ！能を付加すること
により、整流ダイオード７、巻線５、配線導体等の電流
容量を低減でき、装置の小型化、低コスト化の効果を得
ることができる。しかしながら、この従来例に示すよう
にスイッチング素子としてバイポーラトランジスタ４を
用いた他には、スイッチング速度に限界があるため、コ
ンバータのスイッチグ周波数を高め、トランスやフィル
タ等の小型化を図るためには、スイッチング素子として
ＭＯＳ−ＦＥＴを使用することが有効と考えられる。と
ころが、ＭＯ！３−ＦＥＴは電圧駆動により動作するた
め、トランジスタのカットオフ減少を利用した従来のリ
ンギングチョークコンバータ回路をそのまま用いること
はできないため、従来、第６図に示す構成のものが知ら
れている（特開昭５６−３５７６号公報ン。

第６図の回路には、スイッチング素子としてのＦＥＴ４
のドレイン電流の尖頭値を常時一定値に制御するように
トランス２の巻線３の電流を検出する抵抗１２と、該こ
の抵抗１２の電圧でＦＥＴ４を遮断するトランジスタ１
４が設けられている。

これ等の回路以外は第４図のコンバータと実質的に同一
であるので、共通する部分に同一の符号を付してその動
作説明は省略する。このようなＦＥＴ４を用いたコンバ
ータにおいても、「）の字」垂下特性を付加した過電流
保護機能をもたせることによって、小型化、低コスト化
を図ることが重要である。このためには、できる限り簡
易な回路でこれを実現する必要があるが、従来のバイポ
ーラトランジスタのカットオフ減少を利用した第４図の
ような簡易な回路をそのまま用いることはできず、本コ
ンバータを実用化するための障害とっていた。

そこで、本発明の目的は、スイッチング素子としてＦＥ
Ｔを使用する場合にも適用可能であり、且つスイッチン
グ素子のオン・オフ制御と、定電圧制御と、「フの字」
垂下特性制御とを容易に達成することができる自励形コ
ンバータを提供することにある。

［問題点を解決するための手段］ 上記問題点を解決し、上記目的を達成するための本発明
は、実施例を示す図面の符号を参照して説明すると、直
流電源１とトランス２の１次巻線３とスイッチング素子
４と電流検出用素子１２とが直列接続された回路と、前
記トランス２の１次巻線３のトランス結合された２次巻
線５と、前記スイッチング素子４のオフ期間に負荷に電
力を供給する極性で前記２次巻線５に接続された整流回
路９と、前記トランス２の前記１次巻線Ａ３にトランス
結合され且つ前記スイッチング素子４の制御端子と一方
の主端子との間に前記電流検出用素子１２を介して接続
された３次巻ａ６と、前記スイッチング素子４の前記制
御端子と前記電流検出用素子１２のスイッチング素子に
対する接続側端子とは反対側の端子との間に接続された
Ｉ１１御用トランジスタ１４と、前記制御用トランジス
タ１４のベースとエミッタとの間に前記電流検出用素子
１２を接続する手段２４と、前記整流回路９の出力電圧
に基づいて定電圧制御のための誤差信号を形成し、これ
に対応した定電圧制御信号を前記制御用トランジスタ１
４のベースに供給し、前記出力電圧が定電圧制御範囲よ
り低下した時には前記制御用トランジスタ１４の制御に
実質的に無関係になるように構成された定電圧制御回路
と、前記制御用トランジスタ１４のベースとエミッタと
の間に抵抗２７を介して接続されたコンデンサ２６とこ
のコンデンサ２６を前記スイッチング素子４のオフ期間
に前記トランス２の前記３次巻線６又はこれと同様に設
けられた別の巻線に得られる電圧によって充電する回路
とから成り、前記出力電圧が前記定電圧制御範囲の電圧
よりも低い電圧になった時に前記制御用トランジスタ１
４に実質的に関係するように設定されている垂下特性制
御回路とを具備していることを特徴とする過電流保護機
能付自励形コンバータに係わるものである。

［作　用］ 上記発明によれば、１つの制御用トランジスタ１４のベ
ースに電流検出用素子１２に基づいて得られるのこぎり
波状電圧、定電圧制御回路の信号、垂下制御回路の信号
が供給されるように構成されているので、種々の制御を
容易に達成することができる。

［実施例］ 次に、本発明の実施例に係わる自励形フライバックコン
バータを第１図〜第３図に基づいて説明する。なお、第
１図において第４図と実質的に同一の部分には同一の符
号が付されている。

第１図の直流電源１にはトランス２の１次巻線３と絶縁
ゲート型電界効果トランジスタ即ちＭＯＳ−ＦＥＴ４と
電流検出抵抗１２とから成る直列回路が接続され、トラ
ンス２には２次巻線５．３次巻線６及び４次巻線１７が
設けられ、２次巻線５には整流ダイオード７とコンデン
サ８とから成る整流回路９が接続され、この整流回路９
に負荷１０が接続されている。また、３次巻線６の一端
は抵抗１１を介してＦＥＴ４のゲートに接続され、他端
は電流検出素子としての抵抗１２を介してソースに接続
されている。直流電源１の一端とゲートとの間に起動抵
抗１３が接続され、更・にＰＥ７４のゲートと電流検出
抵抗１２の下端との間にＮＰＮ形の制御用トランジスタ
１４が接続され、このトランジスタ１４のベースは電流
検出抵抗１２の上端に抵抗２４を介して接続されている
。なお、制御用トランジスタ１４のコレクタはゲートに
接続され、エミッタは電流検出抵抗１２の下端に接続さ
れている。

３次巻線６にダイオード２５を介して並列に接続された
コンデンサ２６は「フの字」垂下特性制御回路を構成す
るものであり、ＦＥＴ４のオフ期間の出力電圧に対応し
た電圧に充電される。このコンデンサ２６の一端は抵抗
２７を介して制御用トランジスタ１４のベースに接続さ
れ、他端はエミッタに接続されている。コンデンサ２６
の容量は比較的小さいので、コンデンサ２６の充電電圧
はＦＥＴ４のオフ期間に得られる出力電圧ｖＯに対応し
た３次巻Ｉｉ６の電圧に対応する追従性が良い、抵抗２
７は出力電圧ＶＯが定電圧制御範囲にある時にはコンデ
ンサ２６の電圧が制御用トランジスタ１４に対して実質
的に無関係になるように設定されている。

定電圧制御回路を構成するために、整流回路９の一対の
出カライン闇に電圧検出抵抗２８．２９が接続され、こ
の分割点は誤差出力を得るためのトランジスタ３０のベ
ースに接続されている。このトランジスタ３０のエミッ
タはツェナーダイオード３１を介して下側の直流出力ラ
インに接続され、コレクタはフォトカプラーを構成する
発光素子３２を介して−Ｌ側の直流出力ラインに接続さ
れている。フォトカプラーを構成する受光素子３３はバ
イアス電源回路３４と制御用トランジスタ１４のベース
との間に抵抗３５を介して接続されている。なお、バイ
アス電源回路３４はトランス２の４次巻ｌ１１７にダイ
オード３６を介してコンデンサ３７が並列に接続された
回路から成り、コンデンサ３７の一端がホトトランジス
タから成る受光素子３３に接続され、他端が制御用トラ
ンジスタ１４のエミッタに接続されている。

［動　作］ 直流電源１を投入すると、起動電流１３を介してＦＥＴ
４のゲート・ソース間容量が充電され、このスレッシホ
ールド電圧に透した時にＦＥＴ４はオンｕｎになる。正
常動作中のＦＥＴ４のオフからオンへの転換は、ＦＥＴ
４のオフ期間におけるトランス２の蓄積エネルギーの放
出が終了し、３次巻線６によるＦＥＴ４の逆バイアスが
解除された後に生じる。即ち、トランス２のリセットが
終了すると電圧振動が生じ、３次巻線６にＦＥＴ４のス
レッシホールド電圧を越える正方向のサージ電圧が得ら
れ、これと起動抵抗１３を介した電圧とによってＦＥＴ
４のゲート・ソース間容量がスレッシホールド電圧以上
に充電され、ＦＥＴ４はついにオンになる。なお、３次
巻線６の振動電圧のレベルが低い場合であっても、起動
抵抗１３を有するので発振を継続させることができる。

負荷１０が正常状態にあり、出力電圧が一定電圧に保持
されていると仮定すれば、コンデンサ２６の電圧値及び
受光素子３３の抵抗値は一定に保たれている。この状態
でＦＥＴ４がオンに転換すると、１次巻線３はＦＥＴ４
のインダクタンス負荷となるので、ＦＥＴ４のドレイン
電流ＩＯは第３図のｔ１〜ｔ２に示す如く時間と共に増
大するのこぎり波になる。この結果、電流検出抵抗１２
の両端電圧もドレイン電流ＩＯに対応して時間と共に増
大し、ｌｌｉ制御用トランジスタ１４のベース電位がス
レッシホールド電圧に達した時に制御用トランジスタ１
４がオンになり、３次巻線６に得られる正帰還電圧によ
ってＦＥＴ４のオンを維持することが不可能になり、Ｆ
ＥＴ４はオフに転換する。

一方、正常動作中において出力電圧が変動すると、受光
素子３３の抵抗値も変化する。即ち、今、出力電圧が上
昇しなとすれば、発光素子３２の発光量が多くなり、受
光素子３３の抵抗値が小さくなり、バイアス電源回路３
４から制御用トランジスタ１４に供給するベース電流が
増加し、電流検出抵抗１２の電圧に基づくＷｉｍ用トラ
ンジスタ１４のオン時点が早められ、第３図のｔ３〜ｔ
４に示すようにＦＥＴ４のオン時間幅が短くなり、トラ
ンス２の蓄積エネルギーも減少し、出力電圧の上昇が抑
制され、出力電圧が所定値に戻される。

出力電圧が所定値よりも上昇した時にはこれと全くの逆
の動作になり、ＦＥＴ４のオン時間幅が長くなる。第２
図は制御用トランジスタ１４の制御部分の＊＊回路であ
り、受光素子３３とバイアス電源回路３４とは電圧■２
の可変電圧源として作用し、電流検出抵抗１２の電圧ｖ
１と合成されて制御用トランジスタ１４に作用する。過
電流保護用のコンデンサ２６は電圧ｖ３の可変電圧源と
して制御用トランジスタ１４に作用する。

出力電圧ｖＯが所定値又はこの近傍値即ち定電圧制御ｔ
！囲の場合には、制御用トランジスタ１４に受光素子３
３を含む可変電圧源Ｖ２が作用するが、コンデンサ２６
から成る可変電圧源Ｖ３は実質的に作用しないように設
定されている。従って、出力電圧ｖＯが定電圧制御範囲
にある時にはコンデンサ２６の回路を無視してｌｌｌ１
ｌｌ用トランジスタ１４の動作を考えることができる。

次に、「フの字」垂下特性を説明する。負荷１０の短絡
等によって出力電圧ｖＯが低下すると、発光素子３２が
発光不能になって受光素子３３の抵抗値が無限大になる
か、又は４次巻線１７の電圧及びコンデンサ３７の電圧
の低下に基づいて受光素子３３を介した電流供給が遮断
されるかのいずれか一方又は両方に基づき、第２図の可
変電圧源Ｖ２は制御用トランジスタ１４に無関係になる
。

この状態においてコンデンサ２６に基づく可変電圧源２
６がトランジスタ１４に作用していない場合には、制御
用トランジスタ１４は電流検出抵抗１２の電圧ｖ１のみ
によって制御される。電圧■１のみによる制御であって
も、ＦＥＴ４のドレイン電流工０が飽和し、これ以上ド
レイン電流を増加させることが不可能になり、ＦＥＴ４
が未飽和状態に移行し、この抵抗値が増大し、３次巻線
６の＠動電圧が低下し、ＦＥＴ４は急速にオフに転換す
る。従って、ドレイン電流のピーク値が一定値以下に増
加する゛ことが阻止される。

出力電圧ＶＯ即ち負荷１０の抵抗値が更に低くなると、
これに追従してコンデンサ２６の電圧も低くなり、電流
検出抵抗１２と抵抗２４と抵抗２７とコンデンサ２６と
から成る回路に流れる電流が小さくなり、逆に電流検出
抵抗１２と抵抗２４と制御用トランジスタ１４のベース
・エミッタ間とから成る回路の電流が多くなり、制御用
トランジスタ１４のオン時点が早まり、ＦＥＴ４のオン
時間幅が大幅に狭くなり、トランス２の蓄積エネルギー
も低下し、出力電圧の低下と共に負荷電流！Ｌが小さく
なり、第５図の「フの字」垂下特性が得られる。

本実施例のコンバータは次の利点を有する。

（１）　　ＦＥＴ４のオン、オフ制御、定電圧制御、「
フの字」垂下特性制御を１つの制御用トランジスタ１４
で行うことができる。従って、ＦＥＴ４を使用したフラ
イバックコンバータの小型化、低コスト化が可能になる
。

（２）　垂下特性を得るためのコンデンサ２６を正帰還
用３次巻線６のオフ期間電圧に基づいて得るので、回路
を簡略化することができる。

（３）　制御用トランジスタ１４をオン制御してＦＥＴ
４をオフ制御する方式であるから駆動回路の電力損失を
小さくすることができる。

［変形例］ 本発明は上述の実施例に限定されるものでなく、例えば
次の変形が可能なものである。

（１）　コンデンサ２６の充電を４次巻線１７に基づい
て行うように構成してもよい、また、コンデンサ３７の
充電を２次巻！！６に基づいて行うようにしてもよい。

く３）　抵抗１１に直列にコンデンサを接続し、このコ
ンデンサが充電された時にＦＥＴ４がオンになるように
してもよい。

（４）　トランジスタ３０を演算増幅器等による誤差増
幅器としてもよい、即ち、トランジスタ３ｏとツェナー
ダイオード３１とをＩｃ構成のシャントレギュレータと
してもよい。

（５）　制御用トランジスタ１４のコレクタに抵抗を接
続してもよい。

（６）　トランス２の１次側と２次側とを分離する必要
がない場合には、フォトカプラーを省く構成にしてもよ
い。

［発明の効果コ 以上説明したように、本発明によれば１つの制御用トラ
ンジスタを電流検出用素子に基づくスイッチング素子の
オン・オフ制御、定電圧制御、「）の字」垂下特性制御
のいずれにも関係付けることができ、装置の小型化及び
低コスト化が可能になる。

【図面の簡単な説明】

第１図は本発明の実施例に係わる過電流保護機能を有す
る自励形フライバックコンバータを示す回路図、 第２図は第１図の一部の等価回路図、 第３図は第１図のドレイン電流の変化を示す波形図、 第４図は従来のコンバータを示す回路図、第５図はフの
学士下特性を示す特性図、第６図は従来の他のコンバー
タを示す回路図である。 １・・・直流電源、２・・・トランス、３・・・１次巻
線、４・・・ＦＥＴ、５・・・２次巻線、６・・・３次
巻線、９・・・整流回路、１２・・・電流検出抵抗、１
４・・・制御用トランジスタ、２６・・・垂下特性制御
用コンデンサ、３３・・・受光素子、３４・・・バイア
ス電源回路。

Claims (1)

1. 【特許請求の範囲】 ［１］直流電源（１）とトランス（２）の１次巻線（３
   ）とスイッチング素子（４）と電流検出用素子（１２）
   とが直列接続された回路と、前記トランス（２）の１次
   巻線（３）にトランス結合された２次巻線（５）と、 前記スイッチング素子（４）のオフ期間に負荷に電力を
   供給する極性で前記２次巻線（５）に接続された整流回
   路（９）と、 前記トランス（２）の前記１次巻線（３）にトランス結
   合され且つ前記スイッチング素子（４）の制御端子と一
   方の主端子との間に前記電流検出用素子（１２）を介し
   て接続された３次巻線（６）と、 前記スイッチング素子（４）の前記制御端子と前記電流
   検出用素子（１２）のスイッチング素子に対する接続側
   端子とは反対側の端子との間に接続された制御用トラン
   ジスタ（１４）と、 前記制御用トランジスタ（１４）のベースとエミッタと
   の間に前記電流検出用素子（１２）を接続する手段（２
   ４）と、 前記整流回路（９）の出力電圧に基づいて定電圧制御の
   ための誤差信号を形成し、これに対応した定電圧制御信
   号を前記制御用トランジスタ（１４）のベースに供給し
   、前記出力電圧が定電圧制御範囲より低下した時には前
   記制御用トランジスタ（１４）の制御に実質的に無関係
   になるように構成された定電圧制御回路と、 前記制御用トランジスタ（１４）のベースとエミッタと
   の間に抵抗（２７）を介して接続されたコンデンサ（２
   ６）とこのコンデンサ（２６）を前記スイッチング素子
   （４）のオフ期間に前記トランス（２）の前記３次巻線
   （６）又はこれと同様に設けられた別の巻線に得られる
   電圧によつて充電する回路とから成り、前記出力電圧が
   前記定電圧制御範囲の電圧よりも低い電圧になった時に
   前記制御用トランジスタ（１４）に実質的に関係するよ
   うに設定されている垂下特性制御回路とを具備している
   ことを特徴とする過電流保護機能付自励形コンバータ。 ［２］前記定電圧制御回路は、 前記整流回路（９）の出力電圧を検出する電圧検出回路
   と、 前記出力電圧検出回路の出力に基づいて定電圧制御のた
   めの誤差信号を形成する誤差信号形成手段と、 前記誤差信号形成手段の出力に応答して発光する発光素
   子（３２）と、 バイアス電源回路（３４）と前記制御用トランジスタ（
   １４）のベースとの間に抵抗（３５）を介して接続され
   且つ前記発光素子（３２）に光結合された受光素子（３
   ３）と から成るものである特許請求の範囲第１項記載の自励形
   コンバータ。 ［３］前記コンデンサ（２６）を充電する回路は、前記
   ３次巻線（６）と前記コンデンサ（２６）との間に接続
   されたダイオード（２５）である特許請求の範囲第１項
   又は第２項記載の自励形コンバータ。