JP2527920Y2 - 高圧電源回路 - Google Patents
高圧電源回路Info
- Publication number
- JP2527920Y2 JP2527920Y2 JP1991020983U JP2098391U JP2527920Y2 JP 2527920 Y2 JP2527920 Y2 JP 2527920Y2 JP 1991020983 U JP1991020983 U JP 1991020983U JP 2098391 U JP2098391 U JP 2098391U JP 2527920 Y2 JP2527920 Y2 JP 2527920Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- circuit
- winding
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、フライバックトランス
を備えたテレビ或いはＣＲＴディスプレイ等に給電する
のに好適な高圧電源回路に関するものである。
を備えたテレビ或いはＣＲＴディスプレイ等に給電する
のに好適な高圧電源回路に関するものである。
【０００２】
【従来の技術】図１はこの種の従来回路図で、以下図面
を参照して説明する。図においてＥは直流入力電源、Ｑ
１は電源Ｅ間に接続された主スイッチ素子（例トランジ
スタ）、Ｔ１は１次巻線Ｎ１及び２次巻線Ｎ２を有する
チョッパトランスで以上でコンバータ主回路Ｄ／Ｄを構
成する。次にＣ２はコンバータＤ／Ｄの出力により充電
される入力コンデンサ、Ｔ２はフライバックトランスで
入力コンデンサＣ２に接続された１次巻線Ｎ４と、該１
次巻線Ｎ４に接続された昇圧巻線Ｎ３と、高圧負荷ＨＲ
が接続される２次巻線Ｎ５及び帰還巻線Ｎ６を備えてい
る。Ｑ４は１次巻線Ｎ４の電圧を水平同期回路ＳＣ等か
らの信号によりオン、オフするスイッチ（水平偏向用ト
ランジスタ）、次にＢはブースタ回路でコンデンサＣ４
及び整流用ダイオードＤ３と共に並列回路を形成し、昇
圧巻線Ｎ３間に接続されている。Ｔ３はベーストランス
で１次巻線Ｎ７を整流用ダイオードＤ４を通してフライ
バックトランスＴ２の帰還巻線Ｎ６間に接続され、２次
巻線Ｎ８をダイオードＤ１を通して主スイッチ素子Ｑ１
のベースに接続され、後述する定電圧回路ＣＶと共に主
スイッチ素子Ｑ１の制御回路ＣＯＮを形成する。次に定
電圧回路ＣＶにおいて、Ｃ５及びＲ３、Ｒ４は入力コン
デンサＣ２の電圧検出用コンデンサ及び抵抗、Ｑ２はト
ランジスタ、ＤＺは定電圧ダイオード、Ｑ３はベース電
流側路用トランジスタである。
を参照して説明する。図においてＥは直流入力電源、Ｑ
１は電源Ｅ間に接続された主スイッチ素子（例トランジ
スタ）、Ｔ１は１次巻線Ｎ１及び２次巻線Ｎ２を有する
チョッパトランスで以上でコンバータ主回路Ｄ／Ｄを構
成する。次にＣ２はコンバータＤ／Ｄの出力により充電
される入力コンデンサ、Ｔ２はフライバックトランスで
入力コンデンサＣ２に接続された１次巻線Ｎ４と、該１
次巻線Ｎ４に接続された昇圧巻線Ｎ３と、高圧負荷ＨＲ
が接続される２次巻線Ｎ５及び帰還巻線Ｎ６を備えてい
る。Ｑ４は１次巻線Ｎ４の電圧を水平同期回路ＳＣ等か
らの信号によりオン、オフするスイッチ（水平偏向用ト
ランジスタ）、次にＢはブースタ回路でコンデンサＣ４
及び整流用ダイオードＤ３と共に並列回路を形成し、昇
圧巻線Ｎ３間に接続されている。Ｔ３はベーストランス
で１次巻線Ｎ７を整流用ダイオードＤ４を通してフライ
バックトランスＴ２の帰還巻線Ｎ６間に接続され、２次
巻線Ｎ８をダイオードＤ１を通して主スイッチ素子Ｑ１
のベースに接続され、後述する定電圧回路ＣＶと共に主
スイッチ素子Ｑ１の制御回路ＣＯＮを形成する。次に定
電圧回路ＣＶにおいて、Ｃ５及びＲ３、Ｒ４は入力コン
デンサＣ２の電圧検出用コンデンサ及び抵抗、Ｑ２はト
ランジスタ、ＤＺは定電圧ダイオード、Ｑ３はベース電
流側路用トランジスタである。
【０００３】この回路の動作は直流電源Ｅが投入される
と起動抵抗Ｒ１を通して主トランジスタＱ１にベース電
流が流れこれを起動する、主トランジスタＱ１のオン動
作によりチョッパトランスＴ１の１次巻線Ｎ１を通じて
入力コンデンサＣ２を図示の極性に充電し始める。同時
にチョッパトランスの２次巻線Ｎ２に発生する電圧によ
りコンデンサＣ１及び抵抗Ｒ２を介してトランジスタＱ
１のベース、エミッタを順バイアスする。従ってトラン
ジスタＱ１は起動抵抗Ｒ１と２次巻線Ｎ２→コンデンサ
Ｃ１→抵抗Ｒ２の経路で流れるベース電流で流し得るコ
レクタ電流ＩＣに達すると主トランジスタＱ１はオフ状
態に移行する。そして再び起動抵抗Ｒ１からのベース電
流により主トランジスタＱ１はオン動作する。この動作
の繰返しにより主トランジスタＱ１は発振状態になり入
力コンデンサＣ２を更に充電する。一方フライバックト
ランスＴ２の２次巻線Ｎ５側に接続されるテレビジョン
及びＣＲＴディスプレイ等の高圧負荷ＨＲにおいては、
水平偏向回路ＳＣが動作していない時は高インピーダン
ス負荷であるための入力コンデンサＣ２の電圧は更に上
昇する。（この場合トランジスタＱ４はオフ状態）そし
て入力コンデンサＣ２の電圧が上昇して所定値に達する
と図示しない水平信号により水平偏向回路ＳＣが動作
し、これに同期して水平偏向用トランジスタＱ４のベー
スに電流が流れて該トランジスタＱ４がオンになる。こ
の結果フライバックトランスの１次巻線Ｎ４にトランジ
スタＱ４のコレクタ電流が流れる。一方この時２次巻線
Ｎ５には図示の電圧が生じるため高圧用ダイオードＤ０
はオフ状態にある。従ってこの間にはフライバックトラ
ンスには電荷が蓄積される。そしてトランジスタＱ４が
オフになると高圧ダイオードは順バイアスされ、その蓄
積エネルギーを高圧コンデンサＣ０を介して負荷ＲＬに
供給する。又、トランジスタＱ１のオン時には１時巻線
Ｎ４を介して昇圧巻線に図示の極性に電圧が生じ、コン
デンサＣ４→ダイオードＤ３経路コンデンサＣ４を充電
する。従ってこのコンデンサＣ４の電圧は入力コンデン
サＣ２の電圧低下時でも規定電圧を得るためのブースタ
として機能する。又、トランジスタＱ４のオン時、帰還
巻線Ｎ６に電圧が生じ、この電圧はベーストランスＴ３
の１次巻線Ｎ７及び２次巻線Ｎ８を介して主トランジス
タＱ１のベースに印加され、これにより主トランジスタ
Ｑ１に十分なベース電流が供給され主トランジスタＱ１
は安定した発振動作を行う。一方主トランジスタＱ１に
十分なベース電流が供給されると入力コンデンサＣ２の
電圧が上昇し、これに伴い定電圧回路ＣＶのコンデンサ
Ｃ５の電圧が上昇し、これが規定（出力電圧）以上にな
ると、分圧抵抗Ｒ３、Ｒ４を介してトランジスタＱ２及
び定電圧ダイオードＤＺが導通し、トランジスタＱ３を
オンする。この結果主トランジスタＱ１のベース電流は
側路され、出力電圧（コンデンサＣ２電圧）の定電圧制
御を行う。
と起動抵抗Ｒ１を通して主トランジスタＱ１にベース電
流が流れこれを起動する、主トランジスタＱ１のオン動
作によりチョッパトランスＴ１の１次巻線Ｎ１を通じて
入力コンデンサＣ２を図示の極性に充電し始める。同時
にチョッパトランスの２次巻線Ｎ２に発生する電圧によ
りコンデンサＣ１及び抵抗Ｒ２を介してトランジスタＱ
１のベース、エミッタを順バイアスする。従ってトラン
ジスタＱ１は起動抵抗Ｒ１と２次巻線Ｎ２→コンデンサ
Ｃ１→抵抗Ｒ２の経路で流れるベース電流で流し得るコ
レクタ電流ＩＣに達すると主トランジスタＱ１はオフ状
態に移行する。そして再び起動抵抗Ｒ１からのベース電
流により主トランジスタＱ１はオン動作する。この動作
の繰返しにより主トランジスタＱ１は発振状態になり入
力コンデンサＣ２を更に充電する。一方フライバックト
ランスＴ２の２次巻線Ｎ５側に接続されるテレビジョン
及びＣＲＴディスプレイ等の高圧負荷ＨＲにおいては、
水平偏向回路ＳＣが動作していない時は高インピーダン
ス負荷であるための入力コンデンサＣ２の電圧は更に上
昇する。（この場合トランジスタＱ４はオフ状態）そし
て入力コンデンサＣ２の電圧が上昇して所定値に達する
と図示しない水平信号により水平偏向回路ＳＣが動作
し、これに同期して水平偏向用トランジスタＱ４のベー
スに電流が流れて該トランジスタＱ４がオンになる。こ
の結果フライバックトランスの１次巻線Ｎ４にトランジ
スタＱ４のコレクタ電流が流れる。一方この時２次巻線
Ｎ５には図示の電圧が生じるため高圧用ダイオードＤ０
はオフ状態にある。従ってこの間にはフライバックトラ
ンスには電荷が蓄積される。そしてトランジスタＱ４が
オフになると高圧ダイオードは順バイアスされ、その蓄
積エネルギーを高圧コンデンサＣ０を介して負荷ＲＬに
供給する。又、トランジスタＱ１のオン時には１時巻線
Ｎ４を介して昇圧巻線に図示の極性に電圧が生じ、コン
デンサＣ４→ダイオードＤ３経路コンデンサＣ４を充電
する。従ってこのコンデンサＣ４の電圧は入力コンデン
サＣ２の電圧低下時でも規定電圧を得るためのブースタ
として機能する。又、トランジスタＱ４のオン時、帰還
巻線Ｎ６に電圧が生じ、この電圧はベーストランスＴ３
の１次巻線Ｎ７及び２次巻線Ｎ８を介して主トランジス
タＱ１のベースに印加され、これにより主トランジスタ
Ｑ１に十分なベース電流が供給され主トランジスタＱ１
は安定した発振動作を行う。一方主トランジスタＱ１に
十分なベース電流が供給されると入力コンデンサＣ２の
電圧が上昇し、これに伴い定電圧回路ＣＶのコンデンサ
Ｃ５の電圧が上昇し、これが規定（出力電圧）以上にな
ると、分圧抵抗Ｒ３、Ｒ４を介してトランジスタＱ２及
び定電圧ダイオードＤＺが導通し、トランジスタＱ３を
オンする。この結果主トランジスタＱ１のベース電流は
側路され、出力電圧（コンデンサＣ２電圧）の定電圧制
御を行う。
【０００４】
【従来技術の問題点】上記の従来回路においては、負荷
短絡の場合にブースタ回路のコンデンサＣ２に蓄積され
たエネルギーにより水平偏向回路は完全に停止しないた
めに繰返し、又は間欠的に水平偏向用トランジスタＱ４
が動作する。このため帰還巻線Ｎ６に電圧を生じベース
トランスＴ３を介して主トランジスタＱ１をオンせしめ
てこれを破壊する恐れがある。又、定電圧回路ＣＶにお
いては、主トランジスタＱ１のベース電流を帰還巻線Ｎ
６から直接供給し、又、これを補助トランジスタＱ３に
より吸収して制御するために、高入力電圧時或いは軽負
荷時等の主トランジスタＱ１へのベース電流供給を少な
くしたい時にこれを制限できないためにベース回路の損
失が大となる等の欠点がある。
短絡の場合にブースタ回路のコンデンサＣ２に蓄積され
たエネルギーにより水平偏向回路は完全に停止しないた
めに繰返し、又は間欠的に水平偏向用トランジスタＱ４
が動作する。このため帰還巻線Ｎ６に電圧を生じベース
トランスＴ３を介して主トランジスタＱ１をオンせしめ
てこれを破壊する恐れがある。又、定電圧回路ＣＶにお
いては、主トランジスタＱ１のベース電流を帰還巻線Ｎ
６から直接供給し、又、これを補助トランジスタＱ３に
より吸収して制御するために、高入力電圧時或いは軽負
荷時等の主トランジスタＱ１へのベース電流供給を少な
くしたい時にこれを制限できないためにベース回路の損
失が大となる等の欠点がある。
【０００５】
【考案の目的】本考案は負荷短絡時の主スイッチ素子の
保護を図ると共に主スイッチ素子のベース回路（トリガ
回路）の損失の低減を図つた高圧電源回路の提供を目的
とするものである。
保護を図ると共に主スイッチ素子のベース回路（トリガ
回路）の損失の低減を図つた高圧電源回路の提供を目的
とするものである。
【０００６】
【実施例】図２は本考案の一実施例回路図で従来回路と
同一符号は同等部分を示す。本考案の主要構成部は帰還
巻線Ｎ６間に制御用トランジスタＱ５を設け、該トラン
ジスタＱ５のベース電源（駆動源）を抵抗Ｒ５を介して
コンバータ回路の出力検出用分圧抵抗Ｒ３、Ｒ４の分割
点Ｐより取得するようにしたこと及び定電圧回路の補助
トランジスタＱ３を前記制御用トランジスタＱ５のベー
スに接続した点にある。
同一符号は同等部分を示す。本考案の主要構成部は帰還
巻線Ｎ６間に制御用トランジスタＱ５を設け、該トラン
ジスタＱ５のベース電源（駆動源）を抵抗Ｒ５を介して
コンバータ回路の出力検出用分圧抵抗Ｒ３、Ｒ４の分割
点Ｐより取得するようにしたこと及び定電圧回路の補助
トランジスタＱ３を前記制御用トランジスタＱ５のベー
スに接続した点にある。
【０００７】本考案回路の動作は基本的に従来例とほぼ
同じであり、省略するが制御用スイッチ（トランジスタ
Ｑ５）は帰還巻線Ｎ６に電圧が発生すると（トランジス
タＱ４のオン時）、ダイオードＤ４−トランスＴ３の１
次巻線Ｎ３−２次巻線Ｎ８−ダイオードＤ１−主トラン
ジスタＱ１のベース．エミッタの経路で供給される主ト
ランジスタＱ１のベース電流の供給をオン、オフ制御す
る機能を有するもので、先ず定電圧回路ＣＶにおいて
コンバータ出力が規定値以内ではトランジスタＱ２、Ｑ
３はオフ状態である。従って制御用トランジスタＱ５は
抵抗Ｒ５を介してオンとなり主トランジスタＱ１はトラ
ンスＴ３を介してベース電流が供給されて発振を行う。 次に、上記出力即ちコンデンサＣ２の電圧が規定値以
上になると分圧抵抗Ｒ３、Ｒ４、Ｒ７、Ｒ８の電位が上
昇し、定電圧ダイオードＤＺを通しトランジスタＱ２が
オンとなり、これによりトランジスタＱ３もオンとな
る。従って制御用トランジスタＱ５はオフとなり、主ト
ランジスタＱ１のベース電流を遮断する。そして規定値
に戻ると再び（トランジスタＱ２、Ｑ３オフ）トランジ
スタＱ５はオンし、主トランジスタＱ１のベース電流を
供給する。この繰返しにより定電圧制御機能を果す。 、一方負荷短絡時にはブースタ回路ＢのコンデンサＣ
４にエネルギーが蓄積された状態であってもコンデンサ
Ｃ２の両端電圧はほぼ零電位に低下するため分割点Ｐの
電位低下により制御用トランジスタＱ５はオフとなり、
主トランジスタＱ１へのベース電流を遮断する結果、該
主トランジスタを確実にオフできる。従って出力短絡時
にはコンデンサＣ４の電圧により帰還巻線Ｎ６に電圧が
生じても主トランジスタＱ１の順バイアスを防止するた
め主トランジスタＱ１の破壊を防止できる。又定電圧制
御用の補助トランジスタＱ３を主トランジスタＱ５のベ
ースに接続してこれを制御するため、高入力電圧時或
は、軽負荷時にこれに応じて制御用トランジスタＱ５を
介して主トランジスタＱ１のベース電流を制限できるの
で該ベース回路の損失を少なくできる利点がある。更に
コンバータの出力電圧検出を分圧抵抗Ｒ３、Ｒ４及びＲ
７、Ｒ８で分圧して検出しているために電圧検出用のト
ランジスタＱ２及び定電圧ダイオードＤＺとしては低耐
圧のもので利用できる。
同じであり、省略するが制御用スイッチ（トランジスタ
Ｑ５）は帰還巻線Ｎ６に電圧が発生すると（トランジス
タＱ４のオン時）、ダイオードＤ４−トランスＴ３の１
次巻線Ｎ３−２次巻線Ｎ８−ダイオードＤ１−主トラン
ジスタＱ１のベース．エミッタの経路で供給される主ト
ランジスタＱ１のベース電流の供給をオン、オフ制御す
る機能を有するもので、先ず定電圧回路ＣＶにおいて
コンバータ出力が規定値以内ではトランジスタＱ２、Ｑ
３はオフ状態である。従って制御用トランジスタＱ５は
抵抗Ｒ５を介してオンとなり主トランジスタＱ１はトラ
ンスＴ３を介してベース電流が供給されて発振を行う。 次に、上記出力即ちコンデンサＣ２の電圧が規定値以
上になると分圧抵抗Ｒ３、Ｒ４、Ｒ７、Ｒ８の電位が上
昇し、定電圧ダイオードＤＺを通しトランジスタＱ２が
オンとなり、これによりトランジスタＱ３もオンとな
る。従って制御用トランジスタＱ５はオフとなり、主ト
ランジスタＱ１のベース電流を遮断する。そして規定値
に戻ると再び（トランジスタＱ２、Ｑ３オフ）トランジ
スタＱ５はオンし、主トランジスタＱ１のベース電流を
供給する。この繰返しにより定電圧制御機能を果す。 、一方負荷短絡時にはブースタ回路ＢのコンデンサＣ
４にエネルギーが蓄積された状態であってもコンデンサ
Ｃ２の両端電圧はほぼ零電位に低下するため分割点Ｐの
電位低下により制御用トランジスタＱ５はオフとなり、
主トランジスタＱ１へのベース電流を遮断する結果、該
主トランジスタを確実にオフできる。従って出力短絡時
にはコンデンサＣ４の電圧により帰還巻線Ｎ６に電圧が
生じても主トランジスタＱ１の順バイアスを防止するた
め主トランジスタＱ１の破壊を防止できる。又定電圧制
御用の補助トランジスタＱ３を主トランジスタＱ５のベ
ースに接続してこれを制御するため、高入力電圧時或
は、軽負荷時にこれに応じて制御用トランジスタＱ５を
介して主トランジスタＱ１のベース電流を制限できるの
で該ベース回路の損失を少なくできる利点がある。更に
コンバータの出力電圧検出を分圧抵抗Ｒ３、Ｒ４及びＲ
７、Ｒ８で分圧して検出しているために電圧検出用のト
ランジスタＱ２及び定電圧ダイオードＤＺとしては低耐
圧のもので利用できる。
【０００８】
【実施例】次に図３は本考案の他の実施例回路図で上記
実施例（図２）ではコンバータ回路として、チョッパ型
コンバータを適用した例について説明したが、図３はリ
ンギングチョークコンバータを適用した例を示す。これ
によってもほゞ同様な効果を得ることができる。
実施例（図２）ではコンバータ回路として、チョッパ型
コンバータを適用した例について説明したが、図３はリ
ンギングチョークコンバータを適用した例を示す。これ
によってもほゞ同様な効果を得ることができる。
【０００９】
【考案の効果】以上の説明から明らかなように本考案に
よればテレビ或いはＣＲＴディスプレイ等の電源用とし
て好適な高圧電源回路が提供できるもので実用上の効果
は大きい。
よればテレビ或いはＣＲＴディスプレイ等の電源用とし
て好適な高圧電源回路が提供できるもので実用上の効果
は大きい。
【図１】従来の高圧電源回路図
【図２】本考案の実施例回路図
【図３】本考案の他の実施例回路図 Ｑ１ 主スイッチ素子 Ｔ２ フライバックトランス Ｃ２ 入力コンデンサ Ｄ／Ｄ コンバータ回路 Ｂ ブースタ回路 ＨＲ 高圧負荷 ＳＣ 水平同期回路 Ｑ５ 制御用トランジスタ
Claims (3)
- 【請求項１】直流電源間Ｅに接続された主スイッチ素子
（Ｑ１）と、前記主スイッチ素子（Ｑ１）の起動抵抗
（Ｒ１）と、該主スイッチ素子のオンオフ動作により入
力コンデンサ（Ｃ２）を充電するコンバータ回路（Ｄ／
Ｄ）と、前記入力コンデンサ（Ｃ２）間に１次巻線（Ｎ
４）が接続され、２次巻線（Ｎ５）側に高圧用負荷（Ｈ
Ｒ）が接続されるフライバックトランス（Ｔ２）と、前
記１次巻線（Ｎ４）に接続された昇圧巻線（Ｎ３）と、
前記昇圧巻線間に接続されたブースタ回路（Ｂ）と、前
記１次巻線電圧をオン、オフするスイッチ（Ｑ４）と、
前記フライバックトランス（Ｔ２）に設けた帰還巻線
（Ｎ６）により給電されてされて前記主スイッチ素子
（Ｑ１）をオン、オフ動作せしめる制御回路（ＣＯＮ）
とを具備する高圧電源回路において、前記帰還巻線（Ｎ
６）間に前記主スイッチ（Ｑ１）のオン、オフ動作を制
御する制御用スイッチ（Ｑ５）を設けると共に前記コン
バータ出力電圧検出用分圧抵抗（Ｒ３、Ｒ４）を設け前
記制御用スイッチ（Ｑ５）を前記分圧抵抗の分圧点の電
圧により駆動せしめて、前記主スイッチ素子（Ｑ１）を
制御するようにしたことを特徴とする高圧電源回路。 - 【請求項２】コンバータ回路としてチョッパ型昇圧コン
バータを用いたことを特徴とする実用新案登録請求の範
囲第（１）項記載の高圧電源回路。 - 【請求項３】コンバータ回路としてリンギングチョーク
コンバータ（Ｒｉｎｇｉｎｇ Ｃｈｏｋｅ Ｃｏｎｖｅ
ｒｔｅｒ）を用いたことを特徴とする実用新案登録請求
の範囲第（１）項記載の高圧電源回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991020983U JP2527920Y2 (ja) | 1991-01-11 | 1991-01-11 | 高圧電源回路 |
| KR2019910007922U KR940001275Y1 (ko) | 1991-01-11 | 1991-05-31 | 고압 전원 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991020983U JP2527920Y2 (ja) | 1991-01-11 | 1991-01-11 | 高圧電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0496171U JPH0496171U (ja) | 1992-08-20 |
| JP2527920Y2 true JP2527920Y2 (ja) | 1997-03-05 |
Family
ID=31755942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991020983U Expired - Fee Related JP2527920Y2 (ja) | 1991-01-11 | 1991-01-11 | 高圧電源回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2527920Y2 (ja) |
| KR (1) | KR940001275Y1 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52135620A (en) * | 1976-05-08 | 1977-11-12 | Mitsubishi Electric Corp | Television receivers |
-
1991
- 1991-01-11 JP JP1991020983U patent/JP2527920Y2/ja not_active Expired - Fee Related
- 1991-05-31 KR KR2019910007922U patent/KR940001275Y1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0496171U (ja) | 1992-08-20 |
| KR940001275Y1 (ko) | 1994-03-09 |
| KR920015976U (ko) | 1992-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3175663B2 (ja) | 自励発振型スイッチング電源装置 | |
| JP3381769B2 (ja) | 自励発振型スイッチング電源装置 | |
| JP2527920Y2 (ja) | 高圧電源回路 | |
| US6204644B1 (en) | Switching power supply for speeding up turn-off operation of a switching element | |
| US4451772A (en) | Passive clamp for on/off control of a capacitor charger | |
| JPH0747994Y2 (ja) | 高圧電源回路 | |
| JP3378509B2 (ja) | 電源装置 | |
| GB2172155A (en) | Voltage converter | |
| JP3327331B2 (ja) | スイッチング電源装置 | |
| JPH0416639Y2 (ja) | ||
| JP2680123B2 (ja) | スイッチングレギュレータ電源回路 | |
| JP2563188B2 (ja) | 過電流保護機能付自励形コンバータ | |
| JP2780314B2 (ja) | Ｄｃ―ｄｃコンバータ | |
| JP3320250B2 (ja) | 電子閃光装置 | |
| JP3651971B2 (ja) | 電子閃光装置 | |
| JPS642547Y2 (ja) | ||
| JP3144521B2 (ja) | 自励式ｄｃ−ｄｃコンバータ | |
| JP3287039B2 (ja) | スイッチング電源装置 | |
| JPH0345985B2 (ja) | ||
| JP2003333834A (ja) | 昇圧型スイッチング電源装置 | |
| JPH0122395Y2 (ja) | ||
| JPH0250715B2 (ja) | ||
| JPH0755049B2 (ja) | スイッチング制御型電源回路 | |
| JPS5822581A (ja) | 自励式コンバ−タ回路 | |
| JP2002374671A (ja) | 他励式コンバータの過電流保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |