JPH0755049B2 - スイッチング制御型電源回路 - Google Patents
スイッチング制御型電源回路Info
- Publication number
- JPH0755049B2 JPH0755049B2 JP1185583A JP18558389A JPH0755049B2 JP H0755049 B2 JPH0755049 B2 JP H0755049B2 JP 1185583 A JP1185583 A JP 1185583A JP 18558389 A JP18558389 A JP 18558389A JP H0755049 B2 JPH0755049 B2 JP H0755049B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- winding
- power supply
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 （イ） 産業上の利用分野 本発明はテレビジョン（TV）受像機やビデオテープレコ
ーダ（VTR）等に使用するスイッチング制御型電源回路
に関する。
ーダ（VTR）等に使用するスイッチング制御型電源回路
に関する。
（ロ） 従来の技術 特開昭62−169215号公報（G05F1/56）に代表されるスイ
ッチング制御型電源回路は従来より種々提案されている
が、例えばVTR−体型TV受像機ではTV部とVTR部にそれぞ
れ別個に電源を供給する必要があるため、この種の電源
回路を使用する場合は、その電源回路内のコンバータト
ランスに二つの出力巻線を設け、その各出力巻線から得
る直流出力電圧を上記TV部とVTR部とに夫々供給する構
成を採ることが考えられる。
ッチング制御型電源回路は従来より種々提案されている
が、例えばVTR−体型TV受像機ではTV部とVTR部にそれぞ
れ別個に電源を供給する必要があるため、この種の電源
回路を使用する場合は、その電源回路内のコンバータト
ランスに二つの出力巻線を設け、その各出力巻線から得
る直流出力電圧を上記TV部とVTR部とに夫々供給する構
成を採ることが考えられる。
ところで、上記のように構成した場合には、TV視聴状
態、TV録画状態、或いはVTR再生状態に応じて前記二つ
の出力巻線の各直流出力電圧のうち、その一方のみが使
用される場合と両方が使用される場合とでコンバータト
ランスの負荷状態が大きく変化する。このため、高負荷
状態即ち上記二つの直流出力電圧の両方を使用するとき
にスイッチングトランジスタに充分なベース電流を供給
できるようにしておくと、低負荷状態即ち上記直流出力
電圧の一方のみを使用するときに上記ベース電流が過剰
となってスイッチングトランジスタがオーバドライブ状
態となる。そして、このベース電流の過剰状態は、特に
スイッチングトランジスタのターンオンの立上り時に顕
著になる（実験により確認済）ので、特に上記立上り時
にスイッチングトランジスタでの損失が大きくなってい
た。
態、TV録画状態、或いはVTR再生状態に応じて前記二つ
の出力巻線の各直流出力電圧のうち、その一方のみが使
用される場合と両方が使用される場合とでコンバータト
ランスの負荷状態が大きく変化する。このため、高負荷
状態即ち上記二つの直流出力電圧の両方を使用するとき
にスイッチングトランジスタに充分なベース電流を供給
できるようにしておくと、低負荷状態即ち上記直流出力
電圧の一方のみを使用するときに上記ベース電流が過剰
となってスイッチングトランジスタがオーバドライブ状
態となる。そして、このベース電流の過剰状態は、特に
スイッチングトランジスタのターンオンの立上り時に顕
著になる（実験により確認済）ので、特に上記立上り時
にスイッチングトランジスタでの損失が大きくなってい
た。
一方、電源電圧の異なる国々で共通で使用する。例えば
100V〜220Vのワイドレンジに対応する電子機器のスイッ
チング制御型電源回路においては、通常、電源電圧の低
い場合にスイッチングトランジスタに充分なベース電流
を供給できるように設定している。このため、電源電圧
が高い国で使用しているときは、入力電圧が増加し、前
述と同様に上記ベース電流が過剰となってスイッチング
トランジスタがオーバードライブ状態となる。
100V〜220Vのワイドレンジに対応する電子機器のスイッ
チング制御型電源回路においては、通常、電源電圧の低
い場合にスイッチングトランジスタに充分なベース電流
を供給できるように設定している。このため、電源電圧
が高い国で使用しているときは、入力電圧が増加し、前
述と同様に上記ベース電流が過剰となってスイッチング
トランジスタがオーバードライブ状態となる。
（ハ） 発明が解決しょうとする課題 本発明は上記のようにコンバータトランスの出力巻線が
低負荷状態の場合や入力電圧が増加した場合に於けるス
イッチングトランジスタでの損失を低減できるスイッチ
ング制御型電源回路を提供する事を目的とする。
低負荷状態の場合や入力電圧が増加した場合に於けるス
イッチングトランジスタでの損失を低減できるスイッチ
ング制御型電源回路を提供する事を目的とする。
尚、出力巻線が低負荷状態になるには、前述の如く出力
巻線からの直流出力電圧を完全に遮断する場合だけでな
く、直流出力電圧を電源として流れる負荷電流が大きく
減少する場合にも言えることであり、本発明はこのよう
な場合も対象としている。
巻線からの直流出力電圧を完全に遮断する場合だけでな
く、直流出力電圧を電源として流れる負荷電流が大きく
減少する場合にも言えることであり、本発明はこのよう
な場合も対象としている。
（ニ） 課題を解決するための手段 本発明は、ブロッキング発振方式のスイッチング制御型
電源回路に於いて、ベース電流の立上り部を減衰させる
制御回路を設けた構成である。
電源回路に於いて、ベース電流の立上り部を減衰させる
制御回路を設けた構成である。
（ホ） 作用 上記構成によれば前記低負荷状態及び入力電圧増加時に
過剰となるベース電流の立上り部を減衰させることによ
ってスイッチングトランジスタのターンオンの立上り時
のオーバドライブ状態を解消し、それによってスイッチ
ングトランジスタでの損失を低減せしめる。
過剰となるベース電流の立上り部を減衰させることによ
ってスイッチングトランジスタのターンオンの立上り時
のオーバドライブ状態を解消し、それによってスイッチ
ングトランジスタでの損失を低減せしめる。
（ヘ） 実 施 例 第１図は本発明をVTR−体型TV受像機の電源回路に実施
した場合の一実施例を示す。同図に於いて、（T1）
（Ｔ′１）は商用交流電源入力を整流平滑して得た非安
定直流電圧が導入される入力端子であり、その直流入力
がコンバータトランス（１）の入力巻線（N1）とスイッ
チングトランジスタ（Q1）の直列回路に印加される。ス
イッチングトランジスタ（Q1）は上記トランス（１）の
帰還巻線（N2）及び先の入力巻線（N1）とでブロッキン
グ発振回路を構成しており、そのため上記帰還巻線（N
2）がコンデンサ（C2）とダイオード（D1）と抵抗（R
3）（R4）の直並列回路を介してスイッチングトランジ
スタ（Q1）のベース・エミッタ間に接続されている。
した場合の一実施例を示す。同図に於いて、（T1）
（Ｔ′１）は商用交流電源入力を整流平滑して得た非安
定直流電圧が導入される入力端子であり、その直流入力
がコンバータトランス（１）の入力巻線（N1）とスイッ
チングトランジスタ（Q1）の直列回路に印加される。ス
イッチングトランジスタ（Q1）は上記トランス（１）の
帰還巻線（N2）及び先の入力巻線（N1）とでブロッキン
グ発振回路を構成しており、そのため上記帰還巻線（N
2）がコンデンサ（C2）とダイオード（D1）と抵抗（R
3）（R4）の直並列回路を介してスイッチングトランジ
スタ（Q1）のベース・エミッタ間に接続されている。
前記スイッチングトランジスタ（Q1）の制御部（２）
は、スイッチングトランジスタのベース電流バイパス用
の第１制御トランジスタ（Q2）、そのベースと起動用抵
抗（R1）との間に接続された第１ドライブトランジスタ
（Q3）、及びその両ベース間に接続された第１フォトカ
ップラ（PC1）を備えている。そして、第１制御トラン
ジスタ（Q2）のエミッタ（Ｐ点）と前記直並列回路のＱ
点との間には、帰還巻線（N2）に発生する矩形波電圧の
積分用のコンデンサ（C3）と抵抗（R8）が直列に接続さ
れ、且つ、その両者の接続中点（Ｒ）と帰還巻線（N2）
のｄ端との間には上記コンデンサ（C3）の放電路を構成
するダイオード（D3）と抵抗（R9）が直列接続され、そ
れらの積分作用によって上記Ｒ点に得る三角波電圧が前
記第１制御トランジスタ（Q2）のベースに印加されるよ
うになっている。更に、先のＱ点と起動用抵抗（R1）の
下端側との間には、電流制御抵抗（R5）とダイオード
（D2）が並列に接続されている。
は、スイッチングトランジスタのベース電流バイパス用
の第１制御トランジスタ（Q2）、そのベースと起動用抵
抗（R1）との間に接続された第１ドライブトランジスタ
（Q3）、及びその両ベース間に接続された第１フォトカ
ップラ（PC1）を備えている。そして、第１制御トラン
ジスタ（Q2）のエミッタ（Ｐ点）と前記直並列回路のＱ
点との間には、帰還巻線（N2）に発生する矩形波電圧の
積分用のコンデンサ（C3）と抵抗（R8）が直列に接続さ
れ、且つ、その両者の接続中点（Ｒ）と帰還巻線（N2）
のｄ端との間には上記コンデンサ（C3）の放電路を構成
するダイオード（D3）と抵抗（R9）が直列接続され、そ
れらの積分作用によって上記Ｒ点に得る三角波電圧が前
記第１制御トランジスタ（Q2）のベースに印加されるよ
うになっている。更に、先のＱ点と起動用抵抗（R1）の
下端側との間には、電流制御抵抗（R5）とダイオード
（D2）が並列に接続されている。
又、ベース電流バイパス用の第２制御トランジスタ（Q
5）がスイッチングトランジスタ（Q1）のベースと接地
点との間にコンデンサ（C4）を介して直列接続され、そ
のベースが第２ドライブトランジスタ（Q4）のコレクタ
に接続されている。第２ドライブトランジスタ（Q4）
は、帰還巻線（N2）に発生する電圧をダイオード（D4）
とコンデンサ（C5）で整流平滑して得るＳ点の直流電圧
を電源とし、そのＳ点に抵抗（R10）を介してエミッタ
が接続され、ベース・コレクタ間が第２フォトカップラ
（PC2）に接続されている。尚、前記第２制御トランジ
スタ（Q5）のコレクタと接地点との間には、前記コンデ
ンサ（C4）の放電用ダイオード（D5）が接続されてい
る。ここで、前記コンデンサ（C4）、第２制御トランジ
スタ（Q5）及びダイオード（D5）は制御回路（５）を構
成し、前記第２ドライブトランジスタ（Q4）及び抵抗
（R10）（R11）は検出回路（４）を構成している。
5）がスイッチングトランジスタ（Q1）のベースと接地
点との間にコンデンサ（C4）を介して直列接続され、そ
のベースが第２ドライブトランジスタ（Q4）のコレクタ
に接続されている。第２ドライブトランジスタ（Q4）
は、帰還巻線（N2）に発生する電圧をダイオード（D4）
とコンデンサ（C5）で整流平滑して得るＳ点の直流電圧
を電源とし、そのＳ点に抵抗（R10）を介してエミッタ
が接続され、ベース・コレクタ間が第２フォトカップラ
（PC2）に接続されている。尚、前記第２制御トランジ
スタ（Q5）のコレクタと接地点との間には、前記コンデ
ンサ（C4）の放電用ダイオード（D5）が接続されてい
る。ここで、前記コンデンサ（C4）、第２制御トランジ
スタ（Q5）及びダイオード（D5）は制御回路（５）を構
成し、前記第２ドライブトランジスタ（Q4）及び抵抗
（R10）（R11）は検出回路（４）を構成している。
一方、前記コンバータトランス（１）には、第１第２出
力巻線（N3）（N4）が設けられ、且つ、その各巻線に整
流ダイオード（D6）（D7）及び平滑コンデンサ（C6）
（C7）が接続されており、そのＡ点に得る第１直流出力
電圧がTVオン、オフスイッチ（SW1）を介して第１出力
端子（T2）に出力され、Ｂ点に得る第２直流出力電圧は
第２出力端子（T3〉に直接出力されるようになってい
る。そして、第１第２出力端子（T2）（T3）からの各直
流出力電圧はそれぞれTV部とVTR部の電源として供給さ
れるようになっている。
力巻線（N3）（N4）が設けられ、且つ、その各巻線に整
流ダイオード（D6）（D7）及び平滑コンデンサ（C6）
（C7）が接続されており、そのＡ点に得る第１直流出力
電圧がTVオン、オフスイッチ（SW1）を介して第１出力
端子（T2）に出力され、Ｂ点に得る第２直流出力電圧は
第２出力端子（T3〉に直接出力されるようになってい
る。そして、第１第２出力端子（T2）（T3）からの各直
流出力電圧はそれぞれTV部とVTR部の電源として供給さ
れるようになっている。
次に、（３）は第１第２出力巻線（N3）（N4）側に設け
られた検出部であり、この検出部（３）はＢ点の直流電
圧の変動を検出する第１検出トランジスタ（Q6）、及び
スイッチ（SW2）の開放状態即ち第１出力巻線（N3）の
低負荷状態を検出する第２検出トランジスタ（Q7）とを
備える。そして、第１検出トランジスタ（Q6）は、その
コレクタが抵抗（R12）（R13）の接続中点に第１フォト
カップラ（PC1）内の発光ダイオード（D8）を介して接
続され、エミッタに抵抗（R20）を介してツェナーダイ
オード（ZD1）による基準電圧が印加されると共に、ベ
ースが抵抗（R14）（R15）と共にＢ点電圧を分圧する可
変抵抗（VR1）に接続されている。一方、第２検出トラ
ンジスタ（Q7）は、そのコレクタが抵抗（R16）を介し
てＢ点に接続されると共に第２フォトカップラ（PC2）
内の発光ダイオード（D9）に接続され、ベースが抵抗
（R17）を介して分圧抵抗（R18）（R19）の接続中央に
接続され、エミッタが接地されている。
られた検出部であり、この検出部（３）はＢ点の直流電
圧の変動を検出する第１検出トランジスタ（Q6）、及び
スイッチ（SW2）の開放状態即ち第１出力巻線（N3）の
低負荷状態を検出する第２検出トランジスタ（Q7）とを
備える。そして、第１検出トランジスタ（Q6）は、その
コレクタが抵抗（R12）（R13）の接続中点に第１フォト
カップラ（PC1）内の発光ダイオード（D8）を介して接
続され、エミッタに抵抗（R20）を介してツェナーダイ
オード（ZD1）による基準電圧が印加されると共に、ベ
ースが抵抗（R14）（R15）と共にＢ点電圧を分圧する可
変抵抗（VR1）に接続されている。一方、第２検出トラ
ンジスタ（Q7）は、そのコレクタが抵抗（R16）を介し
てＢ点に接続されると共に第２フォトカップラ（PC2）
内の発光ダイオード（D9）に接続され、ベースが抵抗
（R17）を介して分圧抵抗（R18）（R19）の接続中央に
接続され、エミッタが接地されている。
第１図の実施例は概ね以上の如く構成されており、以
下、その制御部（２）の基本的な制御動作について先ず
説明し、その後に検出部（３）による動作について説明
する。
下、その制御部（２）の基本的な制御動作について先ず
説明し、その後に検出部（３）による動作について説明
する。
〔Ｉ〕制御部（２）の動作 先ず、主電源スイッチ（SW1）を投入すると、起動用抵
抗（R1）→抵抗（R5）→抵抗（R4）→スイッチングトラ
ンジスタ（Q1）のベースの経路で起動電流が流れてスイ
ッチングトランジスタ（Q1）が起動し、以後は従来と同
様のブロッキング発振動作によって定常状態に移行す
る。
抗（R1）→抵抗（R5）→抵抗（R4）→スイッチングトラ
ンジスタ（Q1）のベースの経路で起動電流が流れてスイ
ッチングトランジスタ（Q1）が起動し、以後は従来と同
様のブロッキング発振動作によって定常状態に移行す
る。
今、定常状態に於いては、スイッチングトランジスタ
（Q1）のオン、オフによって帰還巻線（N2）には第２図
（イ）の如き矩形波電圧が発生し、この矩形波電圧がコ
ンデンサ（C3）、抵抗（R8）（R9）、ダイオード（D1）
（D3）からなる積分回路によって積分されてＲ点には同
図（ロ）の三角波電圧が現れる。その際、積分用コンデ
ンサ（C3）に対する図示の極性の充電はダイオード（D
1）及び抵抗（R8）を介して行われ、放電はダイオード
（D3）及び抵抗（R9）を介して行われるが、R8＞R9とし
ているので、上記三角波電圧は図示のような波形とな
る。そして、この三角波電圧（ロ）が第１制御トランジ
スタ（Q2）のベースに印加される。
（Q1）のオン、オフによって帰還巻線（N2）には第２図
（イ）の如き矩形波電圧が発生し、この矩形波電圧がコ
ンデンサ（C3）、抵抗（R8）（R9）、ダイオード（D1）
（D3）からなる積分回路によって積分されてＲ点には同
図（ロ）の三角波電圧が現れる。その際、積分用コンデ
ンサ（C3）に対する図示の極性の充電はダイオード（D
1）及び抵抗（R8）を介して行われ、放電はダイオード
（D3）及び抵抗（R9）を介して行われるが、R8＞R9とし
ているので、上記三角波電圧は図示のような波形とな
る。そして、この三角波電圧（ロ）が第１制御トランジ
スタ（Q2）のベースに印加される。
一方、スイッチングトランジスタ（Q1）のオン期間で
は、第１フォトカップラ（PC1）内の受光トランジスタ
（Q8）には、帰還巻線（N2）のｄ端→ダイオード（D1）
→ダイオード（D2）→抵抗（R6）→受光トランジスタ
（Q8）→抵抗（R7）→帰還巻線（N2）のＣ端の経路で電
流が流れ、且つ、この電流は第１フォトカップラ（PC
1）内の発光ダイオード（D8）の発光量によってその大
きさが決まる。従って、第１ドライブトランジスタ（Q
3）のコレクタにはその電流に比例した大きさの直流電
圧（V0）が発生し、この電圧が前述の三角波電圧（ロ）
に重畳され、その重畳後の電圧（ハ）が第１制御トラン
ジスタ（Q2）のベースに印加される。従って、この電圧
（ハ）が第１制御トランジスタ（Q2）のベース・エミッ
タ間立上り電圧Vbeに達したときに、この制御トランジ
スタ（Q2）がターンオンし、それにより帰還巻線（N2）
のｄ端から図示の経路で流れるスイッチングトランジス
タ（Q1）のオン時の正帰還電流Ifをバイパルしてスイッ
チングトランジスタ（Q1）をターンオフさせるのであ
る。
は、第１フォトカップラ（PC1）内の受光トランジスタ
（Q8）には、帰還巻線（N2）のｄ端→ダイオード（D1）
→ダイオード（D2）→抵抗（R6）→受光トランジスタ
（Q8）→抵抗（R7）→帰還巻線（N2）のＣ端の経路で電
流が流れ、且つ、この電流は第１フォトカップラ（PC
1）内の発光ダイオード（D8）の発光量によってその大
きさが決まる。従って、第１ドライブトランジスタ（Q
3）のコレクタにはその電流に比例した大きさの直流電
圧（V0）が発生し、この電圧が前述の三角波電圧（ロ）
に重畳され、その重畳後の電圧（ハ）が第１制御トラン
ジスタ（Q2）のベースに印加される。従って、この電圧
（ハ）が第１制御トランジスタ（Q2）のベース・エミッ
タ間立上り電圧Vbeに達したときに、この制御トランジ
スタ（Q2）がターンオンし、それにより帰還巻線（N2）
のｄ端から図示の経路で流れるスイッチングトランジス
タ（Q1）のオン時の正帰還電流Ifをバイパルしてスイッ
チングトランジスタ（Q1）をターンオフさせるのであ
る。
このようにして第１制御トランジスタ（Q2）は、ブロッ
キング発振によるスイッチングトランジスタ（Q1）のオ
ン、オフ動作のうち、オフタイミングを後述する検出部
（３）内の第１検出トランジスタ（Q6）の出力に応じて
制御することにより、直流出力電圧の定電圧制御を行う
のである。
キング発振によるスイッチングトランジスタ（Q1）のオ
ン、オフ動作のうち、オフタイミングを後述する検出部
（３）内の第１検出トランジスタ（Q6）の出力に応じて
制御することにより、直流出力電圧の定電圧制御を行う
のである。
〔II〕 検出部（３）の動作 定常状態では、Ａ点及びＢ点には一定の出力電圧V1、V2
がそれぞれ発生しており、今、TVオン、オフスイッチ
（SW2）を投入して、この各出力電圧を受像機側に供給
している状態を考える。すると、この時は、検出部
（３）内の第２検出トランジスタ（Q7）がオンになるか
ら、第２フォトカップラ（PC2）内の発光ダイオード（D
9）に電流が流れず、受光トランジスタ（Q9）がオフと
なり、このため制御部（２）内の第２ドライブトランジ
スタ（Q4）がオフであって、第２制御トランジスタ（Q
5）もオフになっている。従って、この第２制御トラン
ジスタ（Q5）は電源回路の定電圧制御動作に何等影響を
与えない。
がそれぞれ発生しており、今、TVオン、オフスイッチ
（SW2）を投入して、この各出力電圧を受像機側に供給
している状態を考える。すると、この時は、検出部
（３）内の第２検出トランジスタ（Q7）がオンになるか
ら、第２フォトカップラ（PC2）内の発光ダイオード（D
9）に電流が流れず、受光トランジスタ（Q9）がオフと
なり、このため制御部（２）内の第２ドライブトランジ
スタ（Q4）がオフであって、第２制御トランジスタ（Q
5）もオフになっている。従って、この第２制御トラン
ジスタ（Q5）は電源回路の定電圧制御動作に何等影響を
与えない。
一方、第１フォトカップラ（PC1）内の発光ダイオード
（D8）には第１検出トランジスタ（Q6）によってＢ点の
第２直流出力電圧V2の変動分に応じた電流が流れ、この
出力電圧V2が一定になるよう第１制御トランジスタ（Q
2）による前述の制御がおこなわれるのである。即ち、
例えば上記出力電圧V2が上昇したときは、発光ダイオー
ド（Q8）を流れる電流が増大するので、受光トランジス
タ（Q8）の電流も増大する。このため、第１制御トラン
ジスタ（Q2）のベースに於ける前述の直流電圧（V0）が
上昇するので、この第１制御トランジスタ（Q2）のター
ンオン従ってスイッチングトランジスタ（Q1）のターン
オフタイミングが早まって（即ち、オン期間長が短くな
って）上記出力電圧V2の上昇が阻止されるのである。こ
のようにして第２出力電圧V2が定電圧制御されるが、第
１第２出力巻線（N3）（N4）及び入力巻線（N1）はそれ
ぞれ互いに密結合されているので、第２出力電圧V2が安
定化されれば、第１出力電圧V1も安定化されることにな
る。
（D8）には第１検出トランジスタ（Q6）によってＢ点の
第２直流出力電圧V2の変動分に応じた電流が流れ、この
出力電圧V2が一定になるよう第１制御トランジスタ（Q
2）による前述の制御がおこなわれるのである。即ち、
例えば上記出力電圧V2が上昇したときは、発光ダイオー
ド（Q8）を流れる電流が増大するので、受光トランジス
タ（Q8）の電流も増大する。このため、第１制御トラン
ジスタ（Q2）のベースに於ける前述の直流電圧（V0）が
上昇するので、この第１制御トランジスタ（Q2）のター
ンオン従ってスイッチングトランジスタ（Q1）のターン
オフタイミングが早まって（即ち、オン期間長が短くな
って）上記出力電圧V2の上昇が阻止されるのである。こ
のようにして第２出力電圧V2が定電圧制御されるが、第
１第２出力巻線（N3）（N4）及び入力巻線（N1）はそれ
ぞれ互いに密結合されているので、第２出力電圧V2が安
定化されれば、第１出力電圧V1も安定化されることにな
る。
次に、この状態からスイッチ（SW2）を開放してTVをオ
フにしたときは、第２検出トランジスタ（Q7）がオフに
なるので、第２フォトカップラ（PC2）内の発光ダイオ
ード（D9）に電流が流れ、受光トランジスタ（Q9）がオ
ンとなり、このため第２ドライブトランジスタ（Q4）が
オンとなって、第２制御トランジスタ（Q5）もオンにな
る。このため、スイッチングトランジスタ（Q1）のター
ンオン時に帰還巻線（N2）のｄ端からスイッチングトラ
ンジスタ（Q1）のベースに向う電流（第３図（ａ））の
うち、その立上り部がコンデンサ（C4）を介して第２制
御トランジスタ（Q5）に分流（同図（ｂ）参照）する。
その結果、スイッチングトランジスタ（Q1）へのベース
電流Ifはその立上り部が同図（ｃ）のように減少し、そ
れによりスイッチングトランジスタ（Q1）のコレクタ電
流は同図（ｄ）の如くそのターンオン時に大きなピーク
部を持たないことになり、このスイッチングトランジス
タ（Q1）のターンオンの立上り時での損失が低減され
る。そして、前記コンデンサ（C4）はスイッチングトラ
ンジスタ（Q1）がオフのときにダイオード（D5）を介し
て放電し、スイッチングトランジスタ（Q1）の次のター
ンオン時に備えるのである。
フにしたときは、第２検出トランジスタ（Q7）がオフに
なるので、第２フォトカップラ（PC2）内の発光ダイオ
ード（D9）に電流が流れ、受光トランジスタ（Q9）がオ
ンとなり、このため第２ドライブトランジスタ（Q4）が
オンとなって、第２制御トランジスタ（Q5）もオンにな
る。このため、スイッチングトランジスタ（Q1）のター
ンオン時に帰還巻線（N2）のｄ端からスイッチングトラ
ンジスタ（Q1）のベースに向う電流（第３図（ａ））の
うち、その立上り部がコンデンサ（C4）を介して第２制
御トランジスタ（Q5）に分流（同図（ｂ）参照）する。
その結果、スイッチングトランジスタ（Q1）へのベース
電流Ifはその立上り部が同図（ｃ）のように減少し、そ
れによりスイッチングトランジスタ（Q1）のコレクタ電
流は同図（ｄ）の如くそのターンオン時に大きなピーク
部を持たないことになり、このスイッチングトランジス
タ（Q1）のターンオンの立上り時での損失が低減され
る。そして、前記コンデンサ（C4）はスイッチングトラ
ンジスタ（Q1）がオフのときにダイオード（D5）を介し
て放電し、スイッチングトランジスタ（Q1）の次のター
ンオン時に備えるのである。
尚、本発明は、前記実施例の如く帰還巻線に発生する電
圧を積分して得た三角波電圧を利用してスイッチングト
ランジスタのベース正帰還電流を制御する方式のものだ
けでなく、その他の制御方式によってベース正帰還電流
を制御するようにしたスイッチング制御型電源回路にも
適用できる。
圧を積分して得た三角波電圧を利用してスイッチングト
ランジスタのベース正帰還電流を制御する方式のものだ
けでなく、その他の制御方式によってベース正帰還電流
を制御するようにしたスイッチング制御型電源回路にも
適用できる。
次に本発明を電源電圧がワイドレンジ（100V〜220V）な
電子機器の電源回路に用いた他の実施例について第４図
に従い説明する。
電子機器の電源回路に用いた他の実施例について第４図
に従い説明する。
本実施例は低負荷状態を検出する検出回路の代わりに帰
還巻線（N2）の帰還電圧を検出する検出回路（６）を設
けたことを特徴とする。即ち、ツェナーダイオード（ZD
2）、トランジスタ（Q10）、及び抵抗（R21）（R22）
（R23）（R24）で検出回路（６）を構成し、前記抵抗
（R23）（R24）間の接続点に制御回路（５）の第２制御
トランジスタ（Q5）のベースに接続したものである。
還巻線（N2）の帰還電圧を検出する検出回路（６）を設
けたことを特徴とする。即ち、ツェナーダイオード（ZD
2）、トランジスタ（Q10）、及び抵抗（R21）（R22）
（R23）（R24）で検出回路（６）を構成し、前記抵抗
（R23）（R24）間の接続点に制御回路（５）の第２制御
トランジスタ（Q5）のベースに接続したものである。
本実施例において、帰還巻線（N2）に発生した帰還電圧
はダイオード（D4）及びコンデンサ（C5）によって整流
される。そして、入力電圧が低く前記コンデンサ（C5）
に充電された前記帰還電圧がツェナーダイオード（ZD
2）のツェナー電圧より低い場合、前記ツェナーダイオ
ード（ZD2）は導通しない。従って、検出回路（６）の
トランジスタ（Q10）、及び制御回路（５）の制御トラ
ンジスタ（Q5）はオンしないため、スイッチングトラン
ジスタ（Q1）のベース電流は分流されず通常の動作とな
る。
はダイオード（D4）及びコンデンサ（C5）によって整流
される。そして、入力電圧が低く前記コンデンサ（C5）
に充電された前記帰還電圧がツェナーダイオード（ZD
2）のツェナー電圧より低い場合、前記ツェナーダイオ
ード（ZD2）は導通しない。従って、検出回路（６）の
トランジスタ（Q10）、及び制御回路（５）の制御トラ
ンジスタ（Q5）はオンしないため、スイッチングトラン
ジスタ（Q1）のベース電流は分流されず通常の動作とな
る。
次に、入力電圧が高く、即ち帰還電圧が高くなり、前記
ツェナーダイオード（ZD2）のツェナー電圧より高くな
るとこのツェナーダイオード（ZD2）がオンするため、
前記トランジスタ（Q10）（Q5）がオンする。前記トラ
ンジスタ（Q5）がオンすると前記スイッチングトランジ
スタ（Q1）のベース電流はコンデンサ（C4）の充電作用
によりその立上り部のみが分流される。よって前記スイ
ッチングトランジスタ（Q1）のコレクタ電流の立上りの
損失は低減される。
ツェナーダイオード（ZD2）のツェナー電圧より高くな
るとこのツェナーダイオード（ZD2）がオンするため、
前記トランジスタ（Q10）（Q5）がオンする。前記トラ
ンジスタ（Q5）がオンすると前記スイッチングトランジ
スタ（Q1）のベース電流はコンデンサ（C4）の充電作用
によりその立上り部のみが分流される。よって前記スイ
ッチングトランジスタ（Q1）のコレクタ電流の立上りの
損失は低減される。
更に、第５図は第４図の変形であり、帰還電圧を検出す
る検出回路（７）をＱ点とアース間に直列接続したツェ
ナーダイオード（ZD3）及び抵抗（R25）（R26）で構成
し、両抵抗の接続点に制御回路（５）の第２制御トラン
ジスタ（Q5）のベースを接続したものである。
る検出回路（７）をＱ点とアース間に直列接続したツェ
ナーダイオード（ZD3）及び抵抗（R25）（R26）で構成
し、両抵抗の接続点に制御回路（５）の第２制御トラン
ジスタ（Q5）のベースを接続したものである。
更に第６図は他の実施例であり、制御回路（５）′をコ
ンデンサ（C4）のみで構成し、スイッチングントランジ
スタ（Q1）のベース電流の立上りを常時分流する様作用
する。
ンデンサ（C4）のみで構成し、スイッチングントランジ
スタ（Q1）のベース電流の立上りを常時分流する様作用
する。
（ト） 発明の効果 以上の如く本発明のスイッチング制御型電源回路は、コ
ンバータトランスの出力巻線が低負荷状態になったとき
或いは入力電圧が増加したときにスイッチングトランジ
スタがオーバドライブとなるのを防止して、このスイッ
チングトランジスタのターンオン時の損失を低減できる
という利点がある。
ンバータトランスの出力巻線が低負荷状態になったとき
或いは入力電圧が増加したときにスイッチングトランジ
スタがオーバドライブとなるのを防止して、このスイッ
チングトランジスタのターンオン時の損失を低減できる
という利点がある。
第１図は本発明によるスイッチング制御型電源回路の一
実施例を示す回路図、第２図及び第３図はその要部の電
圧波形図である。第４図、第５図及び第６図は夫々、他
の実施例を示す回路図である。 （Q1）……スイッチングトランジスタ、（１）……コン
バータトランス、（２）……制御部、（３）……検出
部、（４）（６）（７）……検出回路、（５）（５）′
……制御回路。
実施例を示す回路図、第２図及び第３図はその要部の電
圧波形図である。第４図、第５図及び第６図は夫々、他
の実施例を示す回路図である。 （Q1）……スイッチングトランジスタ、（１）……コン
バータトランス、（２）……制御部、（３）……検出
部、（４）（６）（７）……検出回路、（５）（５）′
……制御回路。
フロントページの続き (56)参考文献 特開 昭58−144922（ＪＰ，Ａ) 実開 昭56−4385（ＪＰ，Ｕ) 実開 昭61−108093（ＪＰ，Ｕ) 実開 昭52−46216（ＪＰ，Ｕ) 実開 昭63−81690（ＪＰ，Ｕ) 実公 昭59−32224（ＪＰ，Ｙ２)
Claims (6)
- 【請求項１】直流入力断続用のスイッチングトランジス
タとコンバータトランスの入力巻線及び帰還巻線とでブ
ロッキング発振回路を構成し、 上記コンバータトランスの出力巻線から得る直流出力の
変動に応じて上記帰還巻線から前記スイッチングトラン
ジスタへのベース正帰還電流を制御するようにした電源
回路に於いて、 前記出力巻線に接続された状態により高負荷状態と低負
荷状態で、電源電圧を正常に出力可能とし、 その負荷状態により、前記ベース電流の立上がり部を減
衰させる制御回路を備えてなるスイッチング制御型電源
回路。 - 【請求項２】直流入力断続用のスイッチングトランジス
タとコンバータトランスの入力巻線及び帰還巻線とでブ
ロッキング発振回路を構成し、 上記コンバータトランスの出力巻線から得る直流出力の
変動に応じて上記帰還巻線から前記スイッチングトラン
ジスタへのベース正帰還電流を制御するようにした電源
回路に於いて、 前記出力巻線に接続された状態により高負荷状態と低負
荷状態で、電源電圧を正常に出力可能とし、 前記出力巻線の低負荷状態時を検出する検出回路と、 その負荷状態の検出出力に応答して前記ベース電流の立
上がり時を減衰させる制御回路とを備えてなるスイッチ
ング制御型電源回路。 - 【請求項３】前記検出回路は前記出力巻線に接続された
整流平滑用回路の出力側に設けられ直流出力オン、オフ
用スイッチの解放状態を検出するよう構成されている請
求項２記載のスイッチング制御型電源回路。 - 【請求項４】前記制御回路は電気検出回路の出力に応答
してオンとなるベース電流分流用のトランジスタのベー
スに対してこの分流用トランジスタと、 この分流用トランジスタに直列接続されたコンデンサ
と、 を備えてなる請求項２または３記載のスイッチング制御
型電源回路。 - 【請求項５】直流入力断続用のスイッチングトランジス
タとコンバータトランスの入力巻線及び帰還巻線とでブ
ロッキング発振回路を構成し、 上記コンバータトランスの出力巻線から得る直流出力の
変動に応じて上記帰還巻線から前記スイッチングトラン
ジスタへのベース正帰還電流を制御するようにした電源
回路に於いて、 前記出力巻線に接続された状態により高負荷状態と低負
荷状態で、電源電圧を正常に出力可能とし、 前記帰還巻線の電圧を検出する検出回路と、 この検出回路の検出出力に応答して前記ベース電流の立
上がり部を減衰させる制御回路とを備えてなるスイッチ
ング制御型電源回路。 - 【請求項６】前記制御回路は前記スイッチングトランジ
スタのベースに接続されたコンデンサで構成され、前記
ベース電流の立上がり部を常時減衰せしめることを特徴
とする請求項１記載のスイッチング制御型電源回路。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63-235835 | 1988-09-20 | ||
| JP23583588 | 1988-09-20 | ||
| JP15739289 | 1989-06-20 | ||
| JP1-157392 | 1989-06-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0389857A JPH0389857A (ja) | 1991-04-15 |
| JPH0755049B2 true JPH0755049B2 (ja) | 1995-06-07 |
Family
ID=26484863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1185583A Expired - Fee Related JPH0755049B2 (ja) | 1988-09-20 | 1989-07-18 | スイッチング制御型電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0755049B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3039391U (ja) * | 1997-01-09 | 1997-07-15 | 船井電機株式会社 | Ｒｃｃ方式スイッチング電源 |
| CN116404883B (zh) * | 2023-06-05 | 2023-08-11 | 深圳市德兰明海新能源股份有限公司 | 一种电源电路及其电源设备 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5535907Y2 (ja) * | 1975-09-30 | 1980-08-23 | ||
| JPS564385U (ja) * | 1979-06-25 | 1981-01-16 | ||
| JPS58144922A (ja) * | 1982-02-15 | 1983-08-29 | Tdk Corp | スイツチング方式安定化電源 |
| JPS5932224U (ja) * | 1982-08-24 | 1984-02-28 | 株式会社東芝 | 換気扇の運転装置 |
| JPH0237274Y2 (ja) * | 1984-12-20 | 1990-10-09 | ||
| JPS6381690U (ja) * | 1986-11-14 | 1988-05-30 |
-
1989
- 1989-07-18 JP JP1185583A patent/JPH0755049B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0389857A (ja) | 1991-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4246634A (en) | Start-up circuit for switch mode power supply | |
| US5956240A (en) | Quick-reset circuit for auxiliary power supply | |
| US5034873A (en) | Circuit configuration for a fixed-frequency blocking oscillator converter switching power supply | |
| KR20000053262A (ko) | 스위치 전원 장치용 오류 제어 회로 | |
| KR100521112B1 (ko) | 보조 전원 장치의 제어 회로 | |
| KR100230883B1 (ko) | 편향주파수에서 동작하는 회로를 턴오프하기 위한 회로구성을 가진 비디오 디스플레이장치 | |
| JP3462881B2 (ja) | ビデオ表示装置用電源装置 | |
| KR20000053263A (ko) | 스위치 전원 장치용 오류 제어 회로 | |
| US4737851A (en) | On/off control circuitry for television | |
| US5847940A (en) | Power-supply circuit | |
| JPH0755049B2 (ja) | スイッチング制御型電源回路 | |
| KR920004334Y1 (ko) | Smps의 출력 전압 안정화 회로 | |
| US5672940A (en) | Television power supply with polarity-independent charging paths | |
| US5694008A (en) | Lamp starting apparatus for liquid crystal projector | |
| US5142206A (en) | Slow turn-on in a deflection circuit | |
| US6204644B1 (en) | Switching power supply for speeding up turn-off operation of a switching element | |
| JPH07163143A (ja) | 電源装置 | |
| JP2527920Y2 (ja) | 高圧電源回路 | |
| JPH02202272A (ja) | テレビジョン受信機 | |
| JPH0767274B2 (ja) | スイッチング制御型電源回路 | |
| JPH0747994Y2 (ja) | 高圧電源回路 | |
| EP0972342B1 (en) | Circuit for driving a switching transistor | |
| JPH0545118Y2 (ja) | ||
| JP2894161B2 (ja) | 直流変換器 | |
| JP2566479Y2 (ja) | 一石式コンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080607 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |